CN114822404B - 像素电路、时序控制方法、时序控制器及显示装置 - Google Patents

Abstract

本发明公开了一种像素电路、时序控制方法、时序控制器及显示装置，涉及显示技术领域，主要目的在于提高像素电路中发光模块发光所需电流的稳定性；主要技术方案包括：像素电路包括：数据电压模块、驱动电压模块、初始化模块、发光驱动模块、电压存储模块、发光模块、开关模块，且开关模块在关闭状态下的漏电流的电流值不大于目标电流值；发光驱动模块的第一端、开关模块的第一端、初始化模块的电压输出端以及发光模块分别与第一节点相连；发光驱动模块的第二端、数据电压模块的电压输出端、驱动电压模块的电压输出端分别与第二节点相连；发光驱动模块的第三端、开关模块的第二端、电压存储模块分别与第三节点相连。

Description

像素电路、时序控制方法、时序控制器及显示装置

技术领域

本发明涉及显示技术领域，特别是涉及一种像素电路、时序控制方法、时序控制器及显示装置。

背景技术

AMOLED(Active Matrix Organic Light-Emitting Diode，主动矩阵有机发光二极体)显示设备中设置有大量的像素电路，通过驱动像素电路完成显示。

诸如LTPS(Low temperature poly-Si，低温多晶硅)、TFT(thin-filmtransistor，薄膜晶体管)等具有较高的载流子迁移率的晶体管被广泛应用于像素电路中。虽然通过控制这些晶体管的开闭状态，能够完成像素电路中电容的电压存储以及将电容所存储的电压转换为电流，提供给发光模块，使发光模块发光。但是这些晶体管在关闭状态下具有较高的漏电流，漏电流的存在会导致为发光模块提供的电流的不稳定，电流不稳定会导致显示画面的亮度变化。因此为了维持显示画面亮度的稳定，需要将显示的刷新率保持在60HZ以上，以通过提高像素电路刷新率的方式来维持像素电路中发光模块所需要的电流的正确值，从而防止画面出现瑕疵。

发明内容

有鉴于此，本发明提出了一种像素电路、时序控制方法、时序控制器及显示装置，主要目的在于提高像素电路中发光模块发光所需电流的稳定性。

为了达到上述目的，本发明主要提供了如下技术方案：

第一方面，本发明提供了一种像素电路，所述像素电路包括：数据电压模块、驱动电压模块、初始化模块、发光驱动模块、电压存储模块、发光模块、开关模块，且所述开关模块在关闭状态下的漏电流的电流值不大于目标电流值；

所述发光驱动模块的第一端、所述开关模块的第一端、所述初始化模块的电压输出端以及所述发光模块分别与第一节点相连；

所述发光驱动模块的第二端、所述数据电压模块的电压输出端、所述驱动电压模块的电压输出端分别与第二节点相连；

所述发光驱动模块的第三端、所述开关模块的第二端、所述电压存储模块分别与第三节点相连。

第二方面，本发明提供了一种时序控制方法，应用于像素电路，其中，所述像素电路由数据电压模块、驱动电压模块、初始化模块、发光驱动模块、电压存储模块、发光模块、开关模块组成，所述时序控制方法包括：

在所述电压存储模块基于所述初始化模块提供的初始化电压进行电压存储之后，且在所述初始化模块未停止向所述电压存储模块提供初始化电压的情况下，控制所述数据电压模块向所述发光驱动模块提供第一目标电压，以使所述发光驱动模块在未接收到所述数据电压模块提供的数据电压之前，在所述第一目标电压和所述电压存储模块所存储的电压的作用下，开启。

第三方面，本发明提供了一种时序控制器，包括：

一个或多个处理器；

存储器，其上存储有一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如第二方面所述的时序控制方法。

第四方面，本发明提供了一种显示装置，所述显示装置包括如第一方面所述像素电路以及第三方面所述的时序控制器。

借由上述技术方案，本发明提供的像素电路、时序控制方法、时序控制器及显示装置，像素电路由数据电压模块、驱动电压模块、初始化模块、发光驱动模块、电压存储模块、发光模块、开关模块，且开关模块在关断状态下的漏电流的电流值不大于目标电流值。发光驱动模块的第一端、开关模块的第一端、初始化模块的电压输出端以及发光模块分别与第一节点相连。发光驱动模块的第二端、数据电压模块的电压输出端、驱动电压模块的电压输出端分别与第二节点相连。发光驱动模块的第三端、开关模块的第二端、电压存储模块分别与第三节点相连。可见，本发明提供的方案中选用的开关模块在关闭状态下的漏电流的电流值不大于目标电流值，其漏电流的存在不影响第三节点处电压的稳定性，在发光模块的发光阶段，第三节点处的电压能够基本维持稳定。由于第三节点处电压的稳定性不受漏电流影响，因此能够维持像素电路中发光模块发光所需电流的稳定。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了本发明一个实施例提供的一种驱动晶体管的迟滞特性曲线；

图2示出了本发明一个实施例提供的一种显示设备显示的图像；

图3示出了本发明另一个实施例提供的一种显示设备显示的图像；

图4示出了本发明一个实施例提供的一种像素电路的结构示意图；

图5示出了本发明另一个实施例提供的一种像素电路的结构示意图；

图6示出了本发明一个实施例提供的一种脉冲信号变化时序图；

图7示出了本发明另一个实施例提供的一种脉冲信号变化时序图；

图8示出了本发明又一个实施例提供的一种像素电路的结构示意图。

具体实施方式

下面将参照附图更加详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

AMOLED显示设备中设置有大量的像素电路，通过驱动像素电路完成显示。像素电路中包括有诸如LTPS、TFT等具有较高的载流子迁移率的晶体管。虽然通过控制这些晶体管的开闭状态，能够完成像素电路中电容的电压存储以及将电容所存储的电压转换为电流，并将电流提供给发光模块，使发光模块发光。但是这些晶体管在关闭状态下具有较高的漏电流，漏电流的存在会导致提供给发光模块的电流不稳定，电流不稳定会导致显示画面的亮度变化。

目前为了维持显示画面亮度的稳定，需要将像素电路的刷新频率保持在60HZ以上，以通过提高像素电路刷新频率的方式来维持像素电路中发光模块所需要的电流的正确值，从而防止画面出现瑕疵。但是这种提高刷新频率的方式不仅会造成过多的能耗，且由于发光模块需要频繁启闭，导致发光模块的寿命折损较大。因此本发明实施例提供了一种像素电路和显示装置，以通过提高像素电路中发光模块发光所需电流的稳定性的方式，降低显示设备的刷新频率。

另外，像素电路中的晶体管对于动态行为的灵敏度，特别是在低刷新频率的场景下对于动态行为的灵敏度，会造成显示迟滞等问题，显示迟滞等问题会带来画面残像、闪烁等缺陷。其中，动态行为包括晶体管由关闭到开启状态和由开启到关闭状态。下面以像素电路中具有驱动功能的晶体管为例来说明上述的迟滞问题。具有驱动功能的晶体管为像素电路中将电容所存储的电压转换为电流，并将电流提供给发光模块的晶体管，为了描述方便，将该晶体管简称为驱动晶体管。下面以驱动晶体管为例对迟滞问题进行说明：

如图1所示，图1为驱动晶体管的迟滞特性曲线。驱动晶体管的栅极与电容相连，源极与驱动电压模块相连用于接收驱动电压，漏极与发光模块相连。从图1中可见，当驱动晶体管的栅极和源极之间的栅源电压Vgs沿不同方向变化时，即驱动晶体管由开启到关闭和由关闭到开启变化时，相应的漏极和源极之间的漏源电流Ids的变化曲线并不重合，这就是驱动晶体管的迟滞特性。

下面以图2和图3为例，来说明驱动晶体管的迟滞特性。图2为显示设备显示的黑白相间的图像，在该图像中黑色方块A1的亮度为0nit，白色方块B1的亮度为200nit。在显示图2的图像之后，需要显示亮度为100nit的全屏图像。在显示此亮度为100nit的全屏图像时，虽然加到驱动晶体管的栅源极电压Vgs相同，但原来图像较亮区域B1，相应驱动晶体管的漏源电流Ids沿图1所示的C-B’-A曲线段方向变化，电流值Ids1较小。而原来的较暗A1区域，相应驱动晶体管的漏源电流Ids沿图1所示的A-B-C曲线段方向变化，电流值Ids2较大。由于发光模块的亮度与漏源电流Ids成正比，因为最终显示的图像将不是亮度为100nit的全屏均匀的图像，而是如图3所示亮暗相间的图像，如A2区域的亮度为100nit，而B2区域的亮度只有90nit，形成前一幅图像的残像。

为了消除上述迟滞的影响，本发明实施例提供了一种时序控制方法和时序控制器，以提高显示设备的显示质量。

下面对本发明实施例提供的像素电路、时序控制方法、时序控制器及显示装置，进行具体说明。

如图4所示，本发明实施例提供了一种像素电路，所述像素电路包括：数据电压模块11、驱动电压模块12、初始化模块13、发光驱动模块14、电压存储模块15、发光模块16、开关模块17，且开关模块17在关断状态下的漏电流的电流值不大于目标电流值。

像素电路中的上述各模块之间的连接关系如下所示：

发光驱动模块14的第一端、开关模块17的第一端、初始化模块13的电压输出端以及发光模块16分别与第一节点N1相连。发光驱动模块14的第二端、数据电压模块11的电压输出端、驱动电压模块12的电压输出端分别与第二节点N2相连。发光驱动模块14的第三端、开关模块17的第二端、电压存储模块15分别与第三节点N3相连。

下面对图4所示的像素电路的工作过程进行说明，该像素电路的工作过程与各模块的控制时序有关，因此像素电路的工作过程包括如下两种：

第一种像素电路的工作工程包括如下三个阶段：

第一个阶段为初始化和复位阶段：

初始化和复位阶段主要用于初始化电压存储模块15中的电压。初始化和复位阶段的具体过程为：

初始化模块13，用于在发光模块16针对当前帧显示需求进行发光前，与开关模块17形成第一通路，通过所形成的第一通路为电压存储模块15提供初始化电压。电压存储模块15，用于基于初始化电压进行电压存储。

初始化模块13在发光模块16发光前为电压存储模块15提供初始化电压的目的是：在发光模块16发光前将电压存储模块15复位为初始化电压，以在电压存储模块15存储发光模块16针对当前帧显示需求进行发光所用的数据电压时，均可以在初始化电压的基础上来存储。

为了避免像素电路中的其他模块在初始化模块13为电压存储模块15提供初始化电压时，对初始化电压的传输产生影响，故初始化模块13为电压存储模块15提供初始化电压时，数据电压模块11关闭，驱动电压模块12关闭，发光模块16关闭，由于数据电压模块11和驱动电压模块12均关闭，因此发光驱动模块14也处于关闭状态。

第二个阶段为编程阶段：

编程阶段主要用于将发光模块16发光所需的数据电压提供给电压存储模块15存储，以使得发光模块16能够执行与数据电压相应的发光操作。

编程阶段的具体过程为：

数据电压模块11，用于在电压存储模块15基于初始化电压进行电压存储之后，且在初始化模块13未停止向电压存储模块15提供初始化电压的情况下，向发光驱动模块14提供第一目标电压。发光驱动模块14，用于在接收数据电压模块11提供的数据电压之前，在第一目标电压和电压存储模块15所存储的电压的作用下，开启。

数据电压模块11在电压存储模块15基于初始化电压进行电压存储之后，且在初始化模块13未停止向电压存储模块15提供初始化电压的情况下，向发光驱动模块14提供第一目标电压的目的是为了：避免发光驱动模块14在向电压存储模块15传输数据电压模块11提供的数据电压时，发生从关闭到开启的状态变化，从而避免由状态变化带来的迟滞问题。也就是说，在数据电压模块11向发光驱动模块14提供数据电压之前，便通过数据电压模块11向发光驱动模块14提供第一目标电压的方式，保持发光驱动模块14维持开启状态。

数据电压模块11向发光驱动模块14提供的第一目标电压的大小，需要在保持发光驱动模块14保持开启的同时，避免影响电压存储模块15的电压初始化过程。示例性的，由于显示设备中的像素电路是逐行扫描的，因此像素电路所用的第一目标电压可以为与像素电路相邻的上一行像素电路的数据电压。数据电压模块11向发光驱动模块14提供第一目标电压时机可以为：在电压存储模块15存储的电压达到初始化电压，且在初始化模块13未停止向电压存储模块15提供初始化电压的情况下。

数据电压模块11，还用于在初始化模块13停止为电压存储模块15提供初始化电压时，为发光驱动模块14提供与当前帧显示需求相应的数据电压。发光驱动模块14，用于在数据电压和电压存储模块15所存储的电压的作用下，与开关模块17形成第二通路，通过所形成的第二通路为电压存储模块15提供第二目标电压，其中，第二目标电压的大小由数据电压和发光驱动模块14开启所耗费的电压决定。电压存储模块15，用于基于第二目标电压进行电压存储。

数据电压模块11在发光模块16发光前为电压存储模块15提供数据电压的目的是：在发光模块16发光前将电压存储模块15存储的电压变更为发光模块16发光所需的电压，以使发光模块16能够执行当前帧显示所需的显示动作。

为了避免像素电路中其他的模块在数据电压模块11为电压存储模块15提供数据电压时，对数据电压的传输产生影响，故数据电压模块11为电压存储模块15提供数据电压时，驱动电压模块12关闭，发光模块16关闭，初始化模块13关闭。

第三个阶段为发光阶段：

发光阶段主要用于驱动发光模块16发光。发光阶段的具体过程为：

驱动电压模块12，用于在发光模块16发光过程中，为发光驱动模块14提供驱动电压。发光驱动模块14，用于在电压存储模块15所存储的电压和驱动电压模块12提供的驱动电压的作用下，向发光模块16传输驱动电流。发光模块16，用于在驱动电流的作用下，发光。

发光驱动模块14在发光模块16发光过程中主要用于为发光模块16提供驱动电流，驱动电流的大小是由电压存储模块15基于数据电压所存储的电压和驱动电压模块12提供的驱动电压来决定的。

为了避免像素电路其他的模块在发光模块16发光时，对发光模块16产生影响，故发光模块16发光时，数据电压模块11关闭，开关模块17关闭，初始化模块13关闭。

需要说明的是，在发光模块16发光时，发光模块16所需的驱动电流的大小由电压存储模块15向第三节点N3提供的电压的决定。在发光模块16发光时，开关模块17关闭，原则上开关模块17关闭状态下的漏电流会拉低第三节点N3处的电压，但是，本发明实施例中选用的开关模块17在关闭状态下的漏电流的电流值不大于目标电流值，其漏电流对第三节点N3处的电压的影响很小，可以认为该漏电流的存在不影响第三节点N3处电压的稳定性。由于第三节点N3处电压的稳定性不受漏电流影响，因此漏电流也就不会影响发光模块的驱动电流的稳定性。

第二种，像素电路的工作工程包括如下三个阶段：

第一个阶段的初始化和复位阶段与上述的第一种工作过程中描述的基于相同，因此这里不再赘述。

第二个阶段：

第二个阶段为编程阶段：

编程阶段主要用于将发光模块16发光所需的数据电压提供给电压存储模块15存储，以使得发光模块16能够执行与数据电压相应的发光操作。

编程阶段的具体过程为：

数据电压模块11，用于在初始化模块13停止为电压存储模块15提供初始化电压时，为发光驱动模块14提供与当前帧显示需求相应的数据电压。发光驱动模块14，用于在数据电压和电压存储模块15所存储的电压的作用下，与开关模块17形成第二通路，通过所形成的第二通路为电压存储模块15提供第二目标电压，其中，第二目标电压的大小由数据电压和发光驱动模块14开启所耗费的电压决定。电压存储模块15，用于基于第二目标电压进行电压存储。

数据电压模块11在发光模块16发光前为电压存储模块15提供数据电压的目的是：在发光模块16发光前将电压存储模块15存储的电压变更为发光模块16发光所需的电压，以使发光模块16能够执行当前帧显示所需的显示动作。

为了避免像素电路中其他的模块在数据电压模块11为电压存储模块15提供数据电压时，对数据电压的传输的产生影响，故数据电压模块11为电压存储模块15提供数据电压时，驱动电压模块12关闭，发光模块16关闭，初始化模块13关闭。

第三个阶段的发光阶段均与上述的第一种工作过程中描述的基于相同，因此这里不再赘述。

本发明实施例提供的像素电路由数据电压模块、驱动电压模块、初始化模块、发光驱动模块、电压存储模块、发光模块、开关模块，且开关模块在关断状态下的漏电流的电流值不大于目标电流值。发光驱动模块的第一端、开关模块的第一端、初始化模块的电压输出端以及发光模块分别与第一节点相连。发光驱动模块的第二端、数据电压模块的电压输出端、驱动电压模块的电压输出端分别与第二节点相连。发光驱动模块的第三端、开关模块的第二端、电压存储模块分别与第三节点相连。可见，本发明实施例提供的方案中选用的开关模块在关闭状态下的漏电流的电流值不大于目标电流值，其漏电流的存在不影响第三节点处电压的稳定性，在发光模块的发光阶段，第三节点处的电压能够基本维持稳定。由于第三节点处电压的稳定性不受漏电流影响，因此能够维持像素电路中发光模块发光所需电流的稳定

下面以图5所示的像素电路为例，对像素电路中各模块的具体结构以及各模块之间的相互关系进行具体说明：

数据电压模块11：

数据电压模块11用于提供数据电压供电压存储模块15存储，其中，数据电压为满足当前帧显示需求所用的电压。如图5所示，数据电压模块11的具体结构为：

数据电压模块11包括第三晶体管M3。第三晶体管M3的栅极与第一扫描信号端S1相连，源极与数据电压端Vdata相连，漏极与第二节点N2相连，其中，数据电压端Vdata用于提供数据电压。第三晶体管M3的栅极为第三晶体管M3控制极，其负责接收第一扫描信号端S1提供的扫描信号。第三晶体管M3用于在第一扫描信号端S1提供的扫描信号下，开启或关闭。

驱动电压模块12：

驱动电压模块12用于向发光驱动模块14提供驱动电压，以使发光驱动模块14在电压存储模块15所存储的电压和驱动电压的作用下，向发光模块16提供驱动电流。如图5所示，驱动电压模块12的具体结构为：

驱动电压模块12包括第四晶体管M4。第四晶体管M4的栅极与控制信号端EM相连，源极与第一供电端ELVDD1相连，漏极与第二节点N2相连，其中，第一供电端ELVDD1用于提供驱动电压。第四晶体管M4的栅极为第四晶体管M4控制极，其负责接收控制信号端EM提供的控制信号。第四晶体管M4用于在控制信号端EM提供的控制信号下，开启或关闭。

初始化模块13：

初始化模块13用于为电压存储模块15提供初始化电压，以在发光模块16发光前将电压存储模块15复位为初始化电压，以使电压存储模块15存储发光模块16所用的数据电压时，均可以在初始化电压的基础上来存储。如图5所示，初始化模块13的具体结构为：

初始化模块13包括第五晶体管M5。第五晶体管M5的栅极与第二扫描信号端S2，源极与初始化电压端Vinit相连，漏极与第一节点N1相连。第五晶体管M5的栅极为第五晶体管M5控制极，其负责接收第二扫描信号端S2提供的扫描信号。第五晶体管M5用于在第二扫描信号端S2提供的扫描信号下，开启或关闭。

发光驱动模块14：

发光驱动模块14用于在驱动电压模块12提供的驱动电压和电压存储模块15基于数据电压存储的电压的作用下，向发光模块16提供驱动电流。如图5所示，发光驱动模块14的具体结构为：

发光驱动模块14包括第一晶体管M1。第一晶体管M1的栅极与第三节点N3相连，源极与第二节点N2相连，漏极与第一节点N1相连。

第一晶体管M1的作用包括如下两个：一个是，在数据电压模块11提供的第一目标电压和电压存储模块15所存储的电压的作用下，开启。避免发光驱动模块14在向电压存储模块15传输数据电压模块11提供的数据电压时，发生从关闭到开启的状态变化，从而避免由状态变化带来的迟滞问题。也就是说，在数据电压模块11向发光驱动模块14提供数据电压之前，便通过数据电压模块11向发光驱动模块14提供第一目标电压的方式，保持发光驱动模块14维持开启状态。另一个是，第一晶体管M1在接收到驱动电压模块12提供的驱动电压时，在驱动电压和电压存储模块15基于数据电压存储的电压的作用下，向第一节点N1传输驱动电流，以使发光模块16执行与驱动电流相应的发光动作。

电压存储模块15：

电压存储模块15的作用有如下两个：一个是，存储初始化电压，以使电压存储模块15存储发光模块16所用的数据电压时，均可以在初始化电压的基础上来存储。另一个是，基于数据电压存储电压，以使发光模块16能够执行与数据电压相应的发光动作。如图5所示，电压存储模块15的具体结构为：

电压存储模块15包括电容C。电容C的第一端与第三节点N3相连，第二端与第二电压端ELVDD2相连，其中，ELVDD2用于稳定电容C的电压。电容C，用于在初始化模块13提供初始化电压时，基于初始化电压进行电压存储；在数据电压模块11提供数据电压时，基于数据电压进行电压存储。

发光模块16：

发光模块16用于在发光驱动模块14传输的驱动电流的作用下发光。

如图5所示，发光模块16的具体结构为：

发光模块16包括第六晶体管M6和发光二极管P。第六晶体管M6的栅极与控制信号端EM相连，源极与第一节点N1相连，漏极与发光二极管P的阳极相连；发光二极管P的阴极与接地端ELVSS相连。第六晶体管M6，用于在控制信号端EM提供的控制信号下，开启或关闭。

开关模块17：

开关模块17用于控制初始化模块13向电压存储模块15传输初始化电压和控制数据电压模块11向电压存储模块15传输数据电压。如图5所示，开关模块17的具体结构为：

开关模块17包括第二晶体管M2，其中，第二晶体管M2为氧化物晶体管；第二晶体管M2的栅极与控制信号端EM，漏极与第一节点N1相连，源极与第三节点N3相连，其中，控制信号端EM用于接收控制第二晶体管M2开启或关闭的控制信号，以使第二晶体管M2在控制信号下开启或关闭。

为了减少漏电流的影响，则第二晶体管M2在关断状态下的漏电流的电流值不大于目标电流值。示例性的，氧化物晶体管由于其关断状态下的漏电流较小，因此第二晶体管M2选用氧化物晶体管。

在发光模块16发光时，第二晶体管M2关闭，原则上第二晶体管M2关闭状态下的漏电流会拉低第三节点N3处的电压，但是，本发明实施例中选用的第二晶体管M2在关闭状态下的漏电流的电流值不大于目标电流值，其漏电流对第三节点N3处的电压的影响很小，可以认为该漏电流的存在不影响第三节点N3处电压的稳定性。由于第三节点N3处电压的稳定性不受漏电流影响，因此漏电流也就不会影响发光模块的驱动电流的稳定性。

下面对图5所示的像素电路的具体工作过程进行说明，该具体工作过程包括如下两种：

第一种，为了消除上述的迟滞的影响，本发明实施例提供了第一种工作工程，第一种工作过程具体包括如下三个阶段：

初始化和复位阶段：

如图6所示，图6为针对第n行像素电路的脉冲信号变化时序图，图6中示出了第n行像素电路的第一扫描信号端S1对应的扫描信号“Sn”、第二扫描信号端S2对应的扫描信号“S(n-1)”、控制信号端EM对应的控制信号“EM(n)”分别对应的变化时序。需要说明的是，由于像素电路是逐行扫描的，因此第二扫描信号端S2对应的扫描信号“S(n-1)”即为第n-1行像素电路的第一扫描信号端S1对应的扫描信号，也就是，在第n-1行像素电路进行数据刷新时，第n行像素电路进行电容电压初始化，以为第n行像素电路的数据刷新做准备。

图6中的T1区域为初始化和复位阶段对应的区域，在T1区域内，第一扫描信号端S1对应的扫描信号“Sn”为高电平，第三晶体管M3关闭。第二扫描信号端S2对应的扫描信号“S(n-1)”为低电平，第五晶体管M5开启。控制信号端EM对应的控制信号“EM(n)”为高电平，第二晶体管M2开启，第四晶体管M4关闭、第六晶体管M6关闭。

由于初始化模块13与开关模块17之间形成通路，因此初始化模块13通过所形成的通路为电压存储模块15提供初始化电压。电压存储模块15对初始化电压进行存储。此时第三节点N3的电压处的即为初始化电压，同时第一晶体管M1的栅极电压Vg也即为初始化电压。

编程阶段：

在第三节点N3的电压Vg为初始化电压时，第一扫描信号端S1对应的扫描信号“Sn”提前拉低。如图6所示，在图6中的c处，提前拉低“Sn”的电平，使得第二扫描信号端S2对应的扫描信号“S(n-1)”和第一扫描信号端S1对应的扫描信号“Sn”的脉冲电平有相同的交集，该交集即为图6中的cd线段之间的区域。cd线段之间的区域为“S(n-1)”和“Sn”的交集，在该区域内“S(n-1)”和“Sn”均为低电平，第三晶体管M3和第五晶体管M5均处于开启状态，也就是，此时电容C的电压已存储至初始化电压，且在初始化模块13未停止向电容C提供初始化电压时，数据电压端Vdata向第一晶体管M1的源极s提供第一目标电压，使第一晶体管M1在第一目标电压和电容所存储的电压的作用下，开启。需要说明的是，数据提前拉低的“Sn”的时间的选取原则为：所选时间能够使第一晶体管M1的源极电压Vs稳定在第一目标电压，保证第一晶体管M1在数据电压端Vdata向第一晶体管M1的源极s提供数据电压之前开启。由于像素电路是逐行扫描的，因此数据信号端Vdata提供的第一目标电压为第n-1行像素电路对应的数据电压Vdata(n-1)，因此提前拉低“Sn”时第一晶体管M1的源极电压Vs为Vdata(n-1)，第一晶体管M1的栅极和源极之间的栅源电压Vgs＝Vinit-Vdata(n-1)。公式中的Vinit表示初始化电压端Vinit提供的初始化电压。在|Vgs|大于第三晶体管M3开启的最小电压Vth时，第一晶体管M1开启。

图6中的T2区域内，第一扫描信号端S1对应的扫描信号“Sn”被拉低，第三晶体管M3开启。同时第二扫描信号端S2对应的扫描信号“S(n-1)”被拉高，第五晶体管M5关闭。此时，数据信号端Vdata开始向第一晶体管M1的源极传输第n行像素对应的数据电压Vdata。

在利用数据电压Vdata为电压存储模块15中的电容C充电时，第一晶体管M1的源极电压Vs为Vdata，第一晶体管M1的栅极电压Vg＝Vdata-Vth。整个过程中第一晶体管M1保持为开启的状态，从而避免了第一晶体管M1由关闭到开启状态这种状态改变带来的迟滞效应。

发光阶段：

图6中的T3为发光阶段对应的脉冲电平区域，在该T3区域内，控制信号端EM对应的控制信号“EM(n)”，被拉低，第六晶体管M6和第四晶体管M4被开启，第二晶体管M2被关闭。第一扫描信号端S1对应的扫描信号“Sn”被拉高，第三晶体管M3关闭。同时第二扫描信号端S2对应的扫描信号“S(n-1)”保持高电平，第五晶体管M5关闭。

驱动电压模块12开始向第一晶体管M1的源极提供驱动电压，此时第一晶体管M1的源极电压Vs即为第一供电端ELVDD1提供的驱动电压ELVDD1。

此时第一晶体管M1的栅极电压为Vg＝Vdata-Vth，源极电压Vs为ELVDD1，第一晶体管M1的源极和栅极之间的电压差为Vsg＝Vs-Vg＝ELVDD1-Vdata+Vth，第一晶体管M1开启，流向发光模块16的驱动电流的大小由第一晶体管M1的源极和栅极之间的电压差“Vsg”的大小决定，具体关系如下述公式所示：

I＝1/2K(Vsg-Vth)^2＝1/2K(ELVDD1-Vdata+Vth-Vth)^2

＝1/2K(ELVDD-Vdata)^2

上述公式中，K＝(u×W×CGI)/L，u为第一晶体管M1的载流子迁移率，W为第一晶体管M1的沟道宽度，L为第一晶体管M1的沟道长度，CGI为第一晶体管M1的栅极电容，^2表示二次方。

驱动电流经过第一晶体管M1传输至第六晶体管M6后，到达发光二极管P，发光二极管P产生与驱动电流相应的发光动作。

第二种工作过程具体包括如下三个阶段：

初始化和复位阶段：

图7为针对第n行像素电路的脉冲信号变化时序图，图7中示出了第n行像素电路的第一扫描信号端S1对应的扫描信号“Sn”、第二扫描信号端S2对应的扫描信号“S(n-1)”、控制信号端EM对应的控制信号“EM(n)”分别对应的变化时序。需要说明的是，由于像素电路是逐行扫描的，因此第二扫描信号端S2对应的扫描信号“S(n-1)”即为第n-1行像素电路的第一扫描信号端S1对应的扫描信号，也就是，在第n-1行像素电路进行数据刷新时，第n行像素电路进行电容电压初始化，以为第n行像素电路的数据刷新做准备。

图7中的T1区域为初始化和复位阶段对应的区域，在T1区域内，第一扫描信号端S1对应的扫描信号“Sn”此时为高电平，第三晶体管M3关闭。第二扫描信号端S2对应的扫描信号“S(n-1)”此时为低电平，第五晶体管M5开启。控制信号端EM对应的控制信号“EM(n)”此时为高电平，第二晶体管M2开启，第四晶体管M4关闭、第六晶体管M6关闭。由于初始化模块13与开关模块17之间形成通路，因此初始化模块13通过所形成的通路为电压存储模块15提供初始化电压。电压存储模块15对初始化电压进行存储。此时第三节点N3的电压Vg即为初始化电压，同时该Vg也是第一晶体管M1的栅极电压。

编程阶段：

图7中的T2区域为编程阶段对应的区域，在T2区域内，控制信号端EM对应的控制信号“EM(n)”继续为高电平，第二晶体管M2开启，第四晶体管M4关闭、第六晶体管M6关闭。第一扫描信号端S1对应的扫描信号“Sn”被拉低，第三晶体管M3开启。同时第二扫描信号端S2提供的扫描信号“S(n-1)”被拉高，第五晶体管M5关闭。数据电压模块11开始向发光驱动模块14传输数据电压。由于数据电压高于电压存储模块15存储的初始化电压，此时第一晶体管M1的源极电压Vs与栅极电压Vg之间的压差大于第一晶体管M1的最小开启电压，因此此时第一晶体管M1被开启，数据电压经过第一晶体管M1和第二晶体管M2传输至电压存储模块15，供电压存储模块15进行电压存储。

由于第一晶体管M1开启需要耗费掉最小开启电压Vth，因此此时电压存储模块15存储的电压为Vdata-Vth，第三节点N3的电压也即为Vdata-Vth，同时第一晶体管M1的栅极电压Vg从初始化电压变为“Vdata-Vth”。其中，Vdata为数据电压模块11提供的数据电压，Vth指的是第一晶体管M1开启的最小电压。

发光阶段：

图6中的T3区域为发光阶段对应的区域，在T3区域内，控制信号端EM对应的控制信号“EM(n)”，被拉低，第六晶体管M6、第四晶体管M4被开启，第二晶体管M2被关闭。第一扫描信号端S1对应的扫描信号“Sn”被拉高，第三晶体管M3关闭。同时第二扫描信号端S2对应的扫描信号“S(n-1)”保持高电平，第五晶体管M5关闭。

驱动电压模块12开始向第一晶体管M1的源极提供驱动电压，此时将第一晶体管M1的源极电压Vs即为第一供电端ELVDD1提供的驱动电压ELVDD1。

此时第一晶体管M1的栅极电压为Vg＝Vdata-Vth，源极电压Vs为ELVDD1，第一晶体管M1的源极和栅极之间的电压差为Vsg＝Vs-Vg＝ELVDD1-Vdata+Vth，第一晶体管M1开启，通过其流向发光模块16的驱动电流的大小由第一晶体管M1的源极和栅极之间的电压差“Vsg”的大小决定，具体关系如下述公式所示：

I＝1/2K(Vsg-Vth)^2＝1/2K(ELVDD1-Vdata+Vth-Vth)^2

＝1/2K(ELVDD-Vdata)^2

上述公式中，K＝(u×W×CGI)/L，u为第一晶体管M1的载流子迁移率，W为第一晶体管M1的沟道宽度，L为第一晶体管M1的沟道长度，CGI为第一晶体管M1的栅极电容，^2表示二次方。

驱动电流经过第一晶体管M1传输至第六晶体管M6后，到达发光二极管P，发光二极管P产生与驱动电流相应的发光动作。

进一步的，本发明的另一个实施例还提供了一种时序控制方法，该时序控制方法为应用于像素电路，其中，像素电路由数据电压模块、驱动电压模块、初始化模块、发光驱动模块、电压存储模块、发光模块、开关模块组成，该时序控制方法包括：

在电压存储模块基于初始化模块提供的初始化电压进行电压存储之后，且在初始化模块未停止向电压存储模块提供初始化电压的情况下，控制数据电压模块向发光驱动模块提供第一目标电压，以使发光驱动模块在未接收到数据电压模块提供的数据电压之前，在第一目标电压和电压存储模块所存储的电压的作用下，开启。

本发明实施例提供的时序控制方法可应用于图4或图8所示的像素电路中，其中，图8所示的像素电路中各模块的编号和各模块内的具体结构未在图中示出，具体可参考图4所示的像素电路。数据电压模块在电压存储模块基于初始化电压进行电压存储之后，且在初始化模块未停止向电压存储模块提供初始化电压的情况下，向发光驱动模块提供第一目标电压的目的是为了：避免发光驱动模块在向电压存储模块传输数据电压模块提供的数据电压时，发生从关闭到开启的状态变化，从而避免由状态变化带来的迟滞问题。也就是说，在数据电压模块向发光驱动模块提供数据电压之前，便通过数据电压模块向发光驱动模块提供第一目标电压的方式，保持发光驱动模块维持开启状态。本实施例中，数据电压模块提供的第一目标电压可以基于业务要求选定。示例性，由于显示设备中的像素电路通常是逐行扫描的，因此数据电压模块提供的第一目标电压为可以为与像素电路相邻的上一行像素电路的数据电压。

为了提高控制的便利性，本实施例中采用同一控制信号控制开关模块、驱动电压模块以及发光模块。其中，开关模块在控制信号下开启时，驱动电压模块以及发光模块在所述控制信号下均关闭；开关模块在控制信号下关闭时，驱动电压模块以及发光模块在控制信号下均开启。

示例性的，如图4所示，驱动电压模块12包括的第四晶体管M4的栅极与控制信号端EM相连，源极与第一供电端ELVDD1相连，漏极与第二节点N2相连。发光模块16包括的第六晶体管M6的栅极与控制信号端EM相连，源极与第一节点N1相连，漏极与发光二极管P的阳极相连。开关模块17中的第二晶体管M2的栅极与控制信号端EM，漏极与第一节点N1相连，源极与第三节点N3相连。可见，第二晶体管M2、第四晶体管M4和第六晶体管M6的栅极均与控制信号端EM相连，用于在控制信号端EM的控制信号下开启或关闭。

本发明实施例提供的时序控制方法，在扫描像素电路时，在电压存储模块基于初始化模块提供的初始化电压进行电压存储之后，且在初始化模块未停止向电压存储模块提供初始化电压的情况下，控制数据电压模块向发光驱动模块提供第一目标电压，以使发光驱动模块在未接收到数据电压模块提供的数据电压之前，在第一目标电压和所述电压存储模块所存储的电压的作用下开启。可见，本发明实施例提供的方案能够在数据电压模块向发光驱动模块提供数据电压之前，便通过数据电压模块向发光驱动模块提供第一目标电压的方式，保持发光驱动模块维持开启状态，从而避免发光驱动模块在向电压存储模块传输数据电压模块提供的数据电压时，发生从关闭到开启的状态变化，进而避免由状态变化带来的迟滞问题。

进一步的，本发明的另一个实施例还提供了一种时序控制器，时序控制器包括：一个或多个处理器；存储器，其上存储有一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如上述的时序控制方法。

进一步的，本发明的另一个实施例还提供了一种显示装置，该显示装置包括如上述的像素电路以及上述的时序控制器。

需要说明的是，显示装置的具体类型本实施例不做具体限定。示例性的，显示装置为AMOLED显示装置。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

可以理解的是，上述方法及装置中的相关特征可以相互参考。另外，上述实施例中的“第一”、“第二”等是用于区分各实施例，而并不代表各实施例的优劣。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在此提供的算法和显示不与任何特定计算机、虚拟系统或者其它设备固有相关。各种通用系统也可以与基于在此的示教一起使用。根据上面的描述，构造这类系统所要求的结构是显而易见的。此外，本发明也不针对任何特定编程语言。应当明白，可以利用各种编程语言实现在此描述的本发明的内容，并且上面对特定语言所做的描述是为了披露本发明的最佳实施方式。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

本发明的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器(DSP)来实现根据本发明实施例的深度神经网络模型的运行方法、装置及框架中的一些或者全部部件的一些或者全部功能。本发明还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如，计算机程序和计算机程序产品)。这样的实现本发明的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。

应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

Claims (10)

1.一种像素电路，其特征在于，所述像素电路包括：数据电压模块、驱动电压模块、初始化模块、发光驱动模块、电压存储模块、发光模块、开关模块，且所述开关模块在关闭状态下的漏电流的电流值不大于目标电流值；

所述发光驱动模块的第一端、所述开关模块的第一端、所述初始化模块的电压输出端以及所述发光模块分别与第一节点相连；

所述发光驱动模块的第二端、所述数据电压模块的电压输出端、所述驱动电压模块的电压输出端分别与第二节点相连；

所述发光驱动模块的第三端、所述开关模块的第二端、所述电压存储模块分别与第三节点相连；

所述数据电压模块，用于在所述电压存储模块基于所述初始化电压进行电压存储之后，且在所述初始化模块未停止向所述电压存储模块提供初始化电压的情况下，向所述发光驱动模块提供第一目标电压；所述第一目标电压为与所述像素电路相邻的上一行像素电路的数据电压；

所述发光驱动模块，用于在接收所述数据电压模块提供的数据电压之前，在所述第一目标电压和所述电压存储模块所存储的电压的作用下，开启；

所述数据电压模块，还用于在所述发光驱动模块开启之后，且所述初始化模块停止为所述电压存储模块提供所述初始化电压时，为所述发光驱动模块提供与当前帧显示需求相应的数据电压；

其中，所述第一目标电压用于在所述数据电压模块向所述发光驱动模块提供数据电压之前，维持所述发光驱动模块的开启状态，以避免所述发光驱动模块在向所述电压存储模块传输数据电压模块提供的数据电压时，发生从关闭到开启的状态变化。

2.根据权利要求1所述的像素电路，其特征在于，所述初始化模块，用于在所述发光模块针对当前帧显示需求进行发光前，与所述开关模块形成第一通路，通过所形成的第一通路为所述电压存储模块提供初始化电压。

3.根据权利要求1所述的像素电路，其特征在于，所述数据电压模块，用于在所述初始化模块停止为所述电压存储模块提供所述初始化电压时，为所述发光驱动模块提供与所述当前帧显示需求相应的数据电压；

所述发光驱动模块，用于在所述数据电压和所述电压存储模块所存储的电压的作用下，与所述开关模块形成第二通路，通过所形成的第二通路为所述电压存储模块提供第二目标电压，其中，所述第二目标电压的大小由所述数据电压和所述发光驱动模块开启所耗费的电压决定；

所述电压存储模块，用于基于所述第二目标电压进行电压存储。

4.根据权利要求1所述的像素电路，其特征在于，所述发光驱动模块包括第一晶体管；

所述第一晶体管的栅极与所述第三节点相连，源极与所述第二节点相连，漏极与所述第一节点相连；

所述第一晶体管，用于在所述第一目标电压和所述电压存储模块所存储的电压的作用下，开启。

5.根据权利要求1-4中任一项所述的像素电路，其特征在于，所述开关模块包括第二晶体管，其中，所述第二晶体管为氧化物晶体管；

所述第二晶体管的栅极与控制信号端，漏极与所述第一节点相连，源极与所述第三节点相连，其中，所述控制信号端用于接收控制所述第二晶体管开启或关闭的控制信号，以使所述第二晶体管在控制信号下开启或关闭。

6.一种时序控制方法，其特征在于，应用于像素电路，其中，所述像素电路由数据电压模块、驱动电压模块、初始化模块、发光驱动模块、电压存储模块、发光模块、开关模块组成，所述时序控制方法包括：

在所述电压存储模块基于所述初始化模块提供的初始化电压进行电压存储之后，且在所述初始化模块未停止向所述电压存储模块提供初始化电压的情况下，控制所述数据电压模块向所述发光驱动模块提供第一目标电压，以使所述发光驱动模块在接收所述数据电压模块提供的数据电压之前，开启；所述第一目标电压为与所述像素电路相邻的上一行像素电路的数据电压；

在所述发光驱动模块开启之后，且所述初始化模块停止为所述电压存储模块提供所述初始化电压时，控制所述数据电压模块向所述发光驱动模块提供与当前帧显示需求相应的数据电压；

其中，所述第一目标电压用于在所述数据电压模块向所述发光驱动模块提供数据电压之前，维持所述发光驱动模块的开启状态，以避免所述发光驱动模块在向所述电压存储模块传输数据电压模块提供的数据电压时，发生从关闭到开启的状态变化。

7.根据权利要求6所述的方法，其特征在于，所述方法还包括：

采用同一控制信号控制所述开关模块、所述驱动电压模块以及所述发光模块；其中，所述开关模块在所述控制信号下开启时，所述驱动电压模块以及所述发光模块在所述控制信号下均关闭；所述开关模块在所述控制信号下关闭时，所述驱动电压模块以及所述发光模块在所述控制信号下均开启。

8.一种时序控制器，其特征在于，包括：

一个或多个处理器；

存储器，其上存储有一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求6-7中任一项所述的时序控制方法。

9.一种显示装置，其特征在于，所述显示装置包括如权利要求1-5中任一项所述像素电路以及权利要求8所述的时序控制器。

10.一种计算机可读存储介质，其特征在于，所述存储介质包括存储的程序，其中，在所述程序运行时控制所述存储介质所在设备执行权利要求6-7中任一项所述的时序控制方法。

Images