CN1148214A

CN1148214A - 多端口总线桥互连器

Info

Publication number: CN1148214A
Application number: CN 95106079
Authority: CN
Inventors: 金利杰; 李未
Original assignee: Beihang University
Current assignee: Beihang University; Beijing University of Aeronautics and Astronautics
Priority date: 1995-06-05
Filing date: 1995-06-05
Publication date: 1997-04-23

Abstract

本发明属于计算机体系结构领域，涉及对分布式计算机网络互连器件的改进，特别涉及以总线桥方式连接的并行计算机系统连接网络中的互连开关。本发明由三部分组成：互连端口、主链路和处理器，它是互连开关的控制部件。由本发明及电缆连接成网络可以将多个独立的计算机连接构成耦合度可调的并行计算机群系统。

Description

多端口总线桥互连器

本发明属于计算机体系结构领域，涉及对分布式计算机网络互连器件的改进，特别涉及以总线桥方式连接的并行计算机系统连接网络中的互连开关。

多处理机系统机间连接的方式有总线形式、交叉开关形式、多端口存储器形式等(参见《计算机系统结构》，西安电子科技大学出版社，1992年)，多计算机系统机间连接主要是由单根讯号线和开关节点构成的串行通讯网络。而以总线桥网络连接的耦合度可调并行计算机群系统(参见发明专利申请《耦合度可调并行计算机群系统及其构造方法》和发明专利申请《结点互连适配器》)公开了一种新的多计算机的互连网络及其构造方法。这种互连网络称为总线桥，它是建立在一种新的总线转换中间协议--总线桥协议(BBP)的基础上。本发明是构成总线桥网络时使用的一种全互连交叉开关部件。

本发明的目的是：提供一种支持以总线桥协议为基础的、用以构成总线桥网络的双向交叉互连开关。

本发明的技术方案是：一种多端口总线桥互连器，用于构成可连接多台独立计算机的总线桥网络，包括多个结构相同的、与结点机或者另外的总线桥连接的互连端口(4)，连接各个互连端口(4)的主链路(5)和处理器(6)，主链路(5)是一个多端口双向交叉开关阵列，其每个端口的迅号线通过印刷电路板与互连端口(4)的对应讯号线相连，其内部的开关受处理器的控制接通或者断开，其特征在于，每个互连端口(4)包括以下三部分：

(1)、一个解决两相邻互连端口争用总线冲突的裁决逻辑单元，它设有如下裁决信号线：裁决启动信号ARACK*，优先权裁决BBPARD(4-8位)，本端口优先权比较结果ARRESUS，对方互连端口的优先权比较结果ARRESUO；

(2)、总线桥数据端口，设有16-128根数据/地址线；

(3)、总线桥控制端口，设有如下控制线：胜方数据有效指示BBPDS*，地址有效指示BBPAS*；读写数据控制BBPR/W*；命令/数据指示BBPC/D*；负方数据确认指示BBPDACK*；负方端口准备就绪BBPREADY。

本发明的优点与由本发明构成的计算机互连网络的优点紧密相连。其传输速度高于DSM相同，而且能够支持存储器共享窗的建立，提高系统的整体性能。

附图说明。图1是用本发明连接两台结点计算机的示意。图2是本发明结构框图。图3是BBP协议时序。图4是本发明数据端口逻辑图。图5是BBPDS*信号产生逻辑。图6是S666的控制时序。图7是SN6P工作流程。

下面结合附图以及实施例对本发明作进一步说明。本发明是具有多个BBP端口的互连开关，简称为SNXP，其中X代表其上的端口数目。每个BBP端口可连一台结点机，也可与另一个SNXP互连，以扩展系统规模。SNXP的功能是响应来自结点机的申请，为结点机建立链路。图1是使用SNXP连接两台结点机。结点机1通过电缆2与SNXP的BBP端口4连接组成系统。由于各结点机上均有总线协议转换板XBH，引出的是标准的BBP信号，故结点机本身内部的细节并不重要。关于XBH板，可以参阅发明专利申请“结点互连适配器”。

SNXP可以连接多台结点机，其端口的数目可以从3直到64个。端口越多，其制造的难度将大大增加，因此实际上经常采用小维数的开关。图2是SNXP的结构示意图，从中可以看出各部分的功能及其相互关系。主链路是多端口双向交叉开关5，受控于处理器6中的状态控制单元，从端口1到端口n都分别与主链路和处理器连接。SNXP由三部分组成：

·互连端口：它是SNXP与结点机或者另一个SNXP连接的接口。

·主链路：它是结点机之间进行数据通信的通路，是互连开关的关键部分，它的各个端口与SNXP的互连端口是一一对应的。

·处理器：它是互连开关的控制部件，以上两部分均受它的控制。

由于SNXP支持对BBP协议信号的传递。因此先对BBP协议作简要描述。BBP互连协议是一种中间协议，系统中所有的结点机或者互连开关都是以此为标准互连在一起的，它是一个异步的协议。BBP协议信号由三部分组成：

·裁决总线：它是在建立链路时由直接相连的两个BBP端口为争用它们之间的总线而使用的，它只限于相邻的两个BBP端口，而不通过互连开关传递。

·数据/地址总线：它可以有不同含义。一种是在链路建立成功后结点机之间通信所用；另外也可以是源结点机向SNXP发出的命令，要求SNXP完成某些动作，这两种含义通过一个链路控制信号来加以区别。此外，在结点机之间通信时，其数据与地址是复用的，二者的区别也通过相应的链路控制信号来指示。

·链路控制总线：它的功能是指示当前链路状态，提供异步信号之间的握手机制。BBP数据/地址总线与链路控制总线都经总线桥从源端结点一直连接到终端结点。下面是一个BBP协议信号设置的实施例。

裁决总线：

ARACK*：裁决启动信号，低电平有效。

BBPARD[0..3]：裁决优先权(AR3是最高位)，提供16级优先权。当网络的规模很大时，裁决线可以相应的增加，以满足对优先权级别设置的要求。

ARRESUS：本端口优先权比较结果，送往对方互连端口的ARRESUO。

ARRESUO：对方互连端口的优先权比较结果，来自对方端口的ARRESUS。

数据/地总址线：

BBPD[0..31]：32位数据/地址复用总线，BBPD31为最高位。

控制总线：

BBPDS*：胜方数据有效指示，低电平有效。

BBPAS*：地址有效指示，低电平有效。

BBPR/W*：读写数据控制线，低电平表示胜方写，高电平表示胜方读。

BBPC/D*：命令/数据指示线，高电平表示BBPD[0..31]上是控制命令，低电平表示BBPD[0..31]上是结点收发的数据。

BBPDACK*：负方数据确认指示，低电平有效。

BBPREADY：负方端口准备就绪，用于结点同步，高电平有效。

总线裁决由ARACK*启动，裁决结果能得到唯一的胜方和负方。胜方保持对链路的控制，直到链路撤消。BBPDS*、BBPAS*、BBPR/W*和BBPC/D*总由胜方给出，而BBPDACK*和BBPREADY则由负方给出。

图3是BBP协议的时序图。

下面结合一个实施例--6端口互连开关SN6P详细说明本发明的细节。

1、互连端口

(1)、裁决逻辑单元：裁决进程是在建立链路时两个相邻的BBP端口争用BBP总线时启动的。两方中的任一方启动裁决，双方的裁决电路即同时开始工作。裁决电路本身保证裁决结果能得到唯一的胜方，不会发生死锁。互连的两个BBP端口具有完全对称的裁决电路，这种对称的分布式裁决方式为系统规模的可伸缩提供了可能。

每个BBP端口的裁决命令寄存器有以下信号：

·ARST：由程序给出的裁决开始信号，高电平有效。双方中的任何一方给出有效的ARST均可使BBP裁决总线上的ARACK*有效。

·ARD[3..0]：由程序给出的4位优先权。

·PCR：裁决结果，高电平为胜，低电平为负。裁决电路的硬件保证两个BBP端口的PCR一定相反。

(2)、BBP数据端口

BBP数据端口有两个功能：首先，在开始建立链路时，处理器要通过它接受来自源结点机的信息；在链路接通后，数据端口与主链路部分相连，为终端结点机提供数据通路。因而需要一个选择逻辑，以满足在不同时刻将处理器数据总线或BBP主链路数据总线与BBP数据端口相连的要求，此选择逻辑本身是由处理器来控制的。参见图4。在BBP数据端口与主链路之间有一个选择逻辑电路(7)，在链路建立阶段，它在控制命令寄存器(8)的控制下使数据端口与数据命令寄存器相连；在总线桥建立后，选择逻辑电路(7)使数据端口与主链路数据总线相连。数据端口在建立链路时打开，直到撤消链路时关闭，这是由处理器通过程序来控制的。在建立链路的过程中，数据端口的方向为源结点机写(即胜方写)，SNXP负方端口读；而在数据传送过程中，数据的方向则是可变的，取决于BBP控制信号BBPR/W*。在数据传送过程中，只要BBPR/W*翻转，则所有的数据端口都随之换向。对一个BBP端口来说，其数据方向取决于两个信号；PCR和BBPR/W*。图4是BBP数据端口的逻辑框图；

(3)BBP控制端口

BBP控制端口传递的是BBP链路控制总线，即BBPDS*、BBPAS*、BBPR/W*、BBPC/D*和BBPDACK*，BBPREADY。如前所述，前4个控制信号由裁决胜方发出，后两个控制信号由裁决负方发出。因此，BBP控制端口分为两部分，它们的方向是由裁决结果PCR控制的。一旦裁决结束，这两组BBP控制信号的传送方向也就随之确定，并且一直保持到链路撤销。

BBP控制端口的打开和关闭与BBP数据端口一样也是由处理器的程序控制的，并且应当保证先于数据端口打开，后于数据端口关闭。

在这些BBP控制信号中，BBPDS*与BBPDACK*是最为重要的，它们是异步数据通信的应答信号，是数据正确收发的基础。为了提高通信效率，用硬件实现BBPDS*和BBPDACK*的产生与清除。图5是BBPDS*的产生逻辑。在总线桥控制端口有一个生成数据确认信号BBPDS*的电路，它包括一个BBPDS*产生逻辑、一个选择逻辑和一个BBPDS*状态寄存器，在链路撤消复位信号和PCR控制信号的共同作用下，BBPDS*产生罗辑处于始态，胜方写数据触发信号在BBPDS*产生罗辑中生成BBPDS*信号，

在总线桥控制端口还有一个生成数据收到确认信号BBPDACK*的电路，它包括一个BBPDACKR*产生逻辑、一个选择逻辑和一个BBPDACK*状态寄存器，在链路撤消复位信号和PCR控制信号共同作用下，BBPDACK*产生罗辑处于始态，负方读数据触发信号在BBPDACK*产生罗辑中生成BBPDACK*信号。

BBPDACK*的产生逻辑框图与BBPDS*基本相同，此处略。

链路撤消复位信号为异步清除信号，上电复位后，BBPDS和BBPDACK为无效状态。胜方写出数据，即产生BBPDS*，并将上一次的BBPDACK*清除；负方读取数据，即产生BBPDACK*，同时将上一次的BBPDS*清除，为下一次握手做好准备。

2、主链路

6端口的全互连主链路是互连开关的核心部分，它为结点机之间提供32位数据和6位控制通路。主链路的基本结构与工作原理如下：

每个端口都具有6位数据线，5位控制线，这5位控制线是A，B，C，I/-O，EN，它们的定义如下：(PIXX是指第i个端口的XX信号，i＝0...5)：PiI/-O指定第i端口的数据方向，PiI/-O为高电平表示数据从i端口输入，为低电平表示数据从i端口输出。当i端口数据方向为输出时，由(PiC，PiB，PiA)组成的3位2进制数指定数据的输入端口，PiC为最高位。PiEN为i端口使能信号，高电平选通，低电平禁止。为了使主链路部分满足延迟小，体积小，可靠性高的要求，将其制成专用芯片S6×6。其通过信号的频率可达30M，输入输出具有与TTL及CMOS兼容的特性。

S6×6的控制时序如图6(假设数据先从端口i至端口k，然后数据从端口j至端口k，最后数据从k端口至i端口)：由于每片S6×6的每个端口具有6位数据线，因此互连开关中共需8片S6×6(6片作数据通路，2片作控制通路)。数据S6×6的方向与BBP数据端口的方向由同一信号控制，控制S6×6的方向仍由PCR控制；数据S6×6与控制S6×6的使能是由处理器程序控制的。

3、处理单元

这部分主要包括处理器及其周边电路，命令寄存器，状态寄存器等。处理器目前选用的是Intel8097BH单片机。其地址空间安排为：

2000..9FFE_ROM

A000..DFFE_RAM

F000..F03E_命令及状态寄存器

以上部件构成SNXP的状态控制机。互连开关的工作流程

图7是SN6P的工作流程图。

几点说明；

(1)在处理器等待来自端口的申请时，硬件支持查询与中断两种机制。

(2)整个系统的拓扑(即各结点机SN6P各端口的连接关系)由各结点机掌握，在申请链路时，源结点机直接给SN6P目的端口号。

(3)SN6P为源结点机争抢目的端口的过程包括：

.检查目的端口是否正忙。

.启动目的端口裁决，争用与目的端口相连的BBP总线。

若上述步骤成功，则如上所述建立链路；若失败，则给出失败信号，源结点机收到失败信号后，就将前面已建成的链路全部撤消。

Claims

1、一种多端口总线桥互连器，用于构成可连接多台独立计算机的总线桥网络，包括多个结构相同的、与结点机或者另外的总线桥连接的BBP互连端口(4)，连接各个互连端口(4)的主链路(5)和处理器(6)，主链路(5)是一个多端口双向交叉开关阵列，其每个端口的迅号线通过印刷电路板与互连端口(4)的对应讯号线相连，其内部的开关受处理器的控制接通或者断开，其特征在于，每个互连端口(4)包括以下三部分：

(2)、总线桥数据端口，设有16-128根数据/地址线；

2、根据权利要求1所述的总线桥互连器，其特征在于，在BBP数据端口与主链路之间有一个选择逻辑电路(7)，在链路建立阶段，它在控制命令寄存器(8)的控制下使数据端口与数据命令寄存器相连；在总线桥建立后，选择逻辑电路(7)使数据端口与主链路数据总线相连。

3、根据权利要求1或2所述的总线桥互连器，其特征在于，

(1)、在总线桥控制端口有一个生成数据确认信号BBPDS*的电路，它包括一个BBPDS*产生逻辑、一个选择逻辑和一个BBPDS*状态寄存器，在链路撤消复位信号和PCR控制信号的共同作用下，BBPDS*产生罗辑处于始态，胜方写数据触发信号在BBPDS*产生罗辑中生成BBPDS*信号，

(2)、在总线桥控制端口有一个生成数据收到确认信号BBPDACK*的电路，它包括一个BBPDACKR*产生逻辑、一个选择逻辑和一个BBPDACK*状态寄存器，在链路撤消复位信号和PCR控制信号共同作用下，BBPDACK*产生罗辑处于始态，负方读数据触发信号在BBPDACK*产生罗辑中生成BBPDACK*信号。