CN114818564A - 一种单管SiC MOSFET的驱动电路优化设计方法 - Google Patents

一种单管SiC MOSFET的驱动电路优化设计方法 Download PDF

Info

Publication number
CN114818564A
CN114818564A CN202210492661.5A CN202210492661A CN114818564A CN 114818564 A CN114818564 A CN 114818564A CN 202210492661 A CN202210492661 A CN 202210492661A CN 114818564 A CN114818564 A CN 114818564A
Authority
CN
China
Prior art keywords
driving
circuit
chip
sic mosfet
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210492661.5A
Other languages
English (en)
Inventor
甘强
周昊莹
严欣怡
谢斯璇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Aeronautics and Astronautics
Original Assignee
Nanjing University of Aeronautics and Astronautics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Aeronautics and Astronautics filed Critical Nanjing University of Aeronautics and Astronautics
Priority to CN202210492661.5A priority Critical patent/CN114818564A/zh
Publication of CN114818564A publication Critical patent/CN114818564A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种单管SiC MOSFET的驱动电路优化设计方法，涉及驱动电路技术领域，针对SiC MOSFET单管的驱动板目前较多采用独立驱动板设计，电路的开通/关断延迟时间长，难以满足SiCMOSFET的高开关速度要求，同时电路中的芯片大都使用集成化的模块电源供电，不易于调整某个具体电压参数的问题，现提出如下方案，将信号传输隔离功能和驱动功能分离，分别由信号隔离芯片和驱动芯片实现，驱动板采用隔离芯片+驱动芯片组合模式。本发明驱动板驱动功能的实现是由信号隔离芯片和驱动芯片分别实现，同时利用了磁耦隔离芯片来提高驱动电路反应的快速性，对驱动回路的设计，从而减少栅极充放电的损耗。

Description

一种单管SiC MOSFET的驱动电路优化设计方法
技术领域
本发明涉及驱动电路技术领域，尤其涉及一种单管SiC MOSFET的驱动电路优化设计方法。
背景技术
功率MOSFET具有理想的栅极绝缘特性、高开关速度、低导通电阻和高稳定性，在Si基电力电子器件中，功率MOSFET获得巨大成功。同样，SiC MOSFET也是最受瞩目的SiC基电力电子器件之一，但目前只有少数投放商用市场，仍在进一步探究中。其中驱动电路的设计，极大地影响着SiC MOSFET的性能发挥。
基本原理：SiC MOSFET单管的驱动是先将控制信号加入信号隔离电路，阻断共模、浪涌等干扰信号的传播，同时隔离控制电路和主电路，让电路具有更高的安全性和可靠性，隔离后的信号接入到放大电路，将弱信号放大到理想范围后再通过具有开通和关断功能的驱动回路接到输出接口，实现SiC MOSFET的高效驱动。
现有技术的缺点：SiC MOSFET单管的驱动板目前较多采用独立驱动板设计，利用隔离驱动芯片将信号传输隔离功能和驱动功能同时实现，但电路的开通/关断延迟时间是信号隔离芯片的四到七倍，非隔离驱动芯片的一到二倍，峰值驱动电流对比非隔离驱动芯片下降近50％，难以满足SiC MOSFET的高开关速度要求。同时电路中的芯片大都使用集成化的模块电源供电，不易于调整某个具体电压参数。
发明内容
本发明提出的一种单管SiC MOSFET的驱动电路优化设计方法，以解决上述背景技术中提出的问题。
为了实现上述目的，本发明采用了如下技术方案：
一种单管SiC MOSFET的驱动电路优化设计方法，将信号传输隔离功能和驱动功能分离，分别由信号隔离芯片和驱动芯片实现，驱动板采用隔离芯片+驱动芯片组合模式，其具体方法如下：
(1)SiC MOSFET是压控型器件，在进行驱动电路设计时选择合适的驱动电压；
(2)驱动电路要满足提供较大峰值的驱动电流，以满足SiC MOSFET的开关速度；
(3)选择驱动电阻时要兼顾开关过程中的电流、电压尖峰和开关损耗；
(4)电源侧需要接电容给负载提供稳定的电源，降低元件耦合到电源端的噪声，加快SiC MOSFET的开通关断过程；
(5)驱动电路中要解决控制电路和主电路之间的隔离，采用光耦或者磁耦，磁耦不仅与光耦一样可以传递信号，还能够传递功率；
(6)驱动电路要简单可靠，包围的面积尽可能小，尽量靠近主回路。
作为本发明的进一步技术方案，所述的驱动电路采用磁耦芯片ADUM210N，用于解决控制电路和主回路之间的隔离，ADUM210N的信号上升延时最大为13ns，下降延时最大为13ns。
作为本发明的进一步技术方案，所述的驱动电路采用门级快速驱动芯片IXD_614SI，用于提高驱动电路的性能，IXD_614SI的信号上升延时最大为70ns，下降延时最大为70ns；信号上升时间最大为35ns，下降时间最大为25ns。
作为本发明的进一步技术方案，芯片外围电路参数如下：
驱动信号由DSP输出的3.3/0V的PWM波给出，经过R1输入磁耦芯片ADUM210N，C1对输入的PWM波进行滤波，C2、C3为去耦电容，取值为10nF～100nF；
驱动芯片采用IXDI614SI，峰值电流能力为14A，延迟时间和上升下降时间短，适用于驱动高速开关器件，在驱动芯片的电源旁接入100nF和4.7μF的去耦电容；
本驱动电路通过DC/DC微功率稳压模块电源结合稳压芯片，为驱动电路供电，驱动正压为20V，对于LM317正压调节电路，可通过调节电阻R31以调节输出电压大小，其公式为：
Figure BDA0003631691520000031
电路中取R31＝1.8kΩ，R32＝120Ω，根据公式(1)求得UCC＝20V；
LM337负压调节电路，通过调节电阻R42可以调节负压大小，其公式为：
Figure BDA0003631691520000032
电路中取R41＝200Ω，R42＝120Ω，根据公式(1)求得UEE＝-3V；
本驱动电路中，驱动电阻的设置可以进行调节，开通回路中的驱动电阻阻值为R2、R3并联电阻的阻值，关断回路中的驱动电阻需再并入R4、R5的并联电阻，可以根据实际工作的需要选择相应的电阻进行并联。
作为本发明的进一步技术方案，驱动损耗估算方法如下：
当结温温升为25℃时，根据公式P＝△T÷RθJA，计算出各芯片的功耗，对于ADUM210N芯片，根据数据手册的静态负载电流典型值与下一级芯片最大输入电流计算其损耗：
P＝(IDD1(QL)+IDD2(QL))×UDD×(1-D)+(IDD1(QH)+IDD2(QH))×UDD×D+UDD2×IIN×D (3)
其中，IDD1(QL)＝0.7mA，IDD2(QL)＝0.9mA，IDD1(QH)＝3.4mA，IDD2(QH)＝0.9mA，IIN＝10μA；显然当D＝1的极限情况下，ADUM210N芯片损耗最大为21.55mW；
驱动电路总损耗为1.16+0.713＝1.873W，其中栅极充放电损耗计算公式为：
Pdrv＝UGon×QC×fSW+UGoff×QC×fSW (4)。
作为本发明的进一步技术方案，模块电源选择：采用隔离式模块电源为驱动电路供电，定制了功率为2W的正负双输出电源给驱动电路中所有器件供电，由以上计算所得的总功耗可知2W的模块电源可满足使用要求。
本发明的有益效果为：
1、信号传输隔离功能与驱动功能相互分离使其驱动电流的能力大大提高；信号隔离芯片隔离电压等级接近于隔离驱动芯片；但信号隔离芯片延迟及上升、下降时间通常远小于隔离驱动芯片。
2、本发明中所选用的隔离方式也有相较于现有驱动电路也具有明显优越性，本发明采用磁耦驱动芯片，可以减弱信号传输的延迟效应，提高信号的传输速度，同时在传输信号的同时，还可以传输功率。
3、驱动回路的开通和关断回路均采用两电阻并联的模式，同时采用功率损耗较小的ADUM210N芯片，能有效减小驱动回路中的栅极充放电损耗。
4、电源侧接入电容给负载提供稳定的电源，降低元件耦合到电源端的噪声，加快SiC MOSFET的开通关断过程。
综上所述，驱动板驱动功能的实现是由信号隔离芯片和驱动芯片分别实现，同时利用了磁耦隔离芯片来提高驱动电路反应的快速性，对驱动回路的设计，从而减少栅极充放电的损耗。
附图说明
图1为本发明结构的原理框图。
图2为本发明SiC MOSFET的典型输出特性示意图。
图3为本发明驱动电路逻辑电平输出示意图。
图4为本发明考虑各芯片的延迟效应后驱动电路逻辑电平输出示意图。
图5为本发明驱动电路各主要工作点原理波形及典型值示意图。
图6为本发明磁耦芯片ADUM210N的示意图。
图7为本发明ADUM210N的信号传播延时波形示意图。
图8为本发明IXD_614SI的测试电路图。
图9为本发明IXD_614SI的信号传播延时波形示意图。
图10为本发明磁耦隔离电路原理图。
图11为本发明驱动芯片电路原理图。
图12为本发明LM317正压调节电路图。
图13为本发明LM337负压调节电路图。
图14为本发明驱动电阻设置的电路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
实施例一
如图1-图14所示，一种单管SiC MOSFET的驱动电路优化设计方法，将信号传输隔离功能和驱动功能分离，分别由信号隔离芯片和驱动芯片实现，驱动板采用隔离芯片+驱动芯片组合模式，其具体方法如下：
(1)SiC MOSFET是压控型器件，在进行驱动电路设计时选择合适的驱动电压；SiCMOSFET的典型输出特性如图2所示，可见增大栅极驱动电压能够减小导通电阻RDS(on)，因而在不超过最高栅极电压的情况下，应尽可能设置更高的正向驱动电压以获得更低的导通电阻值，充分发挥SiC MOSFET的优势，建议取为18～22V之间；
由于SiC MOSFET的门槛电压UGS(th)较低，常温下一般低于2.5V，栅源极间干扰电压容易超过门槛电压而产生误导通，可以通过增加驱动负偏压的方法抑制干扰电压，同时负向电压可以加快SiC MOSFET的关断，减小损耗，但是注意负向电压不能超过其负向栅极电压极限值，SiC MOSFET能承受的驱动负压最大值与驱动正压最大值不对称，第一代SiCMOSFET能承受的最大负压只有-5～-6V，第二代SiC MOSFET可承受-10V左右的最大负压，本次设计正负驱动电压取+20V，-2V。
(2)驱动电路要满足提供较大峰值的驱动电流，以满足SiC MOSFET的开关速度。
(3)选择驱动电阻时要兼顾开关过程中的电流、电压尖峰和开关损耗；一般为了提高开关频率，减小损耗选择较小的RG，对于开通过程，驱动电阻RG减小，开通损耗变化不大，反而引起di/dt增大，造成电磁干扰，故开通回路不宜使用过小的RG，对于关断过程，驱动电阻RG减小，关断损耗也得到改善，且电压过冲不明显，故关断回路可使用较小的RG。
(4)电源侧需要接电容给负载提供稳定的电源，降低元件耦合到电源端的噪声，加快SiC MOSFET的开通关断过程。
(5)驱动电路中要解决控制电路和主电路之间的隔离，采用光耦或者磁耦，磁耦不仅与光耦一样可以传递信号，还能够传递功率。
(6)驱动电路要简单可靠，包围的面积尽可能小，尽量靠近主回路；单管SiCMOSFET采用的驱动电路包括电源模块、稳压模块、磁耦隔离电路和驱动电路；
如果不考虑芯片的延时效应，磁耦芯片为正逻辑，驱动芯片为正逻辑，则当PWM信号为高电平时，对应整个驱动电路输出正压，器件导通；反之当PWM信号为低电平时，对应驱动电路输出负压，器件关断，驱动电路逻辑电平输出如图3所示；
实际的芯片在信号传输过程中有一定的延迟，考虑各芯片的延迟效应后驱动电路逻辑电平输出如图4所示；
驱动电路各主要工作点原理波形及典型值如图5所示，在驱动实际测试时，将驱动电路工作点原理波形和典型值作为对照，以判断驱动电路是否正常工作。
关于驱动电路的功能分析与参数设计：
(1)磁耦芯片：为了解决控制电路和主回路之间的隔离，采用磁耦芯片ADUM210N，如图6所示；ADUM210N的信号传播延时波形如图7所示；ADUM210N的信号上升延时最大为13ns，下降延时最大为13ns，其他具体数值如表1所示：
表1 ADUM210N的信号上升/下降及延迟时间
Figure BDA0003631691520000081
注：tR是指波形从10％上升到90％所用时间，tF是指波形从90％下降到10％所用时间；
tPLH、tPHL是指输入波形的50％到输出波形的50％所用时间。
(2)驱动芯片：为提高驱动电路的性能，采用门级快速驱动芯片IXD_614SI，IXD_614SI的测试电路和信号传播延时波形分别如图8、9所示；IXD_614SI的信号上升延时最大为70ns，下降延时最大为70ns；信号上升时间最大为35ns，下降时间最大为25ns，具体数值如表2所示：
表2 IXDI614SI的信号上升/下降及延迟时间
Figure BDA0003631691520000091
综合磁耦芯片与驱动芯片来看，此驱动电路的驱动信号上升和下降延迟最大为83ns(13ns+70ns)，驱动信号上升和下降时间最大为60ns(35ns+25ns)，设驱动信号上升和下降允许时间为开关周期的10％，且仅考虑信号上升下降时间，则驱动电路允许的最大开关频率为fs(max)＝10％×(1/60ns)＝1.67MHz。
(3)芯片外围电路参数如下：
驱动信号由DSP输出的3.3/0V的PWM波给出，经过R1输入磁耦芯片ADUM210N，C1对输入的PWM波进行滤波，C2、C3为去耦电容，取值为10nF～100nF；磁耦隔离电路原理图如图10所示；
驱动芯片采用IXDI614SI，峰值电流能力为14A，延迟时间和上升下降时间短，适用于驱动高速开关器件，在驱动芯片的电源旁接入100nF和4.7μF的去耦电容；驱动芯片电路原理图如图11所示；
本驱动电路通过DC/DC微功率稳压模块电源结合稳压芯片，为驱动电路供电，驱动正压为20V，对于LM317正压调节电路如图12所示，可通过调节电阻R31以调节输出电压大小，其公式为：
Figure BDA0003631691520000101
电路中取R31＝1.8kΩ，R32＝120Ω，根据公式(1)求得UCC＝20V；
LM337负压调节电路如图13所示，通过调节电阻R42可以调节负压大小，其公式为：
Figure BDA0003631691520000102
电路中取R41＝200Ω，R42＝120Ω，根据公式(1)求得UEE＝-3V；
本驱动电路中，驱动电阻的设置可以通过图14所示的电路图进行调节，开通回路中的驱动电阻阻值为R2、R3并联电阻的阻值，关断回路中的驱动电阻需再并入R4、R5的并联电阻，可以根据实际工作的需要选择相应的电阻进行并联。
(4)驱动损耗估算方法如下：
驱动电路损耗估算结果如表3所示：
表3驱动电路损耗估算结果
Figure BDA0003631691520000103
Figure BDA0003631691520000111
注：对于ADUM210N芯片，数据手册没有给出具体的RθJA。
当结温温升为25℃时，根据公式P＝△T÷RθJA，计算出各芯片的功耗，对于ADUM210N芯片，根据数据手册的静态负载电流典型值与下一级芯片最大输入电流计算其损耗：
P＝(IDD1(QL)+IDD2(QL))×UDD×(1-D)+(IDD1(QH)+IDD2(QH))×UDD×D+UDD2×IIN×D (3)
其中，IDD1(QL)＝0.7mA，IDD2(QL)＝0.9mA，IDD1(QH)＝3.4mA，
IDD2(QH)＝0.9mA，IIN＝10μA；显然当D＝1的极限情况下，ADUM210N芯片损耗最大为21.55mW；
驱动电路总损耗为1.16+0.713＝1.873W，其中栅极充放电损耗计算公式为：
Pdrv＝UGon×QC×fSW+UGoff×QC×fSW (4)
以Cree公司1200V、36A的开关管C2M0080120D为例，工作在500kHz时，栅极充放电损耗为：Pdrv＝VGon×QC×fSW+VGoff×QC×fSW＝(20+3)×62nC×500k＝713mW。
(6)模块电源选择：采用隔离式模块电源为驱动电路供电，定制了功率为2W的正负双输出电源给驱动电路中所有器件供电，由以上计算所得的总功耗可知2W的模块电源可满足使用要求。
实施例二
本发明的驱动回路还可以采用肖特基二极管将开通和关断回路分离，以实现开通/关断驱动电阻分别设定，关断时的漏源极高dv/dt会通过极间电容耦合至栅极，严重时会导致功率开关误开通，为了降低耦合电流在栅极关断电阻上产生的压降，关断驱动电阻在满足阻尼比要求的前提下应尽可能取的小一些；
本发明的模块电源也可采用MEJ2D1209SC隔离式DC/DC转换器，在模块电源的输入电压两端并联1μF和100nF的两个去耦电容，100nF电容用于滤除输入电压中的低频纹波干扰，1μF电容为储能电容，用于稳定输入侧电压。
综上，一方面，本发明设计将信号传输隔离功能和驱动功能分离，实现更优的驱动效果，首先是芯片本身的性能，信号隔离芯片隔离电压等级接近于隔离驱动芯片，但是信号隔离芯片延迟远小于隔离驱动芯片，此外，非隔离驱动芯片的驱动电流能力往往优于隔离驱动芯片；
其次在具体芯片方面，选择既可以传递信号，还能够传递功率的磁耦隔离芯片，有效隔离控制电路和主回路，选用门级快速驱动芯片，将驱动电路的整体延迟时间和驱动信号上升和下降时间尽可能减小，实现较大的开关频率；
另一方面，选用微功率稳压模块电源结合稳压芯片，为驱动电路供电，适当接入电容降低元件耦合到电源端的噪声，给负载提供稳定的电源，加快SiC MOSFET的开通关断过程，可通过调节电阻分别改变输出正负压的大小；
此外，关断回路中的驱动电阻是在开通回路的基础上再并入两个电阻，调节范围大，也容易保证关断回路电阻小于开通回路电阻的驱动要求，可以根据实际工作的需要进行调节。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (6)

1.一种单管SiC MOSFET的驱动电路优化设计方法，其特征在于，将信号传输隔离功能和驱动功能分离，分别由信号隔离芯片和驱动芯片实现，驱动板采用隔离芯片+驱动芯片组合模式，其具体方法如下：
(1)SiC MOSFET是压控型器件，在进行驱动电路设计时选择合适的驱动电压；
(2)驱动电路要满足提供较大峰值的驱动电流，以满足SiC MOSFET的开关速度；
(3)选择驱动电阻时要兼顾开关过程中的电流、电压尖峰和开关损耗；
(4)电源侧需要接电容给负载提供稳定的电源，降低元件耦合到电源端的噪声，加快SiC MOSFET的开通关断过程；
(5)驱动电路中要解决控制电路和主电路之间的隔离，采用光耦或者磁耦，磁耦不仅与光耦一样可以传递信号，还能够传递功率；
(6)驱动电路要简单可靠，包围的面积尽可能小，尽量靠近主回路。
2.根据权利要求1所述的一种单管SiC MOSFET的驱动电路优化设计方法，其特征在于，所述的驱动电路采用磁耦芯片ADUM210N，用于解决控制电路和主回路之间的隔离，ADUM210N的信号上升延时最大为13ns，下降延时最大为13ns。
3.根据权利要求1所述的一种单管SiC MOSFET的驱动电路优化设计方法，其特征在于，所述的驱动电路采用门级快速驱动芯片IXD_614SI，用于提高驱动电路的性能，IXD_614SI的信号上升延时最大为70ns，下降延时最大为70ns；信号上升时间最大为35ns，下降时间最大为25ns。
4.根据权利要求1所述的一种单管SiC MOSFET的驱动电路优化设计方法，其特征在于，芯片外围电路参数如下：
驱动信号由DSP输出的3.3/0V的PWM波给出，经过R1输入磁耦芯片ADUM210N，C1对输入的PWM波进行滤波，C2、C3为去耦电容，取值为10nF～100nF；
驱动芯片采用IXDI614SI，峰值电流能力为14A，延迟时间和上升下降时间短，适用于驱动高速开关器件，在驱动芯片的电源旁接入100nF和4.7μF的去耦电容；
本驱动电路通过DC/DC微功率稳压模块电源结合稳压芯片，为驱动电路供电，驱动正压为20V，对于LM317正压调节电路，可通过调节电阻R31以调节输出电压大小，其公式为：
Figure FDA0003631691510000021
电路中取R31＝1.8kΩ，R32＝120Ω，根据公式(1)求得UCC＝20V；
LM337负压调节电路，通过调节电阻R42可以调节负压大小，其公式为：
Figure FDA0003631691510000022
电路中取R41＝200Ω，R42＝120Ω，根据公式(1)求得UEE＝-3V；
本驱动电路中，驱动电阻的设置可以进行调节，开通回路中的驱动电阻阻值为R2、R3并联电阻的阻值，关断回路中的驱动电阻需再并入R4、R5的并联电阻，可以根据实际工作的需要选择相应的电阻进行并联。
5.根据权利要求1所述的一种单管SiC MOSFET的驱动电路优化设计方法，其特征在于，驱动损耗估算方法如下：
当结温温升为25℃时，根据公式P＝△T÷RθJA，计算出各芯片的功耗，对于ADUM210N芯片，根据数据手册的静态负载电流典型值与下一级芯片最大输入电流计算其损耗：
P＝(IDD1(QL)+IDD2(QL))×UDD×(1-D)+(IDD1(QH)+IDD2(QH))×UDD×D+UDD2×IIN×D (3)
其中，IDD1(QL)＝0.7mA，IDD2(QL)＝0.9mA，IDD1(QH)＝3.4mA，IDD2(QH)＝0.9mA，IIN＝10μA；显然当D＝1的极限情况下，ADUM210N芯片损耗最大为21.55mW；
驱动电路总损耗为1.16+0.713＝1.873W，其中栅极充放电损耗计算公式为：
Pdrv＝UGon×QC×fSW+UGoff×QC×fSW (4)。
6.根据权利要求5所述的一种单管SiC MOSFET的驱动电路优化设计方法，其特征在于，模块电源选择：采用隔离式模块电源为驱动电路供电，定制了功率为2W的正负双输出电源给驱动电路中所有器件供电，由以上计算所得的总功耗可知2W的模块电源可满足使用要求。
CN202210492661.5A 2022-05-07 2022-05-07 一种单管SiC MOSFET的驱动电路优化设计方法 Pending CN114818564A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210492661.5A CN114818564A (zh) 2022-05-07 2022-05-07 一种单管SiC MOSFET的驱动电路优化设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210492661.5A CN114818564A (zh) 2022-05-07 2022-05-07 一种单管SiC MOSFET的驱动电路优化设计方法

Publications (1)

Publication Number Publication Date
CN114818564A true CN114818564A (zh) 2022-07-29

Family

ID=82512121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210492661.5A Pending CN114818564A (zh) 2022-05-07 2022-05-07 一种单管SiC MOSFET的驱动电路优化设计方法

Country Status (1)

Country Link
CN (1) CN114818564A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117439559A (zh) * 2023-10-20 2024-01-23 哈尔滨海鸿基业科技发展有限公司 一种隔离脉冲的功率放大电路及控制方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117439559A (zh) * 2023-10-20 2024-01-23 哈尔滨海鸿基业科技发展有限公司 一种隔离脉冲的功率放大电路及控制方法
CN117439559B (zh) * 2023-10-20 2024-05-17 哈尔滨海鸿基业科技发展有限公司 一种隔离脉冲的功率放大电路及控制方法

Similar Documents

Publication Publication Date Title
US20220085801A1 (en) Efficient igbt switching
CN110048699B (zh) 一种抑制GaN半桥模块桥臂串扰的栅极驱动电路
CN113098240B (zh) 一种Cascode型GaN功率器件的驱动电路
CN111211762B (zh) 一种高开通性能的SiC MOSFET驱动电路
CN101640526A (zh) 一种内置隔离电源的igbt驱动电路
US8547143B2 (en) Resonant gate drive circuit for a power switching device in a high frequency power converter
WO2021259319A1 (zh) 一种具有能量回收功能的驱动电路及开关电源
CN114818564A (zh) 一种单管SiC MOSFET的驱动电路优化设计方法
CN111555595B (zh) 一种开启速率可控的GaN功率管栅驱动电路
US11843368B2 (en) Method for reducing oscillation during turn on of a power transistor by regulating the gate switching speed control of its complementary power transistor
CN112821730A (zh) 一种新型驱动拓扑及其驱动方法与串扰抑制方法
CN109240408B (zh) SiCMOSFET门极驱动电压控制电路及其控制方法
TWI762412B (zh) 圖騰柱型pfc電路
CN210297542U (zh) 一种可抑制桥臂串扰的SiC功率器件驱动电路
CN114499113A (zh) 驱动电压和电阻可调的SiC MOSFET驱动控制电路
CN111431395B (zh) 一种基于门极驱动器的开关振铃抑制电路及其控制方法
Yu et al. Sequential parallel switching for drain-source synchronous rectifier efficiency and light-load stability improvement
CN116827095A (zh) 一种SiC MOSFET驱动电路及驱动方法
CN111669034A (zh) 碳化硅与硅混合并联开关管驱动电路
CN112953174B (zh) 基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路
CN216699815U (zh) 一种新型驱动拓扑
CN111313660B (zh) 一种混合式谐振驱动电路及其控制方法
CN113541455A (zh) 一种SiC MOSFET模块连续可调多等级驱动电路
CN101478241A (zh) 降低开关电源空载损耗的方法和电路
CN112928913A (zh) 降压式变换电路及其无损吸收电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication