CN114815053A - 一种soi基锥形结构的边缘耦合器及其制备方法 - Google Patents
一种soi基锥形结构的边缘耦合器及其制备方法 Download PDFInfo
- Publication number
- CN114815053A CN114815053A CN202210479861.7A CN202210479861A CN114815053A CN 114815053 A CN114815053 A CN 114815053A CN 202210479861 A CN202210479861 A CN 202210479861A CN 114815053 A CN114815053 A CN 114815053A
- Authority
- CN
- China
- Prior art keywords
- waveguide
- tapered
- soi
- soi substrate
- incident
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
- G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
Abstract
本发明公开了一种SOI基锥形结构的边缘耦合器及其制备方法,边缘耦合器是位于SOI基片顶部硅层上的锥形结构;顶部硅层的锥形结构包括入射锥形波导和出光波导,锥形波导从入射端开始在平行于SOI基片的方向和垂直于SOI基片两个方向尺寸缩小渐变。制备时,首先在SOI基片顶部均匀涂覆光刻胶,然后曝光、显影,在光刻胶上得到锥形结构图案,之后利用干法刻蚀技术将光刻胶上的图案转移至顶部硅层,利用聚焦离子束对锥形结构的入射端进行降低粗糙度处理,并沉积二氧化硅作为包覆层;最后对入射端进行抛光处理后完成边缘耦合器的制备。本发明结构简单、使用方便、耦合效率高。
Description
技术领域
本发明属于集成光路技术领域,更具体地,涉及一种SOI基锥形结构的边缘耦合器及其制备方法。
背景技术
随着集成光路的发展,大量的片上集成光子器件已被研制出并应用,若要高效率的利用这些集成光路器件,必须利用有效的方式将片上波导与系统中的外部器件连接。因此,可利用光耦合器来实现与外部器件连接。光输入/输出耦合器可分为光栅耦合器和边缘耦合器,光栅耦合器是通过光栅的衍射作用,将满足布拉格条件的光,有效的耦合进波导中。但光栅耦合器因其有较窄的带宽和较高的插入损耗,对于极化是个挑战。相比于光栅耦合器,边缘耦合器通过改变波导横截面尺寸,引起波导折射率渐变,实现可忽略传输损耗的绝热耦合,并且边缘耦合器具有较宽的带宽,低插入损耗以及耦合TE和TM模极化的能力。
损耗的产生往往会带来集成光路系统的性能下降,为减少光子器件的传输损耗、耦合损耗和插入损耗等,就需要设计一种能高效率耦合的边缘耦合器来将传输导模在两种模斑之间进行转换。锥形结构模斑转换器可实现模斑的转换,而传统的锥形结构转换器因其与光纤耦合时,感光面积小,耦合容差小,耦合效率低下。
SOI是一种广泛应用于硅集成电路和光子集成的材料,基于SOI结构上的器件具有提高光开关速度,降低功耗,实现高速、低功率运行的特点。因此,可设计一种SOI基新型锥形结构,能增大感光面积和耦合容差,减小光子器件之间位置失准和模斑尺寸的失配,并且可提高耦合效率的边缘耦合器。
发明内容
本发明所要解决的技术问题是:解决光栅耦合器工艺难度较大、对准容差大、耦合效率低以及传统的楔形结构边缘耦合器的耦合光面积小、耦合容差小、插入损耗大的问题,提供一种SOI基锥形结构的边缘耦合器及其制备方法,使其能增大耦合面积,进行有效的模斑转换,从而实现边缘发射激光器与波导之间的高效耦合,并且工艺简单,可降低成本。
从激光器发出的光与光波导之间存在较大的模式尺寸不匹配,从而导致较高的插入损耗。本发明中,为实现激光器发出的光源和波导之间的高效耦合,通过设计入射端具有较大截面积的锥形结构边缘耦合器,可引起波导有效折射率的渐变,实现两者之间有效折射率匹配模式的转换,从而有效地解决光子器件之间耦合位置对准的问题,减少了耦合时的插入损耗。
已有的波导结构耦合方案中,通常对锥形结构的耦合区域的对准精度要求很高。本发明中,边缘耦合器的耦合结构的宽度和高度较大,可增大耦合光源的感光面积,提高耦合容差。
边缘耦合器端面的散射损耗主要与耦合端面的粗糙度有关,端面粗糙度越大,模斑耦合造成的散射损害越大。本发明中,通过对光斑入射端面经聚焦离子束(FIB)加工处理,可大幅度降低耦合端面的粗糙度,进而降低耦合的散射损耗。
为实现上述目的,本发明采用的技术方案如下:
一种SOI基锥形结构的边缘耦合器,其特征在于,包括蚀刻于SOI基片顶部硅层上的锥形结构;所述锥形结构包括入射锥形波导和截面恒定的出光波导,所述入射锥形波导从入射端开始在平行于SOI基片的方向和垂直于SOI基片两个方向缩小渐变,直至与出光波导的截面大小相同;锥形边缘耦合器的入射端具有较大的高度,可增大耦合时的感光面积和提高对准容差。
进一步地,所述入射锥形波导的入射端端面经聚焦离子束加工处理降低粗糙度。
进一步地,所述入射锥形波导的入射端端面与出光波导的截面面积比为10-20:1。
一种SOI基锥形结构的边缘耦合器的制备方法,其特征在于,包括以下步骤:
步骤1、准备SOI基片,所述SOI基片包括从下至上包括硅衬底、氧埋层和顶部硅层;
步骤2、在SOI基片顶部均匀涂覆光刻胶,并将光刻胶烘干;
步骤3、根据锥形结构的形状和尺寸,利用3D灰度光刻技术对光刻胶进行曝光,然后进行显影,得到光刻胶层锥形结构图案;
步骤4、利用干法刻蚀技术将光刻胶层锥形结构图案转移至顶部硅层,锥形结构四周的顶部硅层完全被刻蚀掉,除去光刻胶残余,完成锥形结构的制备;
步骤5、利用聚焦离子束对锥形结构的入射端进行降低粗糙度处理;
步骤6、在完成锥形结构制备的SOI基片上沉积二氧化硅作为包覆层;
步骤7、然后对入射端进行抛光处理,最终完成边缘耦合器的制备。
与现有技术相比,本发明有益效果如下:
本发明通过设计两个相互垂直方向渐变、入射端具有较大高度,大耦合面积的锥形结构的边缘耦合器,可使波导有效折射率发生渐变,实现两者之间有效折射率匹配模式的转换,从而有效地解决光子器件之间耦合位置对准的问题,减少了耦合时的插入损耗。
附图说明
图1是本发明SOI基锥形结构的边缘耦合器正视图。
图2是本发明SOI基锥形结构的边缘耦合器俯视图。
图3是本发明边缘耦合器制备工艺流程中SOI基片涂覆光刻胶后示意图。
图4是本发明工艺流程中SOI基片曝光后示意图。
图5是本发明工艺流程中SOI基片显影后示意图。
图6是本发明工艺流程中SOI基片刻蚀后示意图。
图7是本发明中锥形结构的边缘耦合器入射端面经聚焦离子束(FIB)加工示意图。
图8是本发明边缘耦合器沉积二氧化硅包覆层后示意图。
图9是激光器与边缘耦合器耦合系统示意图。
图10是更为具体地显示了本发明中单模光纤与边缘耦合器耦合示意图。
100-SOI基片,101-硅衬底,102-氧埋层,103-顶部硅层,200-锥形结构,210-入射锥形波导,220-出光波导,230-入射端,300-光刻胶,400-光刻胶层锥形结构图案,500-二氧化硅包覆层,600-聚焦离子束,9-激光器,10-透镜,11-隔离器,12-单模光纤。
具体实施方式
为了使本发明的目的、工艺流程及锥形结构边缘耦合器的优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。
如图1和图2所示,本发明公开了一种SOI基锥形结构的边缘耦合器,SOI基片100从下至上依次包括硅衬底101、氧埋层102和顶部硅层103,所述边缘耦合器包括蚀刻于顶部硅层103上的锥形结构200;所述锥形结构200包括入射锥形波导210和截面大小恒定的出光波导220,所述入射锥形波导210从入射端230开始在平行于SOI基片100的方向和垂直于SOI基片100两个方向缩小渐变,直至与出光波导220的截面大小相同;入射锥形波导210的入射端230端面为光滑截面。
作为一种优先实施例,所述入射锥形波导210的入射端230端面经聚焦离子束加工处理降低粗糙度。
作为一种优先实施例,所述入射锥形波导210的入射端230端面与出光波导220的截面面积比为10-20:1。
如图2至图8所示,本发明还提供一种SOI基锥形结构的边缘耦合器的制备方法,包括以下步骤:
步骤1、准备SOI基片100,采用无水乙醇对SOI基片100进行清洗,并烘干;所述SOI基片100包括从下至上包括硅衬底101、氧埋层102和顶部硅层103;
步骤2、如图3所示,在SOI基片100顶部均匀涂覆光刻胶300,并光刻胶300烘干;
步骤3、根据锥形结构200的形状和尺寸,利用3D光刻技术对光刻胶300进行曝光,如图4所示,然后进行显影,得到锥形结构200的光刻胶层锥形结构光波导图案400,如图5所示;
步骤4、利用干法刻蚀技术将光刻胶层锥形结构图案400转移至顶部硅层103,锥形结构200四周的顶部硅层103完全被刻蚀掉,除去光刻胶残余,完成锥形结构200的制备,如图6所示;
步骤5、如图7所示,利用聚焦离子束对锥形结构200的入射端230进行降低粗糙度处理(即抛光处理);
步骤6、如图8所示,在完成锥形结构200制备的SOI基片100上沉积二氧化硅作为包覆层;
步骤7、如图1所示,然后对入射端230进行抛光处理(可以是化学机械抛光,最终完成边缘耦合器的制备。
影响边缘耦合器损耗的主要因素是,边缘耦合器的耦合端的截面尺寸、耦合长度及其末端的宽度。锥形结构200端面对准截面积越大,锥形结构200越长,模斑的模场变化速率越慢,耦合容差越大,损耗越小;波导耦合端宽度越大,损耗越大。本实施中锥形结构边缘耦合器的长度,左侧光纤耦合端的高度和宽度,以及波导耦合端的高度和宽度均在可实现高效耦合的尺寸范围。
如图9所示,由于光纤和波导耦合截面尺寸的差异,直接耦合光纤和波导较为困难。可将激光器9发射出的发散高斯光束依次经过透镜10、隔离器11等可使光进入保持偏振状态的单模光纤12中,并通过位于氧埋层102上方的锥形结构200耦合到右侧光波导中。
如图10所示,为了更具体的展示从激光器9发射出的光,可通过保持偏振状态的单模光纤12,传输到锥形边缘耦合器的侧入射端230。本发明中,所设计的边缘耦合器入射端230的耦合截面尺寸与工业界常用的边缘耦合器相比,显著的增加了边缘截面的耦合面积,光斑通过不同截面尺寸的锥形结构200结构可实现模斑转换的高效耦合。
上述发明实施仅列举了较佳的具体技术方案及技术手段,不排除在本发明权利要求范围内,有其他可以解决该技术问题的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (4)
1.一种SOI基锥形结构的边缘耦合器,其特征在于,包括蚀刻于SOI基片顶部硅层上的锥形结构;所述锥形结构包括入射锥形波导和截面恒定的出光波导,所述入射锥形波导从入射端开始在平行于SOI基片的方向和垂直于SOI基片两个方向缩小渐变,直至与出光波导的截面大小相同。
2.根据权利要求1所述SOI基锥形结构的边缘耦合器,其特征在于:所述入射锥形波导的入射端端面经聚焦离子束加工处理降低粗糙度。
3.根据权利要求1所述SOI基锥形结构的边缘耦合器,其特征在于:所述入射锥形波导的入射端端面与出光波导的截面面积比为10-20:1。
4.一种权利要求1-3任意一项所述SOI基锥形结构的边缘耦合器的制备方法,其特征在于,包括以下步骤:
步骤1、准备SOI基片,所述SOI基片包括从下至上包括硅衬底、氧埋层和顶部硅层;
步骤2、在SOI基片顶部均匀涂覆光刻胶,并将光刻胶烘干;
步骤3、根据锥形结构的形状和尺寸,利用3D灰度光刻技术对光刻胶进行曝光,然后进行显影,得到光刻胶层锥形结构图案;
步骤4、利用干法刻蚀技术将光刻胶层锥形结构图案转移至顶部硅层,锥形结构四周的顶部硅层完全被刻蚀掉,除去光刻胶残余,完成锥形结构的制备;
步骤5、利用聚焦离子束对锥形结构的入射端进行降低粗糙度处理;
步骤6、在完成锥形结构制备的SOI基片上沉积二氧化硅作为包覆层;
步骤7、然后对入射端进行抛光处理,最终完成边缘耦合器的制备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210479861.7A CN114815053A (zh) | 2022-05-05 | 2022-05-05 | 一种soi基锥形结构的边缘耦合器及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210479861.7A CN114815053A (zh) | 2022-05-05 | 2022-05-05 | 一种soi基锥形结构的边缘耦合器及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114815053A true CN114815053A (zh) | 2022-07-29 |
Family
ID=82511654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210479861.7A Pending CN114815053A (zh) | 2022-05-05 | 2022-05-05 | 一种soi基锥形结构的边缘耦合器及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114815053A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116643350A (zh) * | 2023-07-27 | 2023-08-25 | 之江实验室 | 端面耦合器及光芯片系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040114869A1 (en) * | 2001-06-15 | 2004-06-17 | Fike Eugene E. | Mode converter including tapered waveguide for optically coupling photonic devices |
JP2010175924A (ja) * | 2009-01-30 | 2010-08-12 | Nec Corp | 光結合器およびその製造方法 |
CN109407229A (zh) * | 2018-11-30 | 2019-03-01 | 武汉邮电科学研究院有限公司 | 一种端面耦合器 |
CN111427118A (zh) * | 2020-03-25 | 2020-07-17 | 中山大学 | 一种应用于通讯波段的高效三维硫化物端面耦合器及其制备方法 |
CN112394446A (zh) * | 2019-08-13 | 2021-02-23 | 中国科学院苏州纳米技术与纳米仿生研究所 | 端面耦合器及其制作方法、端面耦合方法 |
-
2022
- 2022-05-05 CN CN202210479861.7A patent/CN114815053A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040114869A1 (en) * | 2001-06-15 | 2004-06-17 | Fike Eugene E. | Mode converter including tapered waveguide for optically coupling photonic devices |
JP2010175924A (ja) * | 2009-01-30 | 2010-08-12 | Nec Corp | 光結合器およびその製造方法 |
CN109407229A (zh) * | 2018-11-30 | 2019-03-01 | 武汉邮电科学研究院有限公司 | 一种端面耦合器 |
CN112394446A (zh) * | 2019-08-13 | 2021-02-23 | 中国科学院苏州纳米技术与纳米仿生研究所 | 端面耦合器及其制作方法、端面耦合方法 |
CN111427118A (zh) * | 2020-03-25 | 2020-07-17 | 中山大学 | 一种应用于通讯波段的高效三维硫化物端面耦合器及其制备方法 |
Non-Patent Citations (2)
Title |
---|
YUNFEI FU ETAL: "Broad-band Efficient Edge Couplers for Compact Silicon Photonic Circuits", 《IONT》 * |
万泽洪 等: "RIE工艺参数对4H-SiC刻蚀速率和表面粗糙度的影响", 《激光与光电子学进展》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116643350A (zh) * | 2023-07-27 | 2023-08-25 | 之江实验室 | 端面耦合器及光芯片系统 |
CN116643350B (zh) * | 2023-07-27 | 2023-10-10 | 之江实验室 | 端面耦合器及光芯片系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040114869A1 (en) | Mode converter including tapered waveguide for optically coupling photonic devices | |
CN103901563B (zh) | 一种折射率可调的光栅耦合器及其制作方法 | |
US20030044118A1 (en) | Integrated planar composite coupling structures for bi-directional light beam transformation between a small mode size waveguide and a large mode size waveguide | |
SG181649A1 (en) | Photonic integrated circuit having a waveguide-grating coupler | |
CN101995609B (zh) | 绝缘体上硅的缓变阶梯型波导光栅耦合器及制作方法 | |
CN112166355B (zh) | 具有扇出中介层的绝热耦合光子系统 | |
CN113640913B (zh) | 一种与单模光纤直接耦合的lnoi基模斑转换器 | |
US20190369333A1 (en) | Apparatus and method for coupling light | |
US9575251B1 (en) | Optical mode converter having multiple regions | |
Fijol et al. | Fabrication of silicon-on-insulator adiabatic tapers for low-loss optical interconnection of photonic devices | |
CN114815053A (zh) | 一种soi基锥形结构的边缘耦合器及其制备方法 | |
US20160011371A1 (en) | Low-loss waveguide transition | |
JP5509556B2 (ja) | 光導波路径拡大回路、その製造方法、及び光導波路型装置 | |
CN113376743A (zh) | 一种基于长周期光栅的模斑转换器 | |
Snyder et al. | Broadband, polarization-insensitive lensed edge couplers for silicon photonics | |
Tokushima et al. | Post-integrated dual-core large-end spot-size converter with Si vertical taper for fiber butt-coupling to Si-photonics chip | |
Bogaerts et al. | Large-scale production techniques for photonic nanostructures | |
Cardenas et al. | High coupling efficiency etched facet tapers in silicon | |
JP4146788B2 (ja) | 光導波路接続モジュールおよびその導波路作製方法 | |
JP2010085564A (ja) | 光導波路回路及び光回路装置 | |
CN101452095A (zh) | 一种绝缘体上的硅基槽缝式光波导耦合器及其制作方法 | |
He et al. | V-Groove assisted passive assembly of single-mode fibers to ultra-broadband polarization-insensitive edge couplers for silicon photonics | |
Taillaert et al. | Efficient coupling between submicron SOI-waveguides and single-mode fibers | |
Han et al. | Double slot fiber-to-chip coupler using direct strip-slot mode coupling | |
Bhandari et al. | Compact Edge-Coupler for Broadband and High-Efficient Fiber-to-Waveguide Coupling Using Cascaded Silicon Nitride Tapers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |