CN114784033A - 基于半导体工艺的混合成像芯片及其制备方法 - Google Patents

基于半导体工艺的混合成像芯片及其制备方法 Download PDF

Info

Publication number
CN114784033A
CN114784033A CN202210694432.1A CN202210694432A CN114784033A CN 114784033 A CN114784033 A CN 114784033A CN 202210694432 A CN202210694432 A CN 202210694432A CN 114784033 A CN114784033 A CN 114784033A
Authority
CN
China
Prior art keywords
photosensitive
substrate
layer
electrode
conductive support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210694432.1A
Other languages
English (en)
Other versions
CN114784033B (zh
Inventor
段程鹏
王鹏
刘伟
韩雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Zhongkelide Infrared Technology Co ltd
Original Assignee
Xi'an Zhongkelide Infrared Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Zhongkelide Infrared Technology Co ltd filed Critical Xi'an Zhongkelide Infrared Technology Co ltd
Priority to CN202210694432.1A priority Critical patent/CN114784033B/zh
Publication of CN114784033A publication Critical patent/CN114784033A/zh
Application granted granted Critical
Publication of CN114784033B publication Critical patent/CN114784033B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/20—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using resistors, thermistors or semiconductors sensitive to radiation, e.g. photoconductive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14669—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种基于半导体工艺的混合成像芯片及其制备方法。该基于半导体工艺的混合成像芯片的衬底具有可见光吸收区，可见光吸收区内的衬底中设置有P型区和第一N型区，电路处理模块集成于衬底上，P型区和第一N型区均与电路处理模块电性导通；感光微桥结构位于衬底远离可见光吸收区的一侧，感光微桥结构与所衬底间隔布置，导电支撑柱设置于衬底和感光微桥结构之间，感光微桥结构包括相互绝缘的第一电极和第二电极，第一电极和第二电极均通过导电支撑柱与电路处理模块电性导通；感光微桥结构的入射面具有光增强区，光增强区内的感光微桥结构的表面凹凸不平。本申请能够提高检测光在感光微桥结构的入射面的吸收效率，从而提高混合成像芯片的检测灵敏度。

Description

基于半导体工艺的混合成像芯片及其制备方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种基于半导体工艺的混合成像芯片及其制备方法。
背景技术
混合成像芯片是一种基于半导体技术的热探测器，可用于气象预测、进站安检、医疗检查及环境检测等多个领域。
在相关技术中，混合成像芯片在衬底中设置可见光吸收区，检测光由衬底的底部入射，经可见光吸收区内的光电器件吸收并产生电信号。检测光再照射到衬底上方的感光微桥结构上，感光微桥结构中的光敏感层吸收红外线并产生电阻变化的电信号。利用电路处理模块读取光电器件和光敏感层中产生的电信号，以获得检测光的强弱程度。其中，感光微桥结构的表面呈平面结构。
然而，上述技术方案中检测光的吸收效率较低，从而影响混合成像芯片的检测灵敏度。
发明内容
鉴于上述问题，本申请提供一种基于半导体工艺的混合成像芯片及其制备方法，能够提高检测光在感光微桥结构的入射面的吸收效率，从而提高混合成像芯片的检测灵敏度。
为了实现上述目的，本申请提供如下技术方案：
本申请实施例的第一方面提供一种基于半导体工艺的混合成像芯片，包括衬底、电路处理模块、感光微桥结构和导电支撑柱；
所述衬底的一侧具有可见光吸收区，所述可见光吸收区内的所述衬底中设置有电性连接的P型区和第一N型区，所述电路处理模块集成于所述衬底上，所述P型区和所述第一N型区均与所述电路处理模块电性导通；
所述感光微桥结构位于所述衬底远离所述可见光吸收区的一侧，所述感光微桥结构与所衬底间隔布置，且所述感光微桥结构在所述衬底上的正投影至少覆盖所述可见光吸收区，所述导电支撑柱设置于所述衬底和所述感光微桥结构之间，所述感光微桥结构包括相互绝缘的第一电极和第二电极，所述第一电极和所述第二电极均通过所述导电支撑柱与所述电路处理模块电性导通；
所述感光微桥结构的入射面具有光增强区，所述光增强区内的所述感光微桥结构的表面凹凸不平。
在一种可以实现的实施方式中，所述导电支撑柱远离所述衬底的一端具有支撑面，所述支撑面连接于所述感光微桥结构靠近所述衬底一侧的表面；
所述光增强区内的所述感光微桥结构的表面包括多个凸出于所述支撑面的凸起面，多个所述凸起面邻接设置；
或，所述光增强区内的所述感光微桥结构的表面包括多个凹陷于所述支撑面的凹陷面，多个所述凹陷面邻接设置；
或，所述光增强区内的所述感光微桥结构的表面包括多个凸出于所述支撑面的凸起面和多个凹陷于所述支撑面的凹陷面，所述凸起面和所述凹陷面交错邻接设置。
在一种可以实现的实施方式中，沿所述感光微桥结构的厚度方向，
所述光增强区内的所述感光微桥结构的表面的最高点和最低点之间的距离的数值范围为200Å-5000Å；
和/或，所述光增强区内的所述感光微桥结构的表面的最高点和最低点之间的连线与所述支撑面之间的夹角的数值范围为30°-60°。
在一种可以实现的实施方式中，所述衬底包括P型衬底，所述P型区和所述第一N型区层叠设置于所述P型衬底中，且所述P型区位于所述第一N型区远离所述感光微桥结构的一侧；
所述P型区和所述第一N型区均与所述电路处理模块电性连接；
或，所述P型衬底中还设置有第二N型区、栅介质层和栅电极层，所述第二N型区与所述P型区间隔设置，所述栅介质层连接于所述P型区和所述第二N型区之间，所述栅电极层连接于所述栅介质层远离所述P型区的一侧，所述P型区、所述第二N型区和所述栅电极层均与所述电路处理模块电性连接。
在一种可以实现的实施方式中，基于半导体工艺的混合成像芯片还包括防反射层，所述防反射层连接于所述衬底远离所述感光微桥结构的一侧，所述防反射层远离所述感光微桥结构一侧的表面凹凸不平；
和/或，基于半导体工艺的混合成像芯片还包括反射层，所述反射层与所述感光微桥结构间隔设置，且所述反射层位于所述感光微桥结构远离所述衬底的一侧。
在一种可以实现的实施方式中，所述感光微桥结构包括层叠设置的光敏感层和电极层，所述第一电极和所述第二电极位于所述电极层内，所述光敏感层与所述第一电极和所述第二电极均电性连接。
在一种可以实现的实施方式中，基于半导体工艺的混合成像芯片还包括后道互连层，所述后道互连层连接于所述衬底靠近所述感光微桥结构的一侧，所述后道互连层与所述电路处理模块电性连接，所述后道互连层包括着陆金属，所述导电支撑柱靠近所述衬底的一端与所述着陆金属电性连接。
在一种可以实现的实施方式中，所述导电支撑柱包括间隔设置的第一导电支撑柱和第二导电支撑柱，所述第一电极通过所述第一导电支撑柱与所述电路处理模块电性导通，所述第二电极通过所述第二导电支撑柱与所述电路处理模块电性导通；
所述第一电极向靠近所述后道互连层的方向延伸，并形成所述第一导电支撑柱，所述第二电极向靠近所述后道互连层的方向延伸，并形成所述第二导电支撑柱；
或，所述第一导电支撑柱包括第一金属层，所述第一金属层连接在所述第一电极和所述后道互连层之间，所述第二导电支撑柱包括第二金属层，所述第二金属层连接在所述第二电极和所述后道互连层之间。
本申请实施例的第二方面提供一种基于半导体工艺的混合成像芯片的制备方法，用于制备上述的基于半导体工艺的混合成像芯片，所述制备方法包括以下步骤：
提供衬底；
于所述衬底上集成所述电路处理模块；
于所述衬底上形成感光微桥结构和导电支撑柱；所述感光微桥结构与所述衬底间隔布置，所述导电支撑柱设置于所述衬底和所述感光微桥结构之间；所述感光微桥结构包括相互绝缘的第一电极和第二电极，所述第一电极和所述第二电极均通过所述导电支撑柱与所述电路处理模块电性导通；所述感光微桥结构的入射面具有光增强区，所述光增强区内的所述感光微桥结构的表面凹凸不平；
减薄所述衬底远离所述感光微桥结构的一侧；
于所述衬底远离所述感光微桥结构的一侧形成P型区和第一N型区；所述P型区和所述第一N型区电性连接，所述感光微桥结构在所述衬底上的正投影至少覆盖所述P型区和所述第一N型区，所述P型区和所述第一N型区均与所述电路处理模块电性导通。
在一种可以实现的实施方式中，在所述于所述衬底上形成感光微桥结构和导电支撑柱的步骤中，包括：
于所述衬底上沉积牺牲层，并于所述牺牲层上形成凹凸不平的表面；
于所述牺牲层中形成所述导电支撑柱凹槽；
于所述牺牲层表面和所述导电支撑柱凹槽内依次沉积光敏感层和电极层，形成所述感光微桥结构和所述导电支撑柱；
或，
于所述衬底上沉积牺牲层，并于所述牺牲层上形成凹凸不平的表面；
于所述牺牲层上依次沉积光敏感层和电极层；
于层叠设置的所述牺牲层、所述光敏感层和所述电极层中形成导电支撑柱凹槽，保留的所述光敏感层和所述电极层形成所述感光微桥结构；
于所述导电支撑柱凹槽内沉积金属层，形成所述导电支撑柱。
在一种可以实现的实施方式中，在所述于所述衬底上沉积牺牲层，并于所述牺牲层上形成凹凸不平的表面的步骤中，包括：
于所述衬底上沉积第一牺牲层；
去除所述第一牺牲层远离所述衬底的表面的部分材料，并形成多个凹坑；
或，
于所述衬底上沉积第二牺牲层，所述第二牺牲层包括沿所述衬底的厚度方向延伸的多个牺牲柱；
利用等离子体轰击所述牺牲柱的远离所述衬底的一端，并于所述衬底上沉积第三牺牲层，至少部分所述第三牺牲层覆盖在所述牺牲柱远离所述衬底的一端并形成凸起。
本申请的构造以及它的其他目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的基于半导体工艺的混合成像芯片的结构示意图；
图1a为图1中感光微桥结构的示意图；
图2为本申请实施例提供的基于半导体工艺的混合成像芯片的另一结构示意图；
图3为本申请实施例提供的基于半导体工艺的混合成像芯片的另一结构示意图；
图3a为图3中感光微桥结构的示意图；
图4为本申请实施例提供的基于半导体工艺的混合成像芯片的另一结构示意图；
图5a为本申请实施例提供的基于半导体工艺的混合成像芯片的制备方法的流程示意图；
图5b为本申请实施例提供的基于半导体工艺的混合成像芯片的制备方法的另一流程示意图；
图5c为本申请实施例提供的基于半导体工艺的混合成像芯片的制备方法的另一流程示意图；
图5d为本申请实施例提供的基于半导体工艺的混合成像芯片的制备方法的另一流程示意图；
图5e为本申请实施例提供的基于半导体工艺的混合成像芯片的制备方法的另一流程示意图；
图6a为本申请实施例提供的于衬底上沉积第一牺牲层的结构示意图；
图6b为本申请实施例提供的去除第一牺牲层远离衬底的表面的部分材料并形成多个凹坑的结构示意图；
图6c为本申请实施例提供的于第一牺牲层上依次沉积光敏感层和电极层的结构示意图；
图6d为本申请实施例提供的于层叠设置的第一牺牲层、光敏感层和电极层中形成导电支撑柱凹槽的结构示意图；
图6e为本申请实施例提供的于导电支撑柱凹槽内沉积金属层形成导电支撑柱的结构示意图；
图7a为本申请实施例提供的于衬底上沉积第二牺牲层的结构示意图；
图7b为本申请实施例提供的利用等离子体轰击第二牺牲层的牺牲柱并于衬底上沉积第三牺牲层的结构示意图；
图7c为本申请实施例提供的于第二牺牲层中形成导电支撑柱凹槽的结构示意图；
图7d为本申请实施例提供的于第二牺牲层表面和导电支撑柱凹槽内依次沉积光敏感层和电极层形成感光微桥结构和导电支撑柱的结构示意图。
附图标记说明：
100-混合成像芯片；
200-衬底；
210-可见光吸收区；
211-第一N型区；212-第二N型区；213-P型区；214-栅介质层；215-栅电极层；
300-感光微桥结构；301-光增强区；302-凸起面；303-凹陷面；
310-光敏感层；
320-电极层；
321-第一电极；322-第二电极；
330-导电支撑柱；
331-第一导电支撑柱；332-第二导电支撑柱；333-支撑面；
340-后道互连层；
341-着陆金属；3411-第一着陆金属；3412-第二着陆金属；
351-第一介质层；352-第二介质层；
400-防反射层；
500-反射层；
601-第一牺牲层；602-第二牺牲层；603-第三牺牲层；604-凸起；605-凹坑；606-导电支撑柱凹槽；607-光刻胶。
具体实施方式
相关技术中，混合成像芯片包括衬底、电路处理模块、感光微桥结构和导电支撑柱。衬底的底部设置有可见光吸收区，可见光吸收区内的衬底中设置具有PN结的光电器件。电路处理模块集成于衬底上，光电器件与电路处理模块电性导通。
感光微桥结构位于衬底的顶部，感光微桥结构与衬底间隔布置。且感光微桥结构在衬底的正投影至少覆盖可见光吸收区。感光微桥结构具有平整的表面，该平面形成检测光在感光微桥结构的入射面。感光微桥结构包括光敏感结构，还包括相互绝缘的第一电极和第二电极。光敏感结构可以包括光敏感层，光敏感层与第一电极和第二电极均电性连接。导电支撑柱设置于衬底和感光微桥结构之间，第一电极和第二电极均通过导电支撑柱与电路处理模块电性导通。
检测光由衬底的底部入射，经可见光吸收区内的光电器件吸收并产生电信号，电路处理模块读取到光电器件中产生的电信号。检测光经过可见光吸收区后，再照射到衬底上方的感光微桥结构上，感光微桥结构中的光敏感层吸收红外线产生电阻变化的电信号，电路处理模块读取到光敏感层产生电阻变化的电信号。利用电路处理模块读取光电器件和光敏感层中产生的电信号，以获得检测光中可见光和红外光的强弱程度。
然而，上述技术方案中检测光在感光微桥结构的入射面的吸收效率不高，使光敏感层产生的电信号较弱，进而影响混合成像芯片的检测灵敏度。
针对上述技术问题，本申请实施例提供了一种基于半导体工艺的混合成像芯片及其制备方法，该基于半导体工艺的混合成像芯片通过设置电性连接的P型区和第一N型区，使两者在可见光吸收区内形成PN结；通过设置可见光吸收区，使检测光中的可见光被PN结吸收并转化为电信号；通过设置P型区和第一N型区与电路处理模块电性导通，使可见光吸收区中产生的电信号能够传输至电路处理模块；通过设置光感微桥结构，使检测光中的红外光被感光微桥结构吸收转化为电信号；通过设置第一电极、第二电极和导电支撑柱，使感光微桥结构中产生的电信号能够传输至电路处理模块；通过设置电路处理模块，使电路处理模块读取可见光吸收区和感光微桥结构中产生的电信号，以获得检测光可见光和红外光的强弱程度；通过设置光增强区，使检测光在入射到感光微桥结构时，能够在光增强区的凹凸不平的表面发生多次反射和吸收，从而提高检测光在感光微桥结构的吸收效率，增强感光微桥结构中产生的电信号强度，进而提高混合成像芯片的检测灵敏度。该基于半导体工艺的混合成像芯片制备方法用于制备上述基于半导体工艺的混合成像芯片，具有同样的有益效果。
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请的优选实施例中的附图，对本申请实施例中的技术方案进行更加详细的描述。在附图中，自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。所描述的实施例是本申请一部分实施例，而不是全部的实施例。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
以下将参照图1-图4对本申请实施例提供的基于半导体工艺的混合成像芯片进行说明。
本申请实施例提供一种基于半导体工艺的混合成像芯片100，包括衬底200、电路处理模块（未示出）、感光微桥结构300和导电支撑柱330。
衬底200的一侧具有可见光吸收区210，可见光吸收区210内的衬底200中设置有电性连接的P型区213和第一N型区211，电路处理模块集成于衬底200上，P型区213和第一N型区211均与电路处理模块电性导通。
其中，P型区213可以是在衬底200中掺杂P类型掺杂剂形成的区域。第一N型区211可以是在衬底200中掺杂N类型掺杂剂形成的区域。
这样，电性连接的P型区213和第一N型区211可以形成PN结，在两者连接处形成PN结的耗尽区。PN结与电路处理模块电性导通，通过电路处理模块对PN结施加合适的反向偏置电压。当检测光入射到耗尽区，耗尽区吸收具有足够能量的光子并形成光生载流子，光生载流子在外加电场作用下加速运动撞击原子并产生光电流，PN结将光电流的信号传输至电路处理模块，电路处理模块即可读取PN结中产生的电信号，以获得检测光中可见光的强弱程度。
感光微桥结构300位于衬底200远离可见光吸收区210的一侧，感光微桥结构300与所衬底200间隔布置，且感光微桥结构300在衬底200上的正投影至少覆盖可见光吸收区210。
导电支撑柱330设置于衬底200和感光微桥结构300之间，感光微桥结构300包括相互绝缘的第一电极321和第二电极322，第一电极321和第二电极322均通过导电支撑柱330与电路处理模块电性导通。
这样，检测光经过可见光吸收区210后可以直接照射到感光微桥结构300。感光微桥结构300可以设置有光敏感结构，光敏感结构用于吸收检测光中的红外光并产生电信号。第一电极321和第二电极322通过导电支撑柱330与电路处理模块电性导通，通过电路处理模块对感光微桥结构300施加合适的电压，当感光微桥结构300中的光敏感结构因吸收红外光发生电阻或电容等变化，第一电极321和第二电极322将电阻或电容等变化的电信号传输至电路处理模块，电路处理模块即可读取感光微桥结构300中产生的电信号，以获得检测光中红外光的强弱程度。
感光微桥结构300的入射面具有光增强区301，光增强区301内的感光微桥结构300的表面凹凸不平。
其中，感光微桥结构300的入射面可以包括感光微桥结构300靠近衬底200的表面。当感光微桥结构300远离衬底200的一侧设置有反射层500，感光微桥结构300的入射面还可以包括感光微桥结构300远离衬底200的表面。由于感光微桥结构300通常是由层叠设置的膜层形成的具有均一厚度的结构，这使得感光微桥结构300的两侧的表面便于同时形成光增强区301。
感光微桥结构300的整个入射面可以均设置为光增强区301，也可以将部分感光微桥结构300的入射面设置为光增强区301，其余部分的感光微桥结构300的入射面保持平面结构，以便于在平面结构的表面上形成光敏感结构。光增强区301的表面可以是凹凸程度均匀的表面，也可以使部分区域的表面凹凸程度较大，部分区域的表面凹凸程度较小。
这样，在检测光入射到光增强区301时，检测光能够在光增强区301的凹凸不平的表面发生多次反射和吸收，从而提高检测光在感光微桥结构300的入射面的吸收效率，增强感光微桥结构300中产生的电信号强度，进而提高混合成像芯片100的检测灵敏度。
在一种可以实现的实施方式中，导电支撑柱330远离衬底200的一端具有支撑面333，支撑面333连接于感光微桥结构300靠近衬底200一侧的表面。
如图1、图1a、图3和图3a所示，光增强区301内的感光微桥结构300的表面包括多个凸出于支撑面333的凸起面302，多个凸起面302邻接设置。
或，如图2和图4所示，光增强区301内的感光微桥结构300的表面包括多个凹陷于支撑面333的凹陷面303，多个凹陷面303邻接设置。
或，光增强区301内的感光微桥结构300的表面包括多个凸出于支撑面333的凸起面302和多个凹陷于支撑面333的凹陷面303，凸起面302和凹陷面303交错邻接设置。
这样，凹陷面303和凸起面302的设置均使感光微桥结构300的表面凹凸不平，检测光在入射到凹陷面303或凸起面302上时，都能发生多次反射和吸收，从而提高检测光在感光微桥结构300的入射面的吸收效率。
在一种可以实现的实施方式中，如图1a所示，沿感光微桥结构300的厚度方向，光增强区301内的感光微桥结构300的表面的最高点和最低点之间的距离a的数值范围为200Å-5000Å。
示例性的，该距离的数值范围可以是200Å、1000Å、4000Å或5000Å。
这样，可以避免由于该距离太小，使光增强区301内的表面趋于平面，无法起到多次反射和吸收的效果，影响检测光在感光微桥结构300的入射面的吸收效率；还可以避免由于该距离太大，造成感光微桥结构300结构上的不稳定性。
在一种可以实现的实施方式中，如图1a所示，沿感光微桥结构300的厚度方向，光增强区301内的感光微桥结构300的表面的最高点和最低点之间的连线与支撑面333之间的夹角b的数值范围为30°-60°。
示例性的，该角度的数值范围可以是30°、45°、50°或60°。
这样，可以避免由于该角度太小，使光增强区301内的表面趋于平面，无法起到多次反射和吸收的效果，影响检测光在感光微桥结构300的入射面的吸收效率；还可以避免由于该角度太大，使光增强区301内的表面趋于垂直，也无法起到多次反射和吸收的效果，影响检测光在感光微桥结构300的入射面的吸收效率。
在一种可以实现的实施方式中，参照图1-图4所示，在平行于感光微桥结构300的厚度的方向上，凸起面302和凹陷面303可以呈沿任意方向延伸的长条形。在垂直于该延伸方向上，凸起面302和凹陷面303所覆盖的区域的截面形状可以包括三角形，还可以包括半圆形或梯形（未示出）。
这样，凸起面302和凹陷面303都能提供不平整的表面，能够对检测光进行多次反射和吸收，提高检测光在感光微桥结构300入射面的吸收效率。
在一种可以实现的实施方式中，如图1-图4所示，基于半导体工艺的混合成像芯片100还包括防反射层400，防反射层400连接于衬底200远离感光微桥结构300的一侧，防反射层400远离感光微桥结构300一侧的表面凹凸不平。
防反射层400可以包括氧化硅或氧化铝或氧化铪，用于增加入射光的吸收效率。防反射层400的表面可以具有感光微桥结构300的表面的凹坑605或凸起604的结构和形状。
这样，检测光可以在防反射层400的凹凸不平的表面发生多次反射和吸收，从而提高检测光中在可见光吸收区210的吸收效率，增强可见光吸收区210中产生的电信号强度，进而提高混合成像芯片100的检测灵敏度。
在一种可以实现的实施方式中，如图1-图4所示，基于半导体工艺的混合成像芯片100还包括反射层500，反射层500与感光微桥结构300间隔设置，且反射层500位于感光微桥结构300远离衬底200的一侧。
其中，反射层500可以包括铝或银，用于对传播到反射层500的检测光进行反射。
这样，检测光在照射到反射层500后，可以经过反射再次入射到感光微桥结构300，提高检测光在感光微桥结构300的入射面的吸收效率。
在本申请实施例中，可见光吸收区210内形成PN结的结构可以包括以下两种实施方式：
在第一种可以实现的实施方式中，衬底200包括P型衬底，P型区213和第一N型区211层叠设置于P型衬底中，且P型区213位于第一N型区211远离感光微桥结构300的一侧。P型区213和第一N型区211均与电路处理模块电性连接。
其中，P型区213可以是P类型掺杂剂的重浓度掺杂区，第一N型区211可以是N类型掺杂剂的中浓度掺杂区。
这样，P型区213和第一N型区211于P型衬底形成光电二极管器件，其能够吸收检测光的中可见光并产生电信号，电信号传输至电路处理模块，使电路处理模块检知检测光中可见光的强弱程度。
在第二种可以实现的实施方式中，参照图1-图4所示，衬底200包括P型衬底，P型区213和第一N型区211层叠设置于P型衬底中，且P型区213位于第一N型区211远离感光微桥结构300的一侧。P型衬底200中还设置有第二N型区212、栅介质层214和栅电极层215，第二N型区212与P型区213间隔设置，栅介质层214连接于P型区213和第二N型区212之间，栅电极层215连接于栅介质层214远离P型区213的一侧，P型区213、第二N型区212和栅电极层215均与电路处理模块电性连接。
其中，第二N型区212可以是N类型掺杂剂的中浓度掺杂区。
这样，P型衬底形成第一N型区211和第二N型区212之间的沟道区，P型区213和第一N型区211以及第二N型区212形成源漏极。通过电路处理模块对栅电极层215施加开启电压，当检测光入射到P型区213和第一N型区211之间的耗尽区并产生光电流后，光电流通过沟道区传输至第二N型区212，第二N型区212形成悬浮二极管，并将光电流的信号传输至电路处理模块，使电路处理模块检知检测光中可见光的强弱程度。
值得说明的是，上述实施方式以衬底200为P型衬底为例进行说明，在实际生产过程中，还可以根据需要制作N型衬底，对应的P型区213为N型区，第一N型区211为第一P型区，第二N型区212为第二P型区。
在一种可以实现的实施方式中，参照图1-图4所示，感光微桥结构300包括层叠设置的光敏感层310和电极层320，第一电极321和第二电极322位于电极层320内，光敏感层310与第一电极321和第二电极322均电性连接。
其中，光敏感层310在吸收红外光后温度升高并发生电阻值变化，电路处理模块可以通过第一电极321和第二电极322连接光敏感层310，并对光敏感层310施加电压。当光敏感层310的电阻值发生变化，电路处理模块检知电路中的电流变化，从而检知检测光中红外光的强弱程度。
在一些实施例中，感光微桥结构300的光敏感结构还可以包括一对垂直的电极板，两个电极板分别通过第一电极321和第二电极322与电路处理模块电性连接。当感光微桥结构300吸收红外光温度升高引起电极板之间的距离变化，可以引起两电极板之间电容变化，电路处理模块检知电路中的电容变化，从而检知检测光中红外光的强弱程度。
在一种可以实现的实施方式中，参照图1-图4所示，基于半导体工艺的混合成像芯片100还包括后道互连层340，后道互连层340连接于衬底200靠近感光微桥结构300的一侧，后道互连层340与电路处理模块电性连接，后道互连层340包括着陆金属341，导电支撑柱330靠近衬底200的一端与着陆金属341电性连接。
其中，后道互连层340可以包括连接着陆金属341与电路处理模块的金属走线。着陆金属341可以为较大面积的金属层设置，便于实现导电支撑柱330与后道互连层340的可靠连接。
这样，导电支撑柱330通过着陆金属341，实现感光微桥结构300与后道互连层340的电性导通，并通过后道互连层340实现导电支撑柱330与电路处理模块的电性导通，使感光微桥结构300与电路处理模块实现稳定的电信号传输。
在一种可以实现的实施方式中，导电支撑柱330包括间隔设置的第一导电支撑柱331和第二导电支撑柱332，第一电极321通过第一导电支撑柱331与电路处理模块电性导通，第二电极322通过第二导电支撑柱332与电路处理模块电性导通。
这样，第一电极321和第二电极322各自实现与电路处理模块的电性导通，电绝缘性好，信号传输稳定。
在一种可行的实施方式中，参照图1-图2所示，第一电极321向靠近后道互连层340的方向延伸，并形成第一导电支撑柱331，第二电极322向靠近后道互连层340的方向延伸，并形成第二导电支撑柱332。
这样，直接利用电极形成导电支撑柱330，可以实现感光微桥结构300与电路处理模块的电信号传输，且制备工艺相对简单。
在一种可行的实施方式中，参照图3-图4所示，第一导电支撑柱331包括第一金属层，第一金属层连接在第一电极321和后道互连层340之间，第二导电支撑柱332包括第二金属层，第二金属层连接在第二电极322和后道互连层340之间。
这样，利用金属层形成导电支撑柱330，可以实现感光微桥结构300与电路处理模块的电信号传输，且能够避免产生较大的寄生电阻。
以下将参照图5a-图5e对本申请实施例提供的基于半导体工艺的混合成像芯片100的制备方法进行说明。
一种基于半导体工艺的混合成像芯片100的制备方法，用于制备上述的基于半导体工艺的混合成像芯片100，该制备方法包括以下步骤：
S1：提供衬底。
其中，衬底200可以包括P型衬底或N型衬底。
S2：于衬底上集成电路处理模块。
其中，电路处理模块可以集成在衬底200的表面，且衬底200的表面还形成有连接电路处理模块的后道互连层340，后道互连层340可以仅设置于衬底200的部分表面。后道互连层340设置有着陆金属341。着陆金属341可以包括第一着陆金属3411和第二着陆金属3412。
S3：于衬底上形成感光微桥结构和导电支撑柱。
其中，感光微桥结构300与衬底200间隔布置，导电支撑柱330设置于衬底200和感光微桥结构300之间。感光微桥结构300包括相互绝缘的第一电极321和第二电极322，第一电极321和第二电极322均通过导电支撑柱330与电路处理模块电性导通。感光微桥结构300的入射面具有光增强区301，光增强区301内的感光微桥结构300的表面凹凸不平。
上述S3，即于衬底上形成感光微桥结构和导电支撑柱的步骤可以包括以下两种实施方式：
在第一种可以实现的实施方式中，参照图5b所示，包括以下步骤：
S31：于衬底上沉积牺牲层，并于牺牲层上形成凹凸不平的表面。
可以理解的是，牺牲层沉积在衬底200上，其含义是牺牲层位于衬底200的待形成感光微桥结构300和导电支撑柱330的一侧。当衬底200的部分表面设置有后道互连层340，可知牺牲层可以覆盖后道互连层340。
S32：于牺牲层中形成导电支撑柱凹槽。
如图7c所示，可以通过刻蚀的方法在牺牲层上形成导电支撑柱凹槽606。导电支撑柱凹槽606可以包括两个。两个导电柱凹槽可以分别与第一着陆金属3411和第二着陆金属3412连通。
S33：于牺牲层表面和导电支撑柱凹槽内依次沉积光敏感层和电极层，形成感光微桥结构和导电支撑柱。
示例性的，如图7d所示，首先，于牺牲层表面和导电支撑柱凹槽606内沉积第一介质层351，并图形化去除导电支撑柱凹槽606的槽底的第一介质层351。然后，在保留的第一介质层351和导电支撑柱凹槽606的槽底沉积光敏感层310，并图形化去除导电支撑柱凹槽606的槽底的光敏感层310。之后，在保留的光敏感层310和导电支撑柱凹槽606的槽底沉积电极层320，并图形化形成第一电极321和第二电极322。其中，与第一着陆金属3411电性连接的、位于导电支撑柱凹槽606内的第一电极321形成第一导电支撑柱331，与第二着陆金属3412电性连接的、位于导电支撑柱凹槽606内的第二电极322形成第二导电支撑柱332，最后，在电极层320上沉积第二介质层352并图形化，第二介质层352与第一介质层351周向上相互连接。其中，沉积在围绕导电支撑柱凹槽606外周的牺牲层表面的第一介质层351、光敏感层310、电极层320和第二介质层352形成感光微桥结构300。
在第二种可以实现的实施方式中，参照图5c所示，包括以下步骤：
S31：于衬底上沉积牺牲层，并于牺牲层上形成凹凸不平的表面。
S34：于牺牲层上依次沉积光敏感层和电极层。
示例性的，如图6c所示，于牺牲层的表面依次沉积第一介质层351、光敏感层310、电极层320和第二介质层352，第二介质层352与第一介质层351周向上相互连接。
S35：于层叠设置的牺牲层、光敏感层和电极层中形成导电支撑柱凹槽，保留的光敏感层和电极层形成感光微桥结构。
同理，导电支撑柱凹槽606可以包括两个。两个导电柱凹槽可以分别与第一着陆金属3411和第二着陆金属3412连通。
示例性的，如图6d所示，首先，在层叠设置的牺牲层、光敏感层310和电极层320上涂布光刻胶607。然后，沿垂直于光敏感层310的厚度的方向，利用氧气等离子体刻蚀层叠设置牺牲层、光敏感层310和电极层320，使牺牲层、光敏感层310和电极层320在刻蚀方向上形成贯通的通槽，通槽在光敏感层310的厚度的方向上连通着陆金属341，并连通牺牲层、光敏感层310和电极层320的侧面。之后，在远离衬底200的一侧，沿光敏感层310厚度的方向，利用氧气等离子体刻蚀通槽延伸方向两侧的光刻胶607，直至露出部分电极层320，使通槽被刻蚀形成导电支撑柱凹槽606。
S36：于导电支撑柱凹槽内沉积金属层，形成导电支撑柱。
示例性的，如图6e所示，在光刻胶607上整层沉积金属层，与第一着陆金属3411连接的、位于导电支撑柱凹槽606内的金属层形成第一导电支撑柱331，与第二着陆金属3412连接的、位于导电支撑柱凹槽606内的金属层形成第二导电支撑柱332。之后，通过金属剥离（Metal Lift-off）工艺去除光刻胶607及覆盖在光刻胶607上的金属层。
上述S31，即于衬底上沉积牺牲层，并于牺牲层上形成凹凸不平的表面的步骤可以包括以下两种实施方式：
在第一种可以实现的实施方式中，参照图5d所示，包括以下步骤：
S311：于衬底上沉积第一牺牲层。
如图6a所示，第一牺牲层601可以覆盖后道互连层340，第一牺牲层601远离后道互连层340的表面具有连续平整的表面。
S312：去除第一牺牲层远离衬底的表面的部分材料，并形成多个凹坑。
如图6b所示，可以通过释放工艺去除第一牺牲层601的表面的部分材料。其中释放工艺可以包括湿法刻蚀或干法刻蚀。
在第二种可以实现的实施方式中，参照图5e所示，包括以下步骤：
S31A：于衬底上沉积第二牺牲层，第二牺牲层包括沿衬底的厚度方向延伸的多个牺牲柱。
如图7a所示，第二牺牲层602可以覆盖部分后道互连层340。牺牲柱可以包括圆柱、长方体柱或多边形柱。
S31B：利用等离子体轰击牺牲柱的远离衬底的一端，并于衬底上沉积第三牺牲层，至少部分第三牺牲层覆盖在牺牲柱远离衬底的一端并形成凸起。
如图7b所示，利用等离子体轰击牺牲柱时，牺牲柱的边缘受到的轰击相对严重，被削弱的情况也更为严重，使牺牲柱的中心形成向远离衬底200一侧的凸起604。在沉积第三牺牲层603的时候，覆盖在牺牲柱上的第三牺牲层603也随之形成凸起604。
S4：减薄衬底远离感光微桥结构的一侧。
S5：于衬底远离感光微桥结构的一侧形成P型区和第一N型区。
其中，P型区213和第一N型区211可以通过离子注入工艺形成。P型区213和第一N型区211电性连接。感光微桥结构300在衬底200上的正投影至少覆盖P型区213和第一N型区211，P型区213和第一N型区211均与电路处理模块电性导通。
需要说明的是，在本申请实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应作广义理解，例如，可以使固定连接，也可以是通过中间媒介间接相连，可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请实施例的描述中，术语“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或者暗示所指的装置或者元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“多个”的含义是两个或两个以上，除非是另有精确具体地规定。
在本申请实施例的描述中，术语“层”可以指包括具有一定厚度的区域的材料部分。层可以在整个的下层结构或上覆结构之上延伸，或者可以具有比下层或上覆结构的范围小的范围。此外，层可以是匀质或者非匀质的连续结构的一个区域，其厚度小于该连续结构的厚度。例如，层可以位于连续结构的顶表面和底表面之间或者顶表面和底表面处的任何成对的横向平面之间。层可以横向延伸、垂直延伸和/或沿锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，和/或可以具有位于其上、其以上和/或其以下的一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层（在其内形成触点、互连线和/或过孔）以及一个或多个电介质层。
在本申请实施例的描述中，术语“第一”、“第二”、“第三”、“第四”等（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (11)

1.一种基于半导体工艺的混合成像芯片，其特征在于，包括衬底、电路处理模块、感光微桥结构和导电支撑柱；
所述衬底的一侧具有可见光吸收区，所述可见光吸收区内的所述衬底中设置有电性连接的P型区和第一N型区，所述电路处理模块集成于所述衬底上，所述P型区和所述第一N型区均与所述电路处理模块电性导通；
所述感光微桥结构位于所述衬底远离所述可见光吸收区的一侧，所述感光微桥结构与所衬底间隔布置，且所述感光微桥结构在所述衬底上的正投影至少覆盖所述可见光吸收区，所述导电支撑柱设置于所述衬底和所述感光微桥结构之间，所述感光微桥结构包括相互绝缘的第一电极和第二电极，所述第一电极和所述第二电极均通过所述导电支撑柱与所述电路处理模块电性导通；
所述感光微桥结构的入射面具有光增强区，所述光增强区内的所述感光微桥结构的表面凹凸不平。
2.根据权利要求1所述的基于半导体工艺的混合成像芯片，其特征在于，所述导电支撑柱远离所述衬底的一端具有支撑面，所述支撑面连接于所述感光微桥结构靠近所述衬底一侧的表面；
所述光增强区内的所述感光微桥结构的表面包括多个凸出于所述支撑面的凸起面，多个所述凸起面邻接设置；
或，所述光增强区内的所述感光微桥结构的表面包括多个凹陷于所述支撑面的凹陷面，多个所述凹陷面邻接设置；
或，所述光增强区内的所述感光微桥结构的表面包括多个凸出于所述支撑面的凸起面和多个凹陷于所述支撑面的凹陷面，所述凸起面和所述凹陷面交错邻接设置。
3.根据权利要求2所述的基于半导体工艺的混合成像芯片，其特征在于，沿所述感光微桥结构的厚度方向，
所述光增强区内的所述感光微桥结构的表面的最高点和最低点之间的距离的数值范围为200Å-5000Å；
和/或，所述光增强区内的所述感光微桥结构的表面的最高点和最低点之间的连线与所述支撑面之间的夹角的数值范围为30°-60°。
4.根据权利要求1-3任一项所述的基于半导体工艺的混合成像芯片，其特征在于，所述衬底包括P型衬底，所述P型区和所述第一N型区层叠设置于所述P型衬底中，且所述P型区位于所述第一N型区远离所述感光微桥结构的一侧；
所述P型区和所述第一N型区均与所述电路处理模块电性连接；
或，所述P型衬底中还设置有第二N型区、栅介质层和栅电极层，所述第二N型区与所述P型区间隔设置，所述栅介质层连接于所述P型区和所述第二N型区之间，所述栅电极层连接于所述栅介质层远离所述P型区的一侧，所述P型区、所述第二N型区和所述栅电极层均与所述电路处理模块电性连接。
5.根据权利要求1-3任一项所述的基于半导体工艺的混合成像芯片，其特征在于，还包括防反射层，所述防反射层连接于所述衬底远离所述感光微桥结构的一侧，所述防反射层远离所述感光微桥结构一侧的表面凹凸不平；
和/或，还包括反射层，所述反射层与所述感光微桥结构间隔设置，且所述反射层位于所述感光微桥结构远离所述衬底的一侧。
6.根据权利要求1-3任一项所述的基于半导体工艺的混合成像芯片，其特征在于，所述感光微桥结构包括层叠设置的光敏感层和电极层，所述第一电极和所述第二电极位于所述电极层内，所述光敏感层与所述第一电极和所述第二电极均电性连接。
7.根据权利要求1-3任一项所述的基于半导体工艺的混合成像芯片，其特征在于，还包括后道互连层，所述后道互连层连接于所述衬底靠近所述感光微桥结构的一侧，所述后道互连层与所述电路处理模块电性连接，所述后道互连层包括着陆金属，所述导电支撑柱靠近所述衬底的一端与所述着陆金属电性连接。
8.根据权利要求7所述的基于半导体工艺的混合成像芯片，其特征在于，所述导电支撑柱包括间隔设置的第一导电支撑柱和第二导电支撑柱，所述第一电极通过所述第一导电支撑柱与所述电路处理模块电性导通，所述第二电极通过所述第二导电支撑柱与所述电路处理模块电性导通；
所述第一电极向靠近所述后道互连层的方向延伸，并形成所述第一导电支撑柱，所述第二电极向靠近所述后道互连层的方向延伸，并形成所述第二导电支撑柱；
或，所述第一导电支撑柱包括第一金属层，所述第一金属层连接在所述第一电极和所述后道互连层之间，所述第二导电支撑柱包括第二金属层，所述第二金属层连接在所述第二电极和所述后道互连层之间。
9.一种基于半导体工艺的混合成像芯片的制备方法，用于制备权利要求1-8任一项所述的基于半导体工艺的混合成像芯片，其特征在于，所述制备方法包括以下步骤：
提供衬底；
于所述衬底上集成所述电路处理模块；
于所述衬底上形成感光微桥结构和导电支撑柱；所述感光微桥结构与所述衬底间隔布置，所述导电支撑柱设置于所述衬底和所述感光微桥结构之间；所述感光微桥结构包括相互绝缘的第一电极和第二电极，所述第一电极和所述第二电极均通过所述导电支撑柱与所述电路处理模块电性导通；所述感光微桥结构的入射面具有光增强区，所述光增强区内的所述感光微桥结构的表面凹凸不平；
减薄所述衬底远离所述感光微桥结构的一侧；
于所述衬底远离所述感光微桥结构的一侧形成P型区和第一N型区；所述P型区和所述第一N型区电性连接，所述感光微桥结构在所述衬底上的正投影至少覆盖所述P型区和所述第一N型区，所述P型区和所述第一N型区均与所述电路处理模块电性导通。
10.根据权利要求9所述的基于半导体工艺的混合成像芯片的制备方法，其特征在于，在所述于所述衬底上形成感光微桥结构和导电支撑柱的步骤中，包括：
于所述衬底上沉积牺牲层，并于所述牺牲层上形成凹凸不平的表面；
于所述牺牲层中形成所述导电支撑柱凹槽；
于所述牺牲层表面和所述导电支撑柱凹槽内依次沉积光敏感层和电极层，形成所述感光微桥结构和所述导电支撑柱；
或，
于所述衬底上沉积牺牲层，并于所述牺牲层上形成凹凸不平的表面；
于所述牺牲层上依次沉积光敏感层和电极层；
于层叠设置的所述牺牲层、所述光敏感层和所述电极层中形成导电支撑柱凹槽，保留的所述光敏感层和所述电极层形成所述感光微桥结构；
于所述导电支撑柱凹槽内沉积金属层，形成所述导电支撑柱。
11.根据权利要求10所述的基于半导体工艺的混合成像芯片的制备方法，其特征在于，在所述于所述衬底上沉积牺牲层，并于所述牺牲层上形成凹凸不平的表面的步骤中，包括：
于所述衬底上沉积第一牺牲层；
去除所述第一牺牲层远离所述衬底的表面的部分材料，并形成多个凹坑；
或，
于所述衬底上沉积第二牺牲层，所述第二牺牲层包括沿所述衬底的厚度方向延伸的多个牺牲柱；
利用等离子体轰击所述牺牲柱的远离所述衬底的一端，并于所述衬底上沉积第三牺牲层，至少部分所述第三牺牲层覆盖在所述牺牲柱远离所述衬底的一端并形成凸起。
CN202210694432.1A 2022-06-20 2022-06-20 基于半导体工艺的混合成像芯片及其制备方法 Active CN114784033B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210694432.1A CN114784033B (zh) 2022-06-20 2022-06-20 基于半导体工艺的混合成像芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210694432.1A CN114784033B (zh) 2022-06-20 2022-06-20 基于半导体工艺的混合成像芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN114784033A true CN114784033A (zh) 2022-07-22
CN114784033B CN114784033B (zh) 2022-09-16

Family

ID=82420628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210694432.1A Active CN114784033B (zh) 2022-06-20 2022-06-20 基于半导体工艺的混合成像芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN114784033B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115440833A (zh) * 2022-10-24 2022-12-06 上海集成电路研发中心有限公司 光学探测器及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150221692A1 (en) * 2012-08-03 2015-08-06 Sony Corporation Solid-state imaging device, method for producing solid-state imaging device and electronic apparatus
WO2017036033A1 (zh) * 2015-08-31 2017-03-09 上海集成电路研发中心有限公司 背照式混合成像探测器像元结构及其制备方法
US20180040651A1 (en) * 2016-08-04 2018-02-08 Powerchip Technology Corporation Image sensor and related fabrication method
US20190148570A1 (en) * 2017-11-13 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with an absorption enhancement semiconductor layer
CN109841641A (zh) * 2017-11-27 2019-06-04 台湾积体电路制造股份有限公司 半导体装置与影像感测器集成芯片的形成方法
US20220052219A1 (en) * 2020-08-12 2022-02-17 Tcl China Star Optoelectronics Technology Co., Ltd. Array substrate, fabrication method for array substrate, and display panel
CN114122040A (zh) * 2022-01-26 2022-03-01 中国人民解放军火箭军工程大学 面向医疗应用的半导体硅基混合成像芯片及制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150221692A1 (en) * 2012-08-03 2015-08-06 Sony Corporation Solid-state imaging device, method for producing solid-state imaging device and electronic apparatus
WO2017036033A1 (zh) * 2015-08-31 2017-03-09 上海集成电路研发中心有限公司 背照式混合成像探测器像元结构及其制备方法
US20180040651A1 (en) * 2016-08-04 2018-02-08 Powerchip Technology Corporation Image sensor and related fabrication method
US20190148570A1 (en) * 2017-11-13 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with an absorption enhancement semiconductor layer
CN109841641A (zh) * 2017-11-27 2019-06-04 台湾积体电路制造股份有限公司 半导体装置与影像感测器集成芯片的形成方法
US20220052219A1 (en) * 2020-08-12 2022-02-17 Tcl China Star Optoelectronics Technology Co., Ltd. Array substrate, fabrication method for array substrate, and display panel
CN114122040A (zh) * 2022-01-26 2022-03-01 中国人民解放军火箭军工程大学 面向医疗应用的半导体硅基混合成像芯片及制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115440833A (zh) * 2022-10-24 2022-12-06 上海集成电路研发中心有限公司 光学探测器及其制造方法
CN115440833B (zh) * 2022-10-24 2023-02-14 上海集成电路研发中心有限公司 光学探测器及其制造方法

Also Published As

Publication number Publication date
CN114784033B (zh) 2022-09-16

Similar Documents

Publication Publication Date Title
US7928389B1 (en) Wide bandwidth infrared detector and imager
US8558188B2 (en) Method for manufacturing solid-state thermal neutron detectors with simultaneous high thermal neutron detection efficiency (>50%) and neutron to gamma discrimination (>1.0E4)
EP2863437B1 (en) Solid-state image capture device
JPH027417B2 (zh)
US9219177B2 (en) Photo detector and integrated circuit
TW201013953A (en) Integrated photodiode for semiconductor substrates
EP1280207B1 (en) Semiconductor energy detector
CN111048617B (zh) 光电二极管及其制备方法
KR20130059311A (ko) 반도체 광검출 소자
CN114784033B (zh) 基于半导体工艺的混合成像芯片及其制备方法
JP4522531B2 (ja) 半導体エネルギー検出素子
CN104425519A (zh) 图像传感器及其形成方法
JP3049015B2 (ja) バンドギャップ設計型アクティブ・ピクセル・セル
US20230369361A1 (en) Fast charge transfer floating diffusion region for a photodetector and methods of forming the same
US12021104B2 (en) Back surface incident type semiconductor photo detection element
TWI715538B (zh) 背面入射型固體攝像裝置
GB2238165A (en) A photodetector device
JPH04241458A (ja) 半導体光検出装置
CN114068754B (zh) 双面雪崩光电二极管及其制备方法
CN217719618U (zh) 光电二极管探测器及探测系统
JPH01216581A (ja) 半導体装置
US11764236B2 (en) Method for manufacturing back surface incident type semiconductor photo detection element
US8912616B2 (en) Device for detecting electromagnetic radiation comprising a diffusion junction and a resonant grating in a single layer
US20240136380A1 (en) Active pixel sensor and method for fabricating an active pixel sensor
JPH08130324A (ja) 高耐圧プレーナ型受光素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant