CN114783886A - 一种智能功率模块的制备方法及其制备的封装模块 - Google Patents

一种智能功率模块的制备方法及其制备的封装模块 Download PDF

Info

Publication number
CN114783886A
CN114783886A CN202210355563.7A CN202210355563A CN114783886A CN 114783886 A CN114783886 A CN 114783886A CN 202210355563 A CN202210355563 A CN 202210355563A CN 114783886 A CN114783886 A CN 114783886A
Authority
CN
China
Prior art keywords
aluminum
clad plate
copper
based copper
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210355563.7A
Other languages
English (en)
Inventor
冯宇翔
张土明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Huixin Semiconductor Co Ltd
Original Assignee
Guangdong Huixin Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Huixin Semiconductor Co Ltd filed Critical Guangdong Huixin Semiconductor Co Ltd
Priority to CN202210355563.7A priority Critical patent/CN114783886A/zh
Publication of CN114783886A publication Critical patent/CN114783886A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/495—Material
    • H01L2224/49505—Connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H01L2224/85815—Reflow soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种智能功率模块的制备方法及其制备的封装模块，包括下述步骤：准备铝基覆铜板：选择适当尺寸的铝基覆铜板，并将铝基覆铜板进行清洗；锡膏印刷；元件粘贴：将元件贴装在铝基覆铜板的印刷锡膏的位置；回流焊固定：将贴装完毕的铝基覆铜板进行回流焊，固定贴装在铝基覆铜板上的元件；铜线焊接：焊接铜线，铜线沿封装时流道注塑方向的垂直方向进行布置；金线焊接：焊接金线，金线沿封装时流道注塑方向的平行方向进行布置；烘干注塑和产品检测；本申请旨在提出一种智能功率模块的制备方法及其制备的封装模块，采用金线和铜线结合的布线制造方式，把冲线问题降至更低，减小产品不良率合，提升产品的可靠性。

Description

一种智能功率模块的制备方法及其制备的封装模块
技术领域
本发明涉及半导体器件领域，尤其涉及一种智能功率模块的制备方法及其制备的封装模块。
背景技术
智能功率模块(Intelligent Power Module，IPM)是一种将电力电子和集成电路技术结合的功率驱动类产品,兼有GTR(大功率晶体管)高电流、低饱和电压和高耐压的优点，以及MOSFET(场效应晶体管)高输入阻抗、高开关频率和低驱动功率的优点。而且IPM内部集成了逻辑、控制、检测和保护电路，使用起来方便，不仅减少了系统的体积，缩短了开发时间，也增强了系统的可靠性，适用于电子器件技术领域，在各领域得到了越来越广泛的应用。
IPM模组是一种通过把基板衬底、芯片、阻容、绑定线等材料组合封装而成的功率器件，在生产过程中，对于产品的金属绑定线选型方案尤其重要，直接影响到产品的可靠性，如焊接点不良，塌丝、冲线、线体拉伤、键合芯片损伤等问题。
在现有的半导体生产，产品的驱动HVIC芯片一般采用同一种规格的绑定金属线，其线径为1.5mil左右(38um)，线径非常细，容易出现塌线、冲线等工艺问题，尤其是冲线现象严重，发生冲线时，线与线之间距离变短，容易产生拉弧现象，导致产品在高温高湿环境下容易出现故障的问题，存在品质隐患，影响产品的可靠性，降低使用寿命。一方面，在等同电压规格下，IC的厂家为了成本控制最低，将驱动HVIC外形设计尺寸越做越小，金属线的布置空间受限；另一方面，由于是驱动控制中心，需要绑定的金属线也整个模组最多的器件，金属线多而密集，线与线之间的距离小，在封装技术上难道大大增加难道。因此，很多半导体开发商与制造商都在寻找最佳封装技术方案，从而可保证各生产环节的工序良率，提升产品的封装技术水平，可以降低生产过程的损耗，实现精益制造效益创收，提升产品的竞争力。
发明内容
本发明的目的在于提出一种智能功率模块的制备方法及其制备的封装模块，采用金线和铜线结合的布线制造方式，把冲线问题降至更低，减小产品不良率合，提升产品的可靠性。
为达此目的，本发明采用以下技术方案：一种智能功率模块的制备方法，包括下述步骤：
准备铝基覆铜板：选择适当尺寸的铝基覆铜板，并将铝基覆铜板进行清洗；
锡膏印刷：在铝基覆铜板的预设位置，印刷锡膏；
元件粘贴：将元件贴装在铝基覆铜板的印刷锡膏的位置；
回流焊固定：将贴装完毕的铝基覆铜板进行回流焊，固定贴装在铝基覆铜板上的元件；
铜线焊接：焊接铜线，铜线沿封装时流道注塑方向的垂直方向进行布置；
金线焊接：焊接金线，金线沿封装时流道注塑方向的平行方向进行布置；
烘干注塑：将焊接完金属线的铝基覆铜板进行烘干，烘干后进行注塑封装；
产品检测：将封装后的产品进行电参数测试。
优选的，在所述铜线焊接的步骤中，具体包括：
固定铜线的一端：采用球焊工艺，将铜线与铝基覆铜板的第一焊接点进行焊接；
保护铜线：在铜线的焊接过程中，加入保护气体，防止铜线氧化；
固定铜线的另一端：采用热压方式，将铜线与铝基覆铜板的第二焊接点进行焊接，第一焊接点和第二焊接点之间的连线方向与注塑时流道注塑方向相垂直。
优选的，在所述金线焊接的步骤中，具体包括：
固定金线的一端：采用球焊工艺，将金线与铝基覆铜板的第三焊接点进行焊接；
固定金线的另一端：采用热压方式，将金线与铝基覆铜板的第四焊接点进行焊接，第三焊接点和第四焊接点之间的连线方向与注塑时流道注塑方向相平行。
优选的，在所述准备铝基覆铜板的步骤中，具体包括：将铝基覆铜板进行材料入库，对铝基覆铜板进行质量控制检查，将合格的铝基覆铜板进行清洗，清洗方式采用多级超声清洗方式。
优选的，在所述回流焊固定和所述铜线焊接步骤之间，还包括清洗和烘干步骤：将回流焊后的铝基覆铜板通过清洗剂进行清洗，清洗后的铝基覆铜板放置入恒温箱体内，进行预烘烤。
优选的，将铜线和金线焊接后，还包括自动光学检查步骤，将焊接完金线的铝基覆铜板进行自动光学检查，检查铜线与铝基覆铜板之间的焊接点以及金线与铝基覆铜板之间的焊接点，通过与自动光学检查的数据库参数进行比较，筛除焊接点不合格的产品。
一种采用上述智能功率模块的制备方法制备的封装模块，包括铝基覆铜板、驱动HVIC芯片、三极管芯片、铜线、金线和引脚；所述驱动HVIC芯片、三极管芯片和引脚通过锡焊的方式固定在所述铝基覆铜板；所述铜线的一端与所述驱动HVIC芯片焊接，所述铜线的另一端与所述铝基覆铜板焊接，所述铜线的布线方向与封装时流道的注塑方向相垂直；所述金线的一端与所述驱动HVIC芯片焊接，所述金线的另一端与所述铝基覆铜板焊接，所述金线的布线方向与封装时流道的注塑方向相平行。
优选的，所述铝基覆铜板包括铝基板、绝缘层和线路层，所述铝基板、绝缘层和线路层由下至上层叠设置，所述绝缘层粘接在所述铝基板的上表面，所述线路层通过蚀刻方式刻印在所述绝缘层的上表面。
优选的，所述铝基覆铜板的两端设置有安装孔，所述安装孔用于为安装螺钉提供避让空间。
本发明的一个技术方案的有益效果：在与封装注塑流道的注塑方向相平行的方向布置金线，金线的绑定方向与塑封料的流动方向一致，正面而来的冲击力相对小，且金线的使用较为广泛,而且传导效率最好，不易氧化，有良好的延展和断裂特性，线弧较好，能够适用于多种元件之间的连接。与封装注塑流道的注塑方向相垂直的方向布置铜线，价格相对低，良好的导电性，硬度大，有良好的机械性以及扩张强度，利用铜线具有较大硬度的特点，能够承受封装注塑流道的注塑物料的冲击，可降低因塑封料冲击而导致冲线或塌线的现象发生。本申请使用金线和铜线结合制造方式，因线径较细，材料采购成本与只使用一种绑定线方案差别不大，在成本的投入相差无几，通过金线和铜线结合方案，可以把冲线问题降至更低，减小产品不良率合，提升产品的可靠性。
附图说明
图1是本发明一个实施例的结构示意图；
图2是本发明一个实施例注塑时的结构示意图；
图3是本发明一个实施例制备方法的生产工序示意图；
图4是本发明一个实施例的电气拓扑图。
其中：铝基覆铜板1、驱动HVIC芯片2、三极管芯片3、铜线4、金线5、引脚6、注塑方向7。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
参阅图1至图3所示，一种智能功率模块的制备方法，包括下述步骤：
准备铝基覆铜板：选择适当尺寸的铝基覆铜板，并将铝基覆铜板进行清洗；
锡膏印刷：在铝基覆铜板的预设位置，印刷锡膏；
元件粘贴：将元件贴装在铝基覆铜板的印刷锡膏的位置；
回流焊固定：将贴装完毕的铝基覆铜板进行回流焊，固定贴装在铝基覆铜板上的元件；
铜线焊接：焊接铜线，铜线沿封装时流道注塑方向的垂直方向进行布置；
金线焊接：焊接金线，金线沿封装时流道注塑方向的平行方向进行布置；
烘干注塑：将焊接完金属线的铝基覆铜板进行烘干，烘干后进行注塑封装；
产品检测：将封装后的产品进行电参数测试。
在产品应用小型化、半导高度体集成化及小型化主流背景下，半导体的可靠性设计及制造更是迎来挑战。目前的现有半导体制造技术，智能功率模块IPM的驱动HVIC的绑定工艺一般都是采用同一种规格的绑定金属线，但还是容易存在塌线、冲线情况，尤其是冲线现象，冲线现象造成金属线之间距离变短，容易产生拉弧情况，导致产品在高温高湿环境下更容易出现故障问题，产品使用一段时间后容易出现损坏。在制造工艺设计中，每一种的类型绑定金属线都有各自的优缺点，一般都是结合产品设计与成熟的制造工艺，选配合适的制造工艺方案，可以有效降低不良率。
从综合参数看，热膨胀系数：铜为16.5,而金为14.2。扩张强度参数：铜在每单位平方公厘可以抗张210～370N的强度,而金最多为220。导电性参数：铜在20度时为5.88ohm^-1,而金为4.55ohm^-1。结合铜和金的综合参数，铜具有较高的扩张能力和热膨胀能力，因此选择铜线作为与注塑方向相垂直的焊接线，能够具有较高的抗冲击能力；金线的抗冲击能力比铜若，但是其具有不易氧化的优点，因此选择金线作为与注塑方向相平行的焊接线。
本实施例中，在与封装注塑流道的注塑方向相平行的方向布置金线，金线的绑定方向与塑封料的流动方向一致，正面而来的冲击力相对小，且金线的使用较为广泛,而且传导效率最好，不易氧化，有良好的延展和断裂特性，线弧较好，能够适用于多种元件之间的连接。与封装注塑流道的注塑方向相垂直的方向布置铜线，价格相对低，良好的导电性，硬度大，有良好的机械性以及扩张强度，利用铜线具有较大硬度的特点，能够承受封装注塑流道的注塑物料的冲击，可降低因塑封料冲击而导致冲线或塌线的现象发生。本申请使用金线和铜线结合制造方式，因线径较细，材料采购成本与只使用一种绑定线方案差别不大，在成本的投入相差无几，通过金线和铜线结合方案，可以把冲线问题降至更低，减小产品不良率合，提升产品的可靠性。
优选的，在所述铜线焊接的步骤中，具体包括：固定铜线的一端：采用球焊工艺，将铜线与铝基覆铜板的第一焊接点进行焊接；保护铜线：在铜线的焊接过程中，加入保护气体，防止铜线氧化；固定铜线的另一端：采用热压方式，将铜线与铝基覆铜板的第二焊接点进行焊接，第一焊接点和第二焊接点之间的连线方向与注塑时流道注塑方向相垂直。
铜线在微电子封装行业内采用热压超声球焊工艺，绑定方式是球与压环方式，即第一焊点采用球焊，第二焊点采用热压方式，在铜线焊接过程需要加入保护气体，保护气体可以是惰性气体或其它能够隔绝铜线与外界的气体，能够防止铜线氧化。铜的机械性质更强，特别是在铜线焊接时候，焊点中的金属间化合物生长速度明显减小，从而降低了电阻、降低热量产生，并最终提高了焊接可靠性和器件性能，在模压和封闭过程中可以得到优异的球颈强度和较高的弧线稳，在与流道方向垂直的方向上，能承受更大的直面冲击力。
具体地，在所述金线焊接的步骤中，具体包括：固定金线的一端：采用球焊工艺，将金线与铝基覆铜板的第三焊接点进行焊接；固定金线的另一端：采用热压方式，将金线与铝基覆铜板的第四焊接点进行焊接，第三焊接点和第四焊接点之间的连线方向与注塑时流道注塑方向相平行。
金线的硬度比铜线的硬度差，如果与流道方向垂直的话，注塑时受到塑封料的直面冲击，尤其是金线的连接点距离较大，金线的线弧又长又高的情况下，就更容易造成塌线或卧倒的现象。因此，将金线设置在与流道方向平时的方向，降低注塑时受到塑封料的直面冲击，同时能够利用金线的不易氧化、使用广泛和传导效率较佳等特点，将多种元件之间进行连接。
同时，在所述准备铝基覆铜板的步骤中，具体包括：将铝基覆铜板进行材料入库，对铝基覆铜板进行质量控制检查，将合格的铝基覆铜板进行清洗，清洗方式采用多级超声清洗方式。
采用多级超声清洗的方式，在实际生产过程中，通过在不同级别的超声清洗具有不同的清洗能力，能够有效地进行松香清洗或Plasma清洗。不同级别的超声清洗通过调节超声设备的发生频率即可产生不同的清洗效果，该技术手段为现有技术，在此不做赘述。
进一步地，在所述回流焊固定和所述铜线焊接步骤之间，还包括清洗和烘干步骤：将回流焊后的铝基覆铜板通过清洗剂进行清洗，清洗后的铝基覆铜板放置入恒温箱体内，进行预烘烤。
在回流焊接步骤完成后，通过松香清洗剂，在设备上进行清洗，绑定前预烘烤步骤，将清洗完的铝基覆铜板放置恒温箱体，进行预烘烤，清理水气，完成后进入下个工序。
优选的，将铜线和金线焊接后，还包括自动光学检查步骤，将焊接完金线的铝基覆铜板进行自动光学检查，检查铜线与铝基覆铜板之间的焊接点以及金线与铝基覆铜板之间的焊接点，通过与自动光学检查的数据库参数进行比较，筛除焊接点不合格的产品。
通过自动光学检查时，机器通过摄像头自动扫描铝基覆铜板的表面，采集图像，并测试的铜线或金线与铝基覆铜板的焊接点，对焊接点的参数与数据库中的合格参数进行比较，若比较结果不符合，则该焊接点存在缺陷，通过显示器或自动标志把该焊接点显示出来，方便维修人员进行修整；若比较结果符合，则该产品为合格产品。
一种采用上述智能功率模块的制备方法制备的封装模块，包括铝基覆铜板1、驱动HVIC芯片2、三极管芯片3、铜线4、金线5和引脚6；所述驱动HVIC芯片2、三极管芯片3和引脚6通过锡焊的方式固定在所述铝基覆铜板1；所述铜线4的一端与所述驱动HVIC芯片2焊接，所述铜线4的另一端与所述铝基覆铜板1焊接，所述铜线4的布线方向与封装时流道的注塑方向相垂直；所述金线5的一端与所述驱动HVIC芯片2焊接，所述金线5的另一端与所述铝基覆铜板1焊接，所述金线5的布线方向与封装时流道的注塑方向相平行。
本申请中，通过结合铜线4和金线5的布线方式，把冲线问题降至更低，减小产品不良率合，提升产品的可靠性。在铝基覆铜板1需要连接元件的位置刷上锡膏，然后将驱动HVIC芯片2、三极管芯片3和引脚6等元件安放在铝基覆铜板1，经过回流焊将锡膏进行固化，从而完成驱动HVIC芯片2、三极管芯片3和引脚6等元件的固定工作。将铜线4设置在与封装时流道的注塑方向相垂直的方向，利用铜线4机械性质更强，特别是在铜线焊接时候，焊点中的金属间化合物生长速度明显减小，从而降低了电阻、降低热量产生，并最终提高了焊接可靠性和器件性能，在模压和封闭过程中可以得到优异的球颈强度和较高的弧线稳，在与流道方向垂直的方向上，能承受更大的直面冲击力。将金线5设置在与封装时流道的注塑方向相平行的方向，降低注塑时受到塑封料的直面冲击，同时能够利用金线的不易氧化、使用广泛和传导效率较佳等特点，将多种元件之间进行连接。
具体地，所述铝基覆铜板1包括铝基板、绝缘层和线路层，所述铝基板、绝缘层和线路层由下至上层叠设置，所述绝缘层粘接在所述铝基板的上表面，所述线路层通过蚀刻方式刻印在所述绝缘层的上表面。
铝基板作衬底，在绝缘层的上表面蚀刻电气线路形成线路层，设置绝缘层能够实现铝基板和线路层之间的电器隔离。
优选的，所述铝基覆铜板1的两端设置有安装孔，所述安装孔用于为安装螺钉提供避让空间。
如图4所示，一种智能功率模块01，包括控制芯片02，3个逆变器单元，该逆变器单元包括3组逆变模块，每组逆变模块包括两个三极晶体管，其中三极晶体管03与三极晶体管06为一组，三极晶体管04与三极晶体管07为一组，三极晶体管05与三极晶体管08为一组，每组两个三极晶体管分为上桥臂和下桥臂，其中三极晶体管03为上桥臂，三极晶体管07为下桥臂，三极晶体管04为上桥臂，三极晶体管07为下桥臂，三极晶体管05为上桥臂，三极晶体管08为下桥臂，上桥臂的三极晶体管03的漏极D与模块的高压输入端P连接，上桥臂的三极晶体管03的源极与下桥臂的三极晶体管06的漏极连接，下桥臂的三极晶体管06的源极与模块外引脚UN端连接，两个三极晶体管的栅极G均与控制芯片02相连，上桥臂的三极晶体管04的源极S与下桥臂的三极晶体管07的漏极D连接，下桥臂的三极晶体管07的源极与模块外引脚VN端连接，两个三极晶体管的栅极均与控制芯片02相连,上桥臂的三极晶体管05的源极与下桥臂的三极晶体管08的漏极连接，下桥臂的三极晶体管08的源极与模块外引脚WN端连接，两个三极晶体管的栅极均与控制芯片02相连,09为控制芯片高频滤波电容，与VCC、COM相接，尽量靠近控制芯片的输出端，其作用是滤出高频信号，VCC电源为+15V，加一个10-47uf的电容进行后级滤波处理，防止高压信号对电源的干扰造成误触发，10为ITRIP的滤波电容，与ITRIP、COM相接，其作用是滤出高频信号，ITRIP为电压型的过流保护端子，阈值电压一般在0.45v～0.55V，也是较容易收到干扰的端子，为防止高压信号对ITRIP的干扰造成误触发，加一个1nf的电容进行后级滤波处理。
在本说明书的描述中，参考术语“实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。

Claims (9)

1.一种智能功率模块的制备方法，其特征在于，包括下述步骤：
准备铝基覆铜板：选择适当尺寸的铝基覆铜板，并将铝基覆铜板进行清洗；
锡膏印刷：在铝基覆铜板的预设位置，印刷锡膏；
元件粘贴：将元件贴装在铝基覆铜板的印刷锡膏的位置；
回流焊固定：将贴装完毕的铝基覆铜板进行回流焊，固定贴装在铝基覆铜板上的元件；
铜线焊接：焊接铜线，铜线沿封装时流道注塑方向的垂直方向进行布置；
金线焊接：焊接金线，金线沿封装时流道注塑方向的平行方向进行布置；
烘干注塑：将焊接完金属线的铝基覆铜板进行烘干，烘干后进行注塑封装；
产品检测：将封装后的产品进行电参数测试。
2.根据权利要求1所述的一种智能功率模块的制备方法，其特征在于，在所述铜线焊接的步骤中，具体包括：
固定铜线的一端：采用球焊工艺，将铜线与铝基覆铜板的第一焊接点进行焊接；
保护铜线：在铜线的焊接过程中，加入保护气体，防止铜线氧化；
固定铜线的另一端：采用热压方式，将铜线与铝基覆铜板的第二焊接点进行焊接，第一焊接点和第二焊接点之间的连线方向与注塑时流道注塑方向相垂直。
3.根据权利要求1所述的一种智能功率模块的制备方法，其特征在于，在所述金线焊接的步骤中，具体包括：
固定金线的一端：采用球焊工艺，将金线与铝基覆铜板的第三焊接点进行焊接；
固定金线的另一端：采用热压方式，将金线与铝基覆铜板的第四焊接点进行焊接，第三焊接点和第四焊接点之间的连线方向与注塑时流道注塑方向相平行。
4.根据权利要求1所述的一种智能功率模块的制备方法，其特征在于，在所述准备铝基覆铜板的步骤中，具体包括：将铝基覆铜板进行材料入库，对铝基覆铜板进行质量控制检查，将合格的铝基覆铜板进行清洗，清洗方式采用多级超声清洗方式。
5.根据权利要求1所述的一种智能功率模块的制备方法，其特征在于，在所述回流焊固定和所述铜线焊接步骤之间，还包括清洗和烘干步骤：将回流焊后的铝基覆铜板通过清洗剂进行清洗，清洗后的铝基覆铜板放置入恒温箱体内，进行预烘烤。
6.根据权利要求1所述的一种智能功率模块的制备方法，其特征在于，将铜线和金线焊接后，还包括自动光学检查步骤，将焊接完金线的铝基覆铜板进行自动光学检查，检查铜线与铝基覆铜板之间的焊接点以及金线与铝基覆铜板之间的焊接点，通过与自动光学检查的数据库参数进行比较，筛除焊接点不合格的产品。
7.一种采用上述权利要求1至6所述的智能功率模块的制备方法制备的封装模块，其特征在于，包括铝基覆铜板、驱动HVIC芯片、三极管芯片、铜线、金线和引脚；所述驱动HVIC芯片、三极管芯片和引脚通过锡焊的方式固定在所述铝基覆铜板；所述铜线的一端与所述驱动HVIC芯片焊接，所述铜线的另一端与所述铝基覆铜板焊接，所述铜线的布线方向与封装时流道的注塑方向相垂直；所述金线的一端与所述驱动HVIC芯片焊接，所述金线的另一端与所述铝基覆铜板焊接，所述金线的布线方向与封装时流道的注塑方向相平行。
8.根据权利要求7所述的一种封装模块，其特征在于，所述铝基覆铜板包括铝基板、绝缘层和线路层，所述铝基板、绝缘层和线路层由下至上层叠设置，所述绝缘层粘接在所述铝基板的上表面，所述线路层通过蚀刻方式刻印在所述绝缘层的上表面。
9.根据权利要求7所述的一种封装模块，其特征在于，所述铝基覆铜板的两端设置有安装孔，所述安装孔用于为安装螺钉提供避让空间。
CN202210355563.7A 2022-04-06 2022-04-06 一种智能功率模块的制备方法及其制备的封装模块 Pending CN114783886A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210355563.7A CN114783886A (zh) 2022-04-06 2022-04-06 一种智能功率模块的制备方法及其制备的封装模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210355563.7A CN114783886A (zh) 2022-04-06 2022-04-06 一种智能功率模块的制备方法及其制备的封装模块

Publications (1)

Publication Number Publication Date
CN114783886A true CN114783886A (zh) 2022-07-22

Family

ID=82427417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210355563.7A Pending CN114783886A (zh) 2022-04-06 2022-04-06 一种智能功率模块的制备方法及其制备的封装模块

Country Status (1)

Country Link
CN (1) CN114783886A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115333395A (zh) * 2022-10-11 2022-11-11 广东汇芯半导体有限公司 半导体电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115333395A (zh) * 2022-10-11 2022-11-11 广东汇芯半导体有限公司 半导体电路

Similar Documents

Publication Publication Date Title
CN101933139B (zh) 半导体装置及其制造方法
US11107744B2 (en) Insulated gate bipolar transistor module and manufacturing method thereof
KR101443972B1 (ko) 일체형 전력 반도체 모듈
US10879222B2 (en) Power chip integration module, manufacturing method thereof, and double-sided cooling power module package
CN110176451A (zh) 功率模块及其封装方法
CN114783887A (zh) 一种半导体功率器件的制备方法及其制备的封装模块
CN105826209A (zh) 一种封装结构及其制造方法
CN114783886A (zh) 一种智能功率模块的制备方法及其制备的封装模块
KR102100859B1 (ko) 양면 냉각 파워 모듈 및 이의 제조방법
CN101714544A (zh) 一种集成三极管及其制造方法
CN114899162A (zh) 一种模块及其制造方法
CN104900618A (zh) 用于在半导体封装之间建立垂直连接的插入器
JP2018041949A (ja) ブリッジレッグ回路組立品およびフルブリッジ回路組立品
CN114666975A (zh) 一种半导体电路结构及其制造方法
JPH0897255A (ja) 電力用半導体装置
CN204947888U (zh) 智能功率模块
CN107799506A (zh) 一种全桥电路及快恢复二极管
CN109616420A (zh) 一种功率模组加工方法及功率模组
CN218471952U (zh) 一种半桥电路以及半桥电路并联单元
CN216288400U (zh) 半导体电路
CN113345874B (zh) 一种智能功率模块、封装结构及封装结构的制备方法
CN216905459U (zh) 一种电路板及应用其的功率模块
CN219017644U (zh) 一种铜连接功率模块结构
CN209627822U (zh) 一种半桥模块焊接结构
CN112768438B (zh) 一种压接式功率模块及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination