CN114783869A - 制备半导体结构的方法、半导体结构及半导体器件 - Google Patents

制备半导体结构的方法、半导体结构及半导体器件 Download PDF

Info

Publication number
CN114783869A
CN114783869A CN202210694215.2A CN202210694215A CN114783869A CN 114783869 A CN114783869 A CN 114783869A CN 202210694215 A CN202210694215 A CN 202210694215A CN 114783869 A CN114783869 A CN 114783869A
Authority
CN
China
Prior art keywords
aluminum
epitaxial layer
opening
openings
containing epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210694215.2A
Other languages
English (en)
Other versions
CN114783869B (zh
Inventor
杨国文
惠利省
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dugen Laser Technology Suzhou Co Ltd
Original Assignee
Dugen Laser Technology Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dugen Laser Technology Suzhou Co Ltd filed Critical Dugen Laser Technology Suzhou Co Ltd
Priority to CN202210694215.2A priority Critical patent/CN114783869B/zh
Publication of CN114783869A publication Critical patent/CN114783869A/zh
Application granted granted Critical
Publication of CN114783869B publication Critical patent/CN114783869B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)

Abstract

本发明涉及半导体技术领域，尤其涉及一种制备半导体结构的方法、半导体结构及半导体器件。制备半导体结构的方法包括S100，获取晶体外延结构，包括含铝外延层及设置于含铝外延层上的限制层；S200，在限制层上开设多个开口；靠近含铝外延层中心线的开口的口径大于远离含铝外延层中心线的开口的口径；S300，将晶体外延结构置入湿法氧化装置，使在含铝外延层两侧形成氧化介质层，中央形成电流通道。该半导体结构使用制备半导体结构的方法制备。该半导体器件包括半导体结构。本发明的制备半导体结构的方法、半导体结构及半导体器件，缓解了现有技术中存在的外延结构氧化后绝缘体分布不均匀的技术问题。

Description

制备半导体结构的方法、半导体结构及半导体器件
技术领域
本发明涉及半导体技术领域，尤其是涉及一种制备半导体结构的方法、半导体结构及半导体器件。
背景技术
半导体器件(semiconductor device)是导电性介于良导电体与绝缘体之间，利用半导体材料特殊电特性来完成特定功能的电子器件，可用来产生、控制、接收、变换、放大信号和进行能量转换。半导体器件包括外延结构，外延结构包括含铝外延层。含铝外延层能够通过湿法氧化工艺被氧化为呈绝缘体的氧化结构及形成电流通道，以抑制半导体器件中工作电流的扩散。
湿法氧化工艺过程如下，在高温水蒸气或高温氧气等氧化环境中，外延结构的含铝外延层逐渐氧化，并保留电流通道为未被氧化部分，且随着氧化时间的增加，氧化结构由含铝外延层的外露表面逐渐向内部延伸。然而，现有技术中，距电流通道距离的不同，含铝外延层的氧化程度不同，导致绝缘体密度分布不均匀，其中，远离电流通道的外侧绝缘体分布致密，靠近电流通道的内侧绝缘体分布疏松，导致含铝外延层边缘电流异常。
因此，本申请针对上述问题提供一种新的制备半导体结构的方法、半导体结构及半导体器件。
发明内容
本发明的第一目的在于提供一种制备半导体结构的方法，以缓解现有技术中存在的外延结构氧化后绝缘体分布不均匀的技术问题。
本发明的第二目的在于提供一种半导体结构，以进一步缓解现有技术中存在的外延结构氧化后绝缘体分布不均匀的技术问题。
本发明的第三目的在于提供一种半导体器件，以进一步缓解现有技术中存在的外延结构氧化后绝缘体分布不均匀的技术问题。
基于上述第一目的，本发明提供一种制备半导体结构的方法，包括：
S100，获取一晶体外延结构，所述晶体外延结构包括含铝外延层及设置于所述含铝外延层上的限制层；
S200，在所述限制层上开设多个开口，所述开口贯穿所述限制层并连通至所述含铝外延层；
其中，靠近所述含铝外延层中心线的开口的口径大于远离所述含铝外延层中心线的开口的口径；
S300，将所述晶体外延结构置入湿法氧化装置中，以使在所述含铝外延层两侧形成氧化介质层，中央形成电流通道。
进一步地，相邻所述开口之间的间隔距离中，靠近所述含铝外延层中心线处的所述间隔距离小于远离所述含铝外延层中心线处的所述间隔距离。
进一步地，所述电流通道两侧均设置有多个所述开口，且多个所述开口在所述电流通道两侧对称分布。
进一步地，在所述电流通道的同一侧，所述开口包括第一开口和第二开口，所述第一开口相比所述第二开口更靠近所述电流通道的中心线；
其中，所述第一开口的口径范围为0.18μm-0.22μm，所述第二开口的口径范围为0.08μm-0.12μm。
进一步地，在所述电流通道的同一侧，所述第一开口设置有多个，多个所述第一开口在所述第二开口靠近所述电流通道中心线的一侧间隔设置；
和/或，在所述电流通道的同一侧，所述第二开口设置有多个，多个所述第二开口在所述第一开口远离所述电流通道中心线的一侧间隔设置。
进一步地，在所述电流通道的同一侧，所述第一开口设置有两个，所述第二开口设置有两个，且两个所述第一开口与两个所述第二开口依次间隔设置；
其中，两个所述第一开口之间的间隔距离为第一间距，所述第一开口与相邻所述第二开口之间的间隔距离为第二间距，两个所述第二开口之间的间隔距离为第二间距；
所述第一间距的范围为0.06μm-0.1μm，所述第二间距的范围为0.13μm-0.17μm。
进一步地，所述制备半导体结构的方法还包括S400：
将所述晶体外延结构置入湿法氧化装置后，将所述湿法氧化装置的温度升高，再将含水蒸气气体通入所述湿法氧化装置，以使所述含水蒸气气体通过所述开口与所述含铝外延层进行氧化反应；
所述湿法氧化装置升温至最高温度时，停止向所述湿法氧化装置通入所述含水蒸气气体，并通入氮气，以退火；
其中，所述最高温度的范围为460℃-500℃，退火时间范围为20分钟-25分钟，退火时氮气通入流量范围为3L/min-4L/min。
进一步地，将所述湿法氧化装置的温度升高至第一温度时，将第二温度的含水蒸气气体通入所述湿法氧化装置；
所述第一温度的范围为420℃至480℃，和/或，所述第二温度的范围为85℃至90℃。
采用上述技术方案，本发明的制备半导体结构的方法具有如下有益效果：
湿法氧化工艺中，含铝外延层能够被氧化为绝缘体，用以抑制半导体结构中工作电流的扩散。
本实施例中，电流通道位于含铝外延层中央，因此含铝外延层中心线即为电流通道中心线。因此靠近含铝外延层中心线的开口的口径大于远离含铝外延层中心线的开口的口径，也就是说，靠近电流通道中心线的开口的口径大于远离电流通道中心线的开口的口径，距离电流通道中心线的距离越小，开口的口径越大。
这样的设置，远离含铝外延层中心线的开口的口径小于靠近含铝外延层中心线的开口的口径，窄开口的氧化能力虽然比宽开口的氧化能力弱，但是从侧壁提供了较强的氧化能力，越靠近电流通道的中心线，对含铝外延层的氧化开口越大，对靠近电流通道中心线的含铝外延层部分能够提供更强的氧化性，提高了靠近电流通道中心线的含铝外延层部分的氧化速率，使该处氧化更致密，由此靠近含铝外延层中心线的宽开口氧化能力与远离含铝外延层中心线的窄开口氧化加上侧壁氧化的氧化能力能够尽可能的相一致，从而使含铝外延层氧化后，自外侧至内侧形成绝缘体的致密度、折射率更均一，缓解了现有技术中存在的外延结构氧化后绝缘体分布不均匀的技术问题。同时采用上开口大大促进了氧化进程，极大地缩短了氧化时间。
基于上述第二目的，本发明提供一种半导体结构，包括晶体外延结构，所述晶体外延结构包括含铝外延层及设置于所述含铝外延层上的限制层，所述含铝外延层的中央具有电流通道；
在所述限制层开设有多个开口，所述开口贯穿所述限制层并连通至所述含铝外延层；
其中，靠近所述含铝外延层中心线的开口的口径大于远离所述含铝外延层中心线的开口的口径。
采用上述技术方案，本发明的半导体结构具有如下有益效果：
通过半导体结构使用上述制备半导体结构的方法，相应的，该半导体结构具有上述制备半导体结构的方法的所有优势，在此不再赘述。
基于上述第三目的，本发明提供一种半导体器件，包括所述的半导体结构。
采用上述技术方案，本发明的半导体器件具有如下有益效果：
通过在半导体器件内设置上述半导体结构，相应的，该半导体器件具有上述半导体结构的所有优势，在此不再赘述。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解的是，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的制备半导体结构的方法的流程图；
图2为本发明实施例提供的半导体结构的结构示意图；
图3为对比例一中半导体结构的结构示意图；
图4为对比例二中半导体结构的结构示意图。
附图标记：
100-晶体外延结构；
200-含铝外延层；210-电流通道；
300-限制层；
310-第一开口；320-第二开口；330-第一间距；340-第二间距；
400-本体结构部；410-衬底层；
100’-晶体外延结构；200’-含铝外延层；210’-电流通道；300’-限制层；
400’-晶体外延结构；500’-含铝外延层；510’-电流通道；600’-限制层；610’-开口。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
实施例一
请参见图1，并结合图2，本实施例提供一种制备半导体结构的方法，该制备半导体结构的方法包括：
S100，获取一晶体外延结构100，例如，通过蚀刻获得晶体外延结构100。晶体外延结构100包括含铝外延层200及设置于含铝外延层200上的限制层300。
S200，在限制层300上开设多个开口，开口贯穿限制层300并连通至含铝外延层200。其中，靠近含铝外延层200中心线的开口的口径大于远离含铝外延层200中心线的开口的口径。
S300，将晶体外延结构100置入湿法氧化装置中，以使在含铝外延层200两侧形成氧化介质层，中央形成电流通道210。
需要说明的是，湿法氧化装置例如为湿法氧化炉、湿法氧化器或者湿法氧化塔等，在此不进行限定，其只要能够为晶体外延结构100提供湿法氧化工艺的环境即可。另外，湿法氧化工艺中，含铝外延层200能够被氧化为绝缘体，用以抑制半导体结构中工作电流的扩散。
本实施例中，电流通道210位于含铝外延层200中央，因此含铝外延层200中心线即为电流通道210中心线。因此靠近含铝外延层200中心线的开口的口径大于远离含铝外延层200中心线的开口的口径，也就是说，靠近电流通道210中心线的开口的口径大于远离电流通道210中心线的开口的口径，距离电流通道210中心线的距离越小，开口的口径越大。
这样的设置，远离含铝外延层200中心线的开口的口径小于靠近含铝外延层200中心线的开口的口径，窄开口的氧化能力虽然比宽开口的氧化能力弱，但是从侧壁提供了较强的氧化能力，越靠近电流通道210的中心线，对含铝外延层200的氧化开口越大，对靠近电流通道210中心线的含铝外延层200部分能够提供更强的氧化性，提高了靠近电流通道210中心线的含铝外延层200部分的氧化速率，使该处氧化更致密，由此靠近含铝外延层200中心线的宽开口氧化能力与远离含铝外延层200中心线的窄开口氧化加上侧壁氧化的氧化能力能够尽可能的相一致，从而使含铝外延层200氧化后，自外侧至内侧形成绝缘体的致密度、折射率更均一，缓解了现有技术中存在的外延结构氧化后绝缘体分布不均匀的技术问题。同时采用上开口大大促进了氧化进程，极大地缩短了氧化时间。
可选地，S100中，晶体外延结构100还包括本体结构部400，自下至上，本体结构部400还包括衬底层410、缓冲层和波导层，且含铝外延层200设置于波导层远离缓冲层的一侧，限制层300设置于含铝外延层200远离波导层的一侧。
优选地，含铝外延层200中的铝组分高于80％。优选地，含铝外延层200中的铝组分为95％-100％。
可选地，开口通过光刻或蚀刻等方式开设于限制层300上。
优选地，请参见图2，本实施例中，电流通道210两侧均设置有多个开口，且多个开口在电流通道210两侧对称分布。
需要说明的是，电流通道210两侧可以为沿晶体外延结构100长度方向的两侧或者沿晶体外延结构100宽度方向的两侧均可。优选地，本实施例中，电流通道210两侧为沿晶体外延结构100长度方向的两侧。
这样的设置，使电流通道210两侧氧化更均匀，形成绝缘体的致密度、折射率更均一，进一步缓解了现有技术中存在的外延结构氧化后绝缘体分布不均匀的技术问题。
优选地，请参见图2，本实施例中，在电流通道210的同一侧，开口包括第一开口310和第二开口320，第一开口310相比第二开口320更靠近电流通道210的中心线；其中，第一开口310的口径范围为0.18μm-0.22μm，第二开口320的口径范围为0.08μm-0.12μm。
也就是说，第一开口310的口径大于第二开口320的口径。
可选地，第一开口310的口径为0.18μm、0.19μm、0.20μm、0.21μm或者0.22μm等；第二开口320的口径为0.08μm、0.09μm、0.10μm、0.11μm或者0.12μm等。
上述第一开口310口径、第二开口320口径范围的选择，使靠近含铝外延层200中心线的宽开口氧化能力与远离含铝外延层200中心线的窄开口氧化加上侧壁氧化的氧化能力能够尽可能的相一致。第一开口310的口径大于上述范围，氧化能力过快，使内侧过度氧化，小于上述范围，氧化能力不足，内侧氧化程度仍然会小于外侧氧化程度，由此导致氧化层致密度不一，折射率波动大。
优选地，请参见图2，本实施例中，可选地，在电流通道210的同一侧，第一开口310设置有多个，多个第一开口310在第二开口320靠近电流通道210中心线的一侧间隔设置；或者，在电流通道210的同一侧，第二开口320设置有多个，多个第二开口320在第一开口310远离电流通道210中心线的一侧间隔设置。
优选地，在电流通道210的同一侧，第一开口310设置有多个，多个第一开口310在第二开口320靠近电流通道210中心线的一侧间隔设置；且在电流通道210的同一侧，第二开口320设置有多个，多个第二开口320在第一开口310远离电流通道210中心线的一侧间隔设置。
优选地，本实施例中，相邻开口之间的间隔距离中，靠近含铝外延层200中心线处的间隔距离小于远离含铝外延层200中心线处的间隔距离。也就是说，靠近含铝外延层200中心线处，相邻开口之间的间隔距离较小，远离含铝外延层200中心线处，相邻开口之间的间隔距离较大。
因此，自外侧至电流通道210的中心线方向，相邻开口之间的间隔距离具有逐渐减小的趋势。这样的设置，靠近电流通道210的方向，开口的密度增加，以增加靠近电流通道210处的开口的总面积，从而对靠近电流通道210的含铝外延层200部分能够提供更强的氧化性，提高了靠近电流通道210的含铝外延层200部分的氧化速率，使该处氧化更致密，从而使含铝外延层200自外侧至内侧的致密度、折射率更均一，进一步缓解了现有技术中存在的外延结构氧化不均匀的技术问题。
优选地，请参见图2，本实施例中，在电流通道210的同一侧，第一开口310设置有两个，第二开口320设置有两个；两个第一开口310与两个第二开口320依次间隔设置。
优选地，本实施例中，两个第一开口310之间的间隔距离为第一间距330，第一开口310与相邻第二开口320之间的间隔距离为第二间距340，两个第二开口320之间的间隔距离为第二间距340，且第一间距330小于第二间距340。
也就是说，在电流通道210的同一侧，自电流通道210的中心线向外，多个开口依次为第一开口310、第一开口310、第二开口320及第二开口320。相邻开口之间的间隔距离依次为第一间距330、第二间距340及第二间距340。其中，第一间距330小于第二间距340的设置，从而自外侧至电流通道210的中心线方向，使相邻开口之间的间隔距离具有逐渐减小的趋势，进一步缓解了现有技术中存在的外延结构氧化不均匀的技术问题。
优选地，本实施例中，第一间距330的范围为0.06μm-0.1μm，第二间距340的范围为0.13μm-0.17μm。
可选地，第一间距330为0.06μm、0.07μm、0.08μm、0.09μm或者0.1μm等；第二间距340为0.13μm、0.14μm、0.15μm、0.16μm或者0.17μm等。
上述第一间距330及第二间距340范围的选择，使靠近含铝外延层200中心线的宽开口氧化能力与远离含铝外延层200中心线的窄开口氧化加上侧壁氧化的氧化能力能够尽可能的相一致。第一间距大于上述范围，开口密度低，氧化气体接触变少，氧化能力过低，使内侧氧化程度仍然会小于外侧氧化程度，由此导致氧化层致密度不一，折射率波动大，小于上述范围，开口密度高，氧化气体接触变多，氧化能力过高，内侧氧化程度大于外侧氧化程度，由此导致氧化层致密度不一，折射率波动大。
综上所述，第一开口310的口径、第二开口320的口径、第一间距330及第二间距340等参数合理设置，平衡了内外侧的氧化能力，保证了含铝外延层200自外侧到内侧的致密度、折射率均一的实现。同时采用上开口大大促进了氧化进程，极大地缩短了氧化时间。
优选地，请参见图1，本实施例中，制备半导体结构的方法还包括S400：将晶体外延结构100置入湿法氧化装置后，将湿法氧化装置的温度升高，再将含水蒸气气体通入湿法氧化装置，以使含水蒸气气体通过开口与含铝外延层200氧化反应。其中，含水蒸气气体可为通过去离子水与载气鼓泡后形成。另外，湿法氧化装置升温至最高温度时，停止向湿法氧化装置通入含水蒸气气体，并通入氮气，以退火；其中，最高温度的范围为460℃-500℃，退火时间范围为20分钟-25分钟，退火时氮气通入流量为3L/min-4L/min。
这样的设置，含水蒸气气体能够分别从第一开口310及第二开口320与含铝外延层200反应，以使含铝外延层200被氧化为绝缘体，用以抑制半导体结构中工作电流的扩散，从而提供均匀的氧化速率。
其中，需要说明的是，晶体外延结构100的缓冲层往往为GaAs结构，晶体外延结构100氧化过程中，含铝外延层200能够与含水蒸气气体中的水发生反应生成Al2O3的绝缘体，而GaAs结构的缓冲层几乎不与水发生反应，由于Al2O3的绝缘体和GaAs结构的缓冲层之间存在应力，因此在晶体外延结构100界面处易出现裂纹。
本实施例中，通过湿法氧化装置升温至最高温度时，停止向湿法氧化装置通入含水蒸气气体，并通入氮气以退火，即关闭含水蒸气气体的通入，只向氧化炉中通氮气进行气体保护，大大降低了Al2O3的绝缘体和GaAs结构的缓冲层之间的应力，因此消除了晶体外延结构100界面处的裂纹，从而改善了半导体结构的质量。
可选地，最高温度为460℃、470℃、480℃、490℃或者500℃等，高温退火时间为20分钟、21分钟、22分钟、23分钟、24分钟或者25分钟等，高温退火时氮气通入流量为3L/min、3.2 L/min、3.4 L/min、3.6 L/min、3.8 L/min或者4L/min等。
优选地，本实施例中，载气为惰性气体，且将湿法氧化装置的温度升高至第一温度时，将第二温度的氧化气体通入湿法氧化装置，其中，可选地，第一温度的范围为420℃至480℃，或者第二温度的范围为85℃至90℃。优选地，第一温度的范围为420℃至480℃，且第二温度的范围为85℃至90℃。
例如，第一温度为420℃、430℃、440℃、450℃、460℃、470℃或者480℃等，第二温度为85℃、86℃、87℃、88℃、89℃或者90℃等。第一温度优选470℃至480℃，氧化时间7s-9s。
需要说明的是，采用开口式氧化方式与侧壁氧化方式共同氧化的复合氧化方式极大促进了氧化进程，极大地缩短了氧化时间，同时由于氧化时间短，更优的可采用更高的氧化温度，采用高温短时间的快速氧化，不会导致高温长时间氧化导致器件高温损伤的问题，且能在短时间内使含铝外延层200反应形成绝缘体的内外侧平均折射率降低为1.69这一极低折射率水平，提高了生产效率，内外侧折射率相差在1%-5%的极低水平，保证了含铝外延层200自外侧到内侧的致密度、折射率均一的实现。具有更优的用于限制电流和光场的效果。
实施例二
实施例二提供了一种半导体结构，半导体结构使用实施例一的制备半导体结构的方法获得，实施例一所公开的制备半导体结构的方法的技术特征也适用于该实施例，实施例一已公开的制备半导体结构的方法的技术特征不再重复描述。下面结合附图对半导体结构的实施方式进行进一步的详细说明。
请参见图2，本实施例提供的半导体结构包括晶体外延结构100，晶体外延结构100包括含铝外延层200及设置于含铝外延层200上的限制层300，含铝外延层200的中央具有电流通道210。
在限制层300开设有多个开口，开口贯穿限制层300并连通至含铝外延层200；其中，靠近含铝外延层200中心线的开口的口径大于远离含铝外延层200中心线的开口的口径。
该半导体结构进一步缓解了现有技术中存在的外延结构氧化后绝缘体分布不均匀的技术问题。
本实施例的半导体结构具有实施例一制备半导体结构的方法的优点，该优点已在实施例一中详细说明，在此不再重复。
实施例三
实施例三提供了一种半导体器件，半导体器件包括实施例二的半导体结构，实施例二所公开的半导体结构的技术特征也适用于该实施例，实施例二已公开的半导体结构的技术特征不再重复描述。
本实施例提供的半导体器件包括多个半导体结构，进一步缓解了现有技术中存在的外延结构氧化后绝缘体分布不均匀的技术问题。
本实施例的半导体器件具有实施例二半导体结构的优点，该优点已在实施例一中详细说明，在此不再重复。
对比例一
请参见图3，图3为对比例一中半导体结构的结构示意图，本对比例提供一种制备半导体结构的方法，该半导体结构的制备方法包括：
S100，获取一晶体外延结构100’，例如，通过蚀刻获得晶体外延结构100’。晶体外延结构100’包括含铝外延层200’及设置于含铝外延层200’上的限制层300’。
S200，将晶体外延结构100’置入湿法氧化装置中，以使在含铝外延层200’两侧形成氧化介质层，中央形成电流通道210’。
这样的设置，在湿法氧化装置中，含铝外延层200’逐渐氧化，并保留电流通道210’为未被氧化部分，且随着氧化时间的增加，氧化结构由含铝外延层200’的外露表面逐渐向内部延伸，然而，经试验，距电流通道210’距离的不同，含铝外延层200’的氧化程度不同，导致绝缘体密度分布不均匀，其中，远离电流通道210’的外侧绝缘体分布致密，靠近电流通道210’的内侧绝缘体分布疏松，导致含铝外延层200’边缘电流异常。
对比例二
请参见图4，图4为对比例二中半导体结构的结构示意图，本对比例提供一种制备半导体结构的方法，该半导体结构的制备方法包括：
S100，获取一晶体外延结构400’，例如，通过蚀刻获得晶体外延结构400’。晶体外延结构400’包括含铝外延层500’及设置于含铝外延层500’上的限制层600’。
S200，在限制层600’上开设多个开口610’，开口610’贯穿限制层600’并连通至含铝外延层500’，其中，多个开口610’的口径均相同，且相邻开口610’之间的间隔距离均相等。
S300，将晶体外延结构400’置入湿法氧化装置中，以使在含铝外延层500’两侧形成氧化介质层，中央形成电流通道510’。
这样的设置，各个开口610’的口径均相同，使通过各个开口610’对含铝外延层500’的氧化能力处处相同，也就是说，靠近含铝外延层500’中心线的开口610’氧化能力与远离含铝外延层500’中心线的开口610’氧化能力相同，然而，远离含铝外延层500’的中心线处，从侧壁也提供了较强的氧化能力。
也就是说，在通过各个开口610’对含铝外延层500’的氧化能力处处相同的基础上，越远离电流通道510’的中心线，对含铝外延层500’能够提供更强的氧化性，提高了远离电流通道510’中心线的含铝外延层500’部分的氧化速率，使该处氧化更致密。由此可见，靠近含铝外延层500’中心线的处开口610’氧化能力，与远离含铝外延层500’中心线处开口610’氧化加上侧壁氧化的氧化能力相比较，远离含铝外延层500’中心线处的氧化能力明显高于靠近含铝外延层500’中心线处的氧化能力，从而使含铝外延层500’氧化后，自外侧至内侧形成绝缘体的致密度与折射率不均匀，也导致了铝外延层500’边缘电流的异常。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种制备半导体结构的方法，其特征在于，包括：
S100，获取一晶体外延结构（100），所述晶体外延结构（100）包括含铝外延层（200）及设置于所述含铝外延层（200）上的限制层（300）；
S200，在所述限制层（300）上开设多个开口，所述开口贯穿所述限制层（300）并连通至所述含铝外延层（200）；
其中，靠近所述含铝外延层（200）中心线的开口的口径大于远离所述含铝外延层（200）中心线的开口的口径；
S300，将所述晶体外延结构（100）置入湿法氧化装置中，以使在所述含铝外延层（200）两侧形成氧化介质层，中央形成电流通道（210）。
2.根据权利要求1所述的制备半导体结构的方法，其特征在于，相邻所述开口之间的间隔距离中，靠近所述含铝外延层（200）中心线处的所述间隔距离小于远离所述含铝外延层（200）中心线处的所述间隔距离。
3.根据权利要求2所述的制备半导体结构的方法，其特征在于，所述电流通道（210）两侧均设置有多个所述开口，且多个所述开口在所述电流通道（210）两侧对称分布。
4.根据权利要求3所述的制备半导体结构的方法，其特征在于，在所述电流通道（210）的同一侧，所述开口包括第一开口（310）和第二开口（320），所述第一开口（310）相比所述第二开口（320）更靠近所述电流通道（210）的中心线；
其中，所述第一开口（310）的口径范围为0.18μm-0.22μm，所述第二开口（320）的口径范围为0.08μm-0.12μm。
5.根据权利要求4所述的制备半导体结构的方法，其特征在于，在所述电流通道（210）的同一侧，所述第一开口（310）设置有多个，多个所述第一开口（310）在所述第二开口（320）靠近所述电流通道（210）中心线的一侧间隔设置；
和/或，在所述电流通道（210）的同一侧，所述第二开口（320）设置有多个，多个所述第二开口（320）在所述第一开口（310）远离所述电流通道（210）中心线的一侧间隔设置。
6.根据权利要求5所述的制备半导体结构的方法，其特征在于，在所述电流通道（210）的同一侧，所述第一开口（310）设置有两个，所述第二开口（320）设置有两个，且两个所述第一开口（310）与两个所述第二开口（320）依次间隔设置；
其中，两个所述第一开口（310）之间的间隔距离为第一间距（330），所述第一开口（310）与相邻所述第二开口（320）之间的间隔距离为第二间距（340），两个所述第二开口（320）之间的间隔距离为第二间距（340）；
所述第一间距（330）的范围为0.06μm-0.1μm，所述第二间距（340）的范围为0.13μm-0.17μm。
7.根据权利要求1-6任一项所述的制备半导体结构的方法，其特征在于，所述制备半导体结构的方法还包括S400：
将所述晶体外延结构（100）置入湿法氧化装置后，将所述湿法氧化装置的温度升高，再将含水蒸气气体通入所述湿法氧化装置，以使所述含水蒸气气体通过所述开口与所述含铝外延层（200）进行氧化反应；
所述湿法氧化装置升温至最高温度时，停止向所述湿法氧化装置通入所述含水蒸气气体，并通入氮气，以退火；
其中，所述最高温度的范围为460℃-500℃，退火时间范围为20分钟-25分钟，退火时氮气通入流量范围为3L/min-4L/min。
8.根据权利要求7所述的制备半导体结构的方法，其特征在于，将所述湿法氧化装置的温度升高至第一温度时，将第二温度的含水蒸气气体通入所述湿法氧化装置；
所述第一温度的范围为420℃至480℃，和/或，所述第二温度的范围为85℃至90℃。
9.一种半导体结构，其特征在于，包括晶体外延结构（100），所述晶体外延结构（100）包括含铝外延层（200）及设置于所述含铝外延层（200）上的限制层（300），所述含铝外延层（200）的中央具有电流通道（210）；
在所述限制层（300）开设有多个开口，所述开口贯穿所述限制层（300）并连通至所述含铝外延层（200）；
其中，靠近含铝外延层（200）中心线的开口的口径大于远离含铝外延层（200）中心线的开口的口径。
10.一种半导体器件，其特征在于，包括权利要求9所述的半导体结构。
CN202210694215.2A 2022-06-20 2022-06-20 制备半导体结构的方法、半导体结构及半导体器件 Active CN114783869B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210694215.2A CN114783869B (zh) 2022-06-20 2022-06-20 制备半导体结构的方法、半导体结构及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210694215.2A CN114783869B (zh) 2022-06-20 2022-06-20 制备半导体结构的方法、半导体结构及半导体器件

Publications (2)

Publication Number Publication Date
CN114783869A true CN114783869A (zh) 2022-07-22
CN114783869B CN114783869B (zh) 2022-09-23

Family

ID=82421071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210694215.2A Active CN114783869B (zh) 2022-06-20 2022-06-20 制备半导体结构的方法、半导体结构及半导体器件

Country Status (1)

Country Link
CN (1) CN114783869B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040089222A1 (en) * 1997-10-30 2004-05-13 Kensaku Motoki GaN single crystal substrate and method of making the same
CN1828837A (zh) * 2006-01-27 2006-09-06 中国科学院上海微系统与信息技术研究所 以多孔氮化镓作为衬底的氮化镓膜的生长方法
US20080054294A1 (en) * 2006-09-05 2008-03-06 Industrial Technology Research Institute Nitride semiconductor substrate and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040089222A1 (en) * 1997-10-30 2004-05-13 Kensaku Motoki GaN single crystal substrate and method of making the same
CN1828837A (zh) * 2006-01-27 2006-09-06 中国科学院上海微系统与信息技术研究所 以多孔氮化镓作为衬底的氮化镓膜的生长方法
US20080054294A1 (en) * 2006-09-05 2008-03-06 Industrial Technology Research Institute Nitride semiconductor substrate and method of manufacturing the same

Also Published As

Publication number Publication date
CN114783869B (zh) 2022-09-23

Similar Documents

Publication Publication Date Title
KR101903263B1 (ko) 고상 배터리들을 위한 상호 접속의 형성
CN101859983B (zh) 带有准光子晶体波导阵列的量子级联激光器及其制作方法
CN114783869B (zh) 制备半导体结构的方法、半导体结构及半导体器件
WO2024104500A1 (zh) 高铝组分的氧化限制半导体激光器及其制备方法
US20060141339A1 (en) Wafer provided with transverse conductors and application to a fuel cell
US20190044306A1 (en) Vertical cavity surface emitting laser, method for fabricating vertical cavity surface emitting laser
KR20170121289A (ko) 티탄재, 세퍼레이터, 및 고체 고분자형 연료 전지, 및 티탄재의 제조 방법
CN109921283A (zh) 一种半导体器件及制备方法
US9466852B2 (en) Proton conductor and proton conductor device
EP1547216A1 (en) High power semiconductor laser diode and method for making such a diode
JP2010226094A (ja) 窒化物半導体レーザ素子
CN102916338A (zh) 一种简单的提高半导体激光器cod阈值的方法
WO2022028365A1 (zh) 一种沟槽型肖特基二极管终端结构及其制作方法
CN114783870B (zh) 半导体结构的制备方法
KR101068173B1 (ko) 내산화성 윈도우층을 구비한 태양전지
CN112928270B (zh) 储能件和储能件的制造方法
JP2023544661A (ja) 垂直共振器面発光レーザ
KR20240019360A (ko) 차폐형 게이트 반도체소자 구조 제조 방법 및 차폐형 게이트 반도체소자 구조
KR20230087170A (ko) 프로톤 세라믹 연료전지 전해질의 소결 방법 및 이를 이용해 제조한 프로톤 세라믹 연료전지
CN111082317A (zh) 一种脊型波导器件及其制备方法
KR101953975B1 (ko) 실리콘계 활물질 및 이의 제조 방법
CN221125887U (zh) 一种复合衬底及半导体器件
KR101154771B1 (ko) 비수전해질 이차전지 및 그 제조방법
JP2022508206A (ja) ファストリカバリーダイオード及びその製造方法
CN111200039A (zh) 单晶硅电池及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant