CN114766053B - 交错驱动二次致动器的数据存储设备 - Google Patents

Abstract

公开了一种数据存储设备，该数据存储设备包括多个磁盘和多个致动器臂，该多个磁盘各自包括顶部磁盘表面和底部磁盘表面，该多个致动器臂各自包括第一细调致动器和第二细调致动器，该第一细调致动器被配置为在顶部磁盘表面中的一个顶部磁盘表面上方致动顶部磁头，该第二细调致动器被配置为在底部磁盘表面中的一个底部磁盘表面上方致动底部磁头。第一细调驱动器控制偶数交错的致动器臂的细调致动器，并且第二细调驱动器控制奇数交错的致动器臂的细调致动器。

Description

交错驱动二次致动器的数据存储设备

相关申请的交叉引用

本申请要求于2021年2月21日提交的美国专利申请序列号17/180,806的优先权，该专利申请要求于2020年11月14日提交的美国临时专利申请序列号63/113,837的优先权，这两个专利申请全文以引用方式并入本文。

背景技术

数据存储设备诸如磁盘驱动器包括磁盘和连接到致动器臂的远侧端部的磁头，该致动器臂通过音圈电机(VCM)绕枢轴旋转，以将磁头径向地定位在磁盘上方。磁盘包括多个径向间隔的同心轨道，用于记录用户数据扇区和伺服扇区。伺服扇区包括磁头定位信息(例如，磁道地址)，该磁头定位信息由磁头读取并由伺服控制系统处理，以在致动器臂从磁道到磁道寻道时控制它。

图1示出了现有技术的磁盘格式2，其包括由围绕每个伺服磁道的圆周记录的伺服扇区6₀-6_N限定的多个伺服磁道4。每个伺服扇区6_i包括用于存储周期性图案的前导码8(其允许读取信号的适当的增益调节和时序同步)以及用于存储用于符号同步到伺服数据字段12的特殊图案的同步标记10。伺服数据字段12存储用于在寻道操作期间将磁头定位在目标数据磁道之上的粗略磁头定位信息，诸如伺服磁道地址。每个伺服扇区6_i还包括伺服脉冲组14(例如，N伺服脉冲和Q伺服脉冲)，该伺服脉冲组相对于彼此以及相对于伺服磁道中心线以预定相位被记录。基于相位的伺服脉冲14提供用于在写入/读取操作期间访问数据磁道的同时进行中心线跟踪的精细磁头位置信息。位置误差信号(PES)是通过读取伺服脉冲14来产生的，其中PES表示磁头相对于目标伺服磁道的中心线的测量位置。伺服控制器处理PES以产生施加到磁头致动器(例如，音圈电机)的控制信号，以便沿减小PES的方向在磁盘上方径向地致动磁头。

附图说明

图1示出了现有技术的磁盘格式，其包括由伺服扇区限定的多个伺服磁道。

图2A示出了根据实施方案的磁盘驱动器形式的数据存储设备，该数据存储设备包括多个磁盘，该多个磁盘各自包括顶部磁盘表面和底部磁盘表面。

图2B示出了一个实施方案，其中多个致动器臂各自包括第一细调致动器和第二细调致动器，该第一细调致动器被配置为在顶部磁盘表面中的一个顶部磁盘表面上方致动顶部磁头，该第二细调致动器被配置为在底部磁盘表面中的一个底部磁盘表面上方致动底部磁头。

图2C示出了一个实施方案，其中第一细调驱动器将正/负控制信号施加到偶数交错的致动器臂的细调致动器，并且第二细调驱动器将正/负控制信号施加到奇数交错的致动器臂的细调致动器。

图3是根据实施方案的流程图，其中使用第一细调致动器和第二细调致动器，通过控制相应的细调致动器来同时访问磁盘的顶部磁盘表面和底部磁盘表面。

具体实施方式

图2A和图2B示出了根据实施方案的磁盘驱动器形式的数据存储设备，该数据存储设备包括多个磁盘16₁-16_N，该多个磁盘各自包括顶部磁盘表面和底部磁盘表面。多个致动器臂(例如，致动器臂18)各自包括第一细调致动器(例如，细调致动器20₁)和第二细调致动器(例如，细调致动器20₂)，该第一细调致动器被配置为在顶部磁盘表面中的一个顶部磁盘表面上方致动顶部磁头(例如，顶部磁头22₁)，该第二细调致动器被配置为在底部磁盘表面中的一个底部磁盘表面上方致动底部磁头(例如，底部磁头22₂)。粗调致动器(例如，VCM24)被配置为同时移动致动器臂以在其相应的磁盘表面上方致动磁头，如图2B所示。图2C示出了一个实施方案，其中第一驱动器26₁被配置为将第一控制信号28₁施加到偶数交错的致动器臂的第一细调致动器，并且将第二控制信号28₂施加到偶数交错的致动器臂的第二细调致动器，其中第二控制信号具有与第一控制信号相反的极性。第二驱动器26₂被配置为将第三控制信号30₁施加到奇数交错的致动器臂的第一细调致动器，并且将第四控制信号30₂施加到奇数交错的致动器臂的第二细调致动器，其中第四控制信号具有与第三控制信号相反的极性。

在图2A的实施方案中，磁盘驱动器包括控制电路32，该控制电路被配置为处理从磁头发出的读取信号34以解调伺服扇区并生成表示磁头的实际位置和相对于目标数据磁道的目标位置之间的误差的位置误差信号(PES)。控制电路32中的伺服控制系统使用合适的补偿滤波器对PES滤波，以生成施加到VCM 24的控制信号36，该VCM使致动器臂围绕枢轴旋转，以便沿减小PES的方向在磁盘上方径向地致动磁头。还使用细调致动器(诸如压电(PZT)致动器)来伺服磁头，该细调致动器被配置为相对于致动器臂致动悬架，如图2B中所示，并且/或者被配置为相对于悬架致动磁头。伺服扇区可包括任何合适的磁头位置信息，诸如用于粗略定位的磁道地址和用于精细定位的伺服脉冲。在一个实施方案中，伺服脉冲可包括任何合适的模式，其中至少一个伺服脉冲由磁转变的周期序列组成，诸如基于振幅的伺服模式或基于相位的伺服模式(图1)。

在一个实施方案中，控制电路32被配置为使用相应的细调致动器和磁头同时访问两个磁盘表面(例如，同时写入或读取操作)。在该实施方案中，控制电路32控制VCM 24相对于两个磁盘表面以DC偏移定位两个磁头，并控制细调驱动器26₁和26₂基于每个磁头的PES(即，来自目标数据磁道的中心线的偏离磁道的误差)以相应AC偏移定位磁头。再次参考图2C，每个细调驱动器26₁和26₂控制相应组的致动器臂的细调致动器。此外，每个细调驱动器26₁和26₂通过利用相反极性控制信号驱动细调致动器来控制针对相应的致动器臂的顶部磁头和底部磁头的细调致动器，以便使致动器臂的振动模式衰减。在一个实施方案中，致动器臂的振动模式可以通过使对应于偶数/奇数组的致动器臂的控制信号交错来进一步衰减，如图2C所示。也就是说，将第一细调驱动器26₁的正/负控制信号28₁和28₂施加到第一致动器臂的细调致动器，将第二细调驱动器26₂的正/负控制信号30₁和30₂施加到下一个致动器臂的细调致动器，依此类推，以便使正/负控制信号交错。

在一个实施方案中，当同时访问两个磁盘表面时，与访问不同磁盘的磁盘表面相比，在访问同一磁盘的磁盘表面(顶部和底部)时，每个磁盘表面的数据磁道之间的径向偏移可能是最小的。再次参考图2C以及图3的流程图，当同时访问磁盘16₂的顶部/底部磁盘表面时(框38)，第一细调驱动器26₁(使用正控制信号28₁)控制细调致动器20₁，以便在磁盘16₂的顶部磁盘表面上方伺服磁头22₁(框40)。第二细调驱动器26₂(使用负控制信号30₂)同时控制细调致动器20₃，以便在磁盘16₂的底部磁盘表面上方伺服磁头22₃(框42)。在该实施方案中，将细调驱动器控制信号施加到交错的偶数/奇数组的致动器臂的细调致动器，诸如图2C所示，使得能够同时访问同一磁盘的顶部/底部磁盘表面。在其他实施方案中，可以同时访问不同磁盘的顶部或底部磁盘表面，诸如使用第一细调驱动器26₁访问磁盘16₂的顶部磁盘表面，并且使用第二细调驱动器26₂访问磁盘16₃的顶部磁盘表面。在另一个实施方案中，可以测量磁盘表面上的数据磁道的相对径向偏移，并且磁盘表面可以被分组成对，使得每对的数据磁道之间的径向偏移最小化。

再次参考图2C的实施方案，顶部磁头在顶部磁盘16₁的顶部磁盘表面上方被致动，并且底部磁头在底部磁盘16_N的底部磁盘表面上方被致动。在该实施方案中，第一细调驱动器26₁使用正控制信号28₁控制顶部磁头的细调致动器并且使用负控制信号28₂控制底部磁头的细调致动器。在替代实施方案中，针对顶部/底部磁头的细调致动器可由第二细调驱动器26₂使用正/负控制信号30₁和30₂来控制。这样，致动器臂的振动模式通过利用相反极性的控制信号驱动两个细调致动器来衰减。

在图2C的实施方案中，负极性控制信号28₂和30₂被示出为通过使对应的正极性控制信号28₁和30₁反相而生成。然而，图2C所示的模拟反相器仅指示在一个实施方案中，由每个细调驱动器生成的控制信号具有相反的极性。在其他实施方案中，可以以任何其他合适的方式生成正极性控制信号/负极性控制信号，诸如通过使用具有相等增益的非反相放大器和反相放大器。

可以采用任何合适的控制电路来实现上述实施方案中的流程图，例如任何合适的集成电路或电路。例如，控制电路可以在读取通道集成电路内实现，或者在与读取通道分开的部件中实现，诸如数据存储控制器，或者上述某些操作可以由读取通道执行，而其他操作可以由数据存储控制器执行。在一个实施方案中，读取通道和数据存储控制器实现为单独的集成电路，并且在替代实施方案中，它们被制造成单个集成电路或片上系统(SOC)。此外，控制电路可包括合适的电源电路和/或合适的前置放大器电路，该前置放大器电路实现为单独的集成电路，集成到读取通道或数据存储控制器电路中，或集成到SOC中。

在一个实施方案中，控制电路包括执行指令的微处理器，该指令可操作以使微处理器执行本文所述的流程图。指令可存储在任何计算机可读介质中。在一个实施方案中，它们可被存储在微处理器外部的或者与SOC中的微处理器集成的非易失性半导体存储器上。在另一个实施方案中，控制电路包括合适的逻辑电路，诸如状态机电路。在一些实施方案中，流程图块中的至少一些可以使用模拟电路(例如，模拟比较器、定时器等)来实现，并且在其他实施方案中，块中的一些可以使用数字电路或模拟/数字电路的组合来实现。

此外，任何合适的电子设备，诸如计算设备、数据服务器设备、媒体内容存储设备等，可包括如上所述的存储介质和/或控制电路。

上述各种特征和过程可以彼此独立地使用，或者可以以各种方式组合。所有可能的组合和子组合均旨在落入本公开的范围内。另外，在一些具体实施中可以省略某些方法、事件或过程块。本文描述的方法和过程也不限于任何特定序列，并且与其相关的块或状态可以以适当的其他序列执行。例如，所描述的任务或事件可以以不同于具体公开的顺序执行，或者多个可以在单个块或状态中组合。示例性任务或事件可以串行、并行或以某种其他方式执行。可以向所公开的示例性实施方案添加任务或事件或从其中删除任务或事件。本文描述的示例性系统和部件可以与所描述的不同地配置。例如，与所公开的示例性实施方案相比，可以添加、移除或重新布置元件。

虽然已经描述了某些示例实施方案，但是这些实施方案仅作为示例呈现，并且不旨在限制本文所公开的发明的范围。因此，上述描述中的任何内容均不旨在暗示任何特定特征、特性、步骤、模块或块是必要的或必不可少的。实际上，本文描述的新颖方法和系统可以各种其他形式体现。此外，在不脱离本文公开的实施方案的实质的情况下，可以对本文描述的方法和系统的形式进行各种省略、替换和改变。

Claims (20)

1.一种数据存储设备，包括：

多个磁盘，所述多个磁盘各自包括顶部磁盘表面和底部磁盘表面；

多个致动器臂，所述多个致动器臂各自包括第一细调致动器和第二细调致动器，所述第一细调致动器被配置为在所述顶部磁盘表面中的一个顶部磁盘表面上方致动顶部磁头，所述第二细调致动器被配置为在所述底部磁盘表面中的一个底部磁盘表面上方致动底部磁头；

粗调致动器，所述粗调致动器被配置为同时移动所述致动器臂以在相应的顶部磁盘表面和底部磁盘表面上方致动所述顶部磁头和所述底部磁头；

第一驱动器，所述第一驱动器被配置为驱动偶数交错的致动器臂的所述第一细调致动器和所述第二细调致动器，其中所述第一驱动器被配置为：

将第一控制信号施加到所述偶数交错的致动器臂的所述第一细调致动器；以及

将第二控制信号施加到所述偶数交错的致动器臂的所述第二细调致动器，所述第二控制信号具有与所述第一控制信号相反的极性；并且

第二驱动器，所述第二驱动器被配置为独立于驱动所述偶数交错的致动器臂的所述第一细调致动器和所述第二细调致动器的所述第一驱动器，来驱动奇数交错的致动器臂的所述第一细调致动器和所述第二细调致动器，其中所述第二驱动器被配置为：

将第三控制信号施加到所述奇数交错的致动器臂的所述第一细调致动器；以及

将第四控制信号施加到所述奇数交错的致动器臂的所述第二细调致动器，所述第四控制信号具有与所述第三控制信号相反的极性。

2.根据权利要求1所述的数据存储设备，其中使用所述第一驱动器和所述第二驱动器驱动交错的致动器臂的所述第一细调致动器和所述第二细调致动器使所述致动器臂的振动模式衰减。

3.根据权利要求1所述的数据存储设备，还包括控制电路，所述控制电路被配置为：

基于从第一磁盘的顶部磁盘表面读取的第一伺服数据来控制所述第一驱动器，以便使用所述相应的顶部磁头存取所述第一磁盘的所述顶部磁盘表面；以及

基于从所述第一磁盘的底部磁盘表面读取的第二伺服数据来控制所述第二驱动器，以便使用所述相应的底部磁头存取所述第一磁盘表面的所述底部磁盘表面。

4.根据权利要求1所述的数据存储设备，其中，所述第二控制信号是通过将所述第一控制信号反相而生成的，并且所述第四控制信号是通过将所述第三控制信号反相而生成的。

5.根据权利要求4所述的数据存储设备，其中，所述反相是使用模拟变换器进行的。

6.根据权利要求4所述的数据存储设备，其中，使用具有第一增益的非反相放大器和具有等于所述第一增益的第二增益的反相放大器来进行所述反相。

7.根据权利要求1所述的数据存储设备，还包括控制电路，所述控制电路被配置为：

使用与所述偶数交错的第一致动器臂的第二精细致动器耦合的所述顶部磁头存取第一磁盘的顶部磁盘表面；并且

在存取所述第一磁盘的顶部磁盘表面的同时，使用与所述奇数交错的第一致动器臂的第一精细致动器耦合的所述底部磁头存取所述第一磁盘的底部磁盘表面。

8.根据权利要求7所述的数据存储设备，其中，所述控制电路还被配置为：

使用与所述奇数交错的第一致动器臂的第二精细致动器耦合的所述顶部磁头存取第二磁盘的顶部磁盘表面；并且

在存取所述第二磁盘的顶部磁盘表面的同时，使用与所述偶数交错的第二致动器臂的第一精细致动器耦合的所述底部磁头存取所述第二磁盘的底部磁盘表面。

9.一种控制电路，包括：

第一驱动器，所述第一驱动器被配置为驱动多个致动器臂中的每个偶数交错的致动器臂的第一细调致动器和第二细调致动器，其中所述第一驱动器被配置为：

将第一控制信号施加到所述偶数交错的致动器臂的所述第一细调致动器；以及

将第二控制信号施加到所述偶数交错的致动器臂的所述第二细调致动器，所述第二控制信号具有与所述第一控制信号相反的极性；并且

第二驱动器，所述第二驱动器被配置为独立于驱动所述偶数交错的致动器臂的所述第一细调致动器和所述第二细调致动器的所述第一驱动器，来驱动所述致动器臂中的每个奇数交错的致动器臂的第一细调致动器和第二细调致动器，其中所述第二驱动器被配置为：

将第三控制信号施加到所述奇数交错的致动器臂的所述第一细调致动器；以及

将第四控制信号施加到所述奇数交错的致动器臂的所述第二细调致动器，所述第四控制信号具有与所述第三控制信号相反的极性。

10.根据权利要求9所述的控制电路，其中：

所述第二控制信号是通过将所述第一控制信号反相而生成的，并且所述第四控制信号是通过将所述第三控制信号反相而生成的。

11.根据权利要求10所述的控制电路，其中，所述反相是使用模拟变换器进行的。

12.根据权利要求10所述的控制电路，其中，使用具有第一增益的非反相放大器和具有等于所述第一增益的第二增益的反相放大器来进行所述反相。

13.根据权利要求9所述的控制电路，其中，所述控制电路被配置为：

使用与所述偶数交错的第一致动器臂的第二精细致动器耦合的磁头存取第一磁盘的顶部磁盘表面；并且

在存取所述第一磁盘的顶部磁盘表面的同时，使用与所述奇数交错的第一致动器臂的第一精细致动器耦合的磁头存取所述第一磁盘的底部磁盘表面。

14.根据权利要求13所述的控制电路，其中，所述控制电路还被配置为：

使用与所述奇数交错的第一致动器臂的第二精细致动器耦合的磁头存取第二磁盘的顶部磁盘表面；并且

在存取所述第二磁盘的顶部磁盘表面的同时，使用与所述偶数交错的第二致动器臂的第一精细致动器耦合的磁头存取所述第二磁盘的底部磁盘表面。

15.一种控制电路，包括：

用于驱动多个致动器臂中的每个偶数交错的致动器臂的第一细调致动器和第二细调致动器的第一装置，其中所述第一装置包括：

用于将第一控制信号施加到所述偶数交错的致动器臂的所述第一细调致动器的装置；和

用于将第二控制信号施加到所述偶数交错的致动器臂的所述第二细调致动器的装置，所述第二控制信号具有与所述第一控制信号相反的极性；并且

用于独立于驱动所述偶数交错的致动器臂的所述第一细调致动器和所述第二细调致动器的第一驱动器，来驱动的所述致动器臂中的每个奇数交错的致动器臂的所述第一细调致动器和所述第二细调致动器的第二装置，所述第二装置包括：

用于将第三控制信号施加到所述奇数交错的致动器臂的所述第一细调致动器的装置；和

用于将第四控制信号施加到所述奇数交错的致动器臂的所述第二细调致动器的装置，所述第四控制信号具有与所述第三控制信号相反的极性。

16.根据权利要求15所述的控制电路，其中：所述第二控制信号是通过将所述第一控制信号反相而生成的，并且所述第四控制信号是通过将所述第三控制信号反相而生成的。

17.根据权利要求16所述的控制电路，其中，所述反相是使用模拟变换器进行的。

18.根据权利要求16所述的控制电路，其中，使用具有第一增益的非反相放大器和具有等于所述第一增益的第二增益的反相放大器来进行所述反相。

19.根据权利要求15所述的控制电路，其中，所述控制电路被配置为：

使用与所述偶数交错的第一致动器臂的第二精细致动器耦合的磁头存取第一磁盘的顶部磁盘表面；并且

在存取所述第一磁盘的顶部磁盘表面的同时，使用与所述奇数交错的第一致动器臂的第一精细致动器耦合的磁头存取所述第一磁盘的底部磁盘表面。

20.根据权利要求19所述的控制电路，其中，所述控制电路还被配置为：

使用与所述奇数交错的第一致动器臂的第二精细致动器耦合的磁头存取第二磁盘的顶部磁盘表面；并且

在存取所述第二磁盘的顶部磁盘表面的同时，使用与所述偶数交错的第二致动器臂的第一精细致动器耦合的磁头存取所述第二磁盘的底部磁盘表面。