CN114762257A - 非线性校正 - Google Patents

非线性校正 Download PDF

Info

Publication number
CN114762257A
CN114762257A CN202080082422.1A CN202080082422A CN114762257A CN 114762257 A CN114762257 A CN 114762257A CN 202080082422 A CN202080082422 A CN 202080082422A CN 114762257 A CN114762257 A CN 114762257A
Authority
CN
China
Prior art keywords
order nonlinear
linear
nonlinear
coefficients
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080082422.1A
Other languages
English (en)
Inventor
P·古普塔
J·坦古杜
A·保罗斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/061,730 external-priority patent/US11239854B2/en
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN114762257A publication Critical patent/CN114762257A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/1085—Measuring or testing using domain transforms, e.g. Fast Fourier Transform
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/38—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及一种用于非线性校正的方法(600)，其包含从含有第一模/数转换器的数据信号路径接收(608、622)第一输出信号，以及从第二模/数转换器接收第二输出信号。所述方法还包含使用所述第一输出信号产生(624、626、628)第一非线性系数，以及使用所述第一及所述第二输出信号产生(610、612、614、616)第二非线性系数。所述方法进一步包含通过所述数据信号路径中的非线性校正器应用(634)所述第一及第二非线性系数来补偿从所述第一模/数转换器输出的数字化信号中的非线性分量，以产生经校正数字化信号。

Description

非线性校正
技术领域
本发明大体上涉及非线性校正，且更具体地来说，涉及在系统内产生非线性校正系数及执行非线性校正。
背景技术
例如移动电话、音频及视频设备、有线通信系统、测量设备、雷达系统等的电子系统可包含一或多个非线性电路或组件，其可对系统的性能产生不利影响。一个此类非线性电路是模/数转换器(“ADC”)，其将连续时间模拟信号(例如，电压或电流)转换成与连续时间信号的量值成比例的离散时间表示(数字或数字化信号)。但是，系统内可存在其它非线性源，例如来自(例如)在安装ADC的用户端处的印刷电路板(“PCB”或“板”)上的电路。还可存在由连续时间信号的发射器的组件引起的“源非线性”。非线性校正器可用于补偿系统内的非线性。
发明内容
随着技术的进步，一些非线性校正方法可能无法满足目标性能规范。例如，无线基础设施(“WI”)市场正朝着基于射频ADC(“RF-ADC”)的采样架构发展，这是因为其易于支持多频带及较宽的带宽，而板空间减小。因此，关键关注点包含RF-ADC非线性性能度量，例如二阶及三阶谐波失真以及二阶及三阶互调失真。实例目标无杂散动态范围(“SFDR”)规范在各种接收器操作场景下为-80dBFS，例如在各种输入电平、奈奎斯特(Nyquist)区(频率)及温度范围(例如，-40C到125C)下。但是，当未经校正ADC输出信号电平为-55dBFS(这在一些应用中发生)时，-80dBFS的目标SFDR是具有挑战性的。
另外，可存在由用户端处的板电路引起的非线性(例如二阶非线性)及由于温度、电压变化及/或老化效应引起的非线性，如果不校正，这使得难以满足目标性能规范。此外，希望在不校正源非线性的情况下校正由ADC(及例如驻留在具有ADC的芯片上的其它电路)引起的非线性及由板电路及系统内的其它效应引起的非线性。例如，源非线性可由发射器的RF功率放大器及数字预失真电路引起。
校正或补偿系统中的非线性的一种解决方案是对从ADC输出的数字信号应用工厂校准的非线性校正。即，在生产时，针对一定范围的采样率、奈奎斯特区及数字步进衰减器(DSA)索引确定非线性校正系数，且将其存储在存储器中。在运行期间，基于接收器配置，从存储器将适当的非线性校正系数编程到非线性校正器中。但是，这种方法有一些限制。例如，执行工厂内校准所需的时间及存储系数所需的存储器增加装置成本。此外，工厂校准不考虑其它非线性源(例如由其上安装ADC的板引起的二阶非线性)以及由于温度、电压及/或老化引起的变化。
所公开的非线性校正的实例解决这些限制。根据本公开的一或多个实例，从含有板电路、主(例如，第一)ADC及非线性校正器的数据信号路径输出的数字信号用于确定或产生(例如，通过估计)非线性校正器用于校正从主ADC输出的数字信号的一些非线性校正系数。例如，从数据信号路径输出的数字信号用于确定用于校正例如由主ADC(以及与主ADC共同定位的电路)引起及由板电路引起的二阶非线性的非线性校正系数。此外，从数据信号路径及从含有参考(例如，第二)ADC的参考路径两者输出的数字信号用于估计非线性校正器使用的非线性校正系数的剩余者。例如，参考路径用于减去含有源非线性及由板电路引起的二阶非线性的信号，以便确定用于校正例如由主ADC(以及与主ADC共同定位的电路)引起的三阶非线性的非线性校正系数。
以这种方式，所公开的实例可在运行时实施以补偿或校正由数据信号路径中的电路引起的非线性，而不校正或补偿源非线性。此外，所公开的实例可以周期性时间间隔来实施，以校正或补偿由于温度、电压及/或老化引起的非线性性能的变化。另外，由于在运行时确定非线性校正系数，因此通过消除校正系数的工厂内校正及非易失性存储，可降低实施本文所描述的一或多个实例的系统的成本。
在一个实例中，一种用于非线性校正的方法包含从含有第一模/数转换器的数据信号路径接收第一输出信号，以及从第二模/数转换器接收第二输出信号。所述方法还包含使用所述第一输出信号产生第一非线性系数，以及使用所述第一及所述第二输出信号产生第二非线性系数。所述方法进一步包含通过所述数据信号路径中的非线性校正器应用所述第一及第二非线性系数来补偿从所述第一模/数转换器输出的数字化信号中的非线性分量，以产生经校正数字化信号。
在另一实例中，一种系统包含非线性系数产生器及耦合到所述非线性系数产生器的非线性校正器。所述非线性系数产生器被配置为处理第一数字化信号以产生二阶非线性系数，及处理所述第一数字化信号及第二数字化信号以产生三阶非线性系数。所述非线性校正器被配置为使用所述二阶及三阶非线性系数校正从模/数转换器输出的数字化信号中的非线性分量，以产生经校正数字化信号。
在另一实例中，一种系统包含数字信号路径、参考路径及非线性系数产生器。所述数字信号路径包含具有第一ADC输入及第一ADC输出的第一模/数转换器(ADC)、及具有耦合到所述第一ADC输出的第一非线性校正器输入且具有第二非线性校正器输入的非线性校正器。所述参考路径包含具有第二ADC输入及第二ADC输出的第二ADC。所述非线性系数产生器具有耦合到所述数据信号路径的第一输入、耦合到所述第二ADC输出的第二输入，及耦合到所述第二非线性校正器输入的输出。所述非线性系数产生器被配置为：从所述数据信号路径接收第一数字化信号；从所述第二ADC接收第二数字化信号；使用所述第一数字化信号产生二阶非线性系数；使用所述第一及第二数字化信号产生三阶非线性系数；及将所述二阶及三阶非线性系数提供到所述非线性校正器。
附图说明
图1描绘根据本公开的包含非线性校正电路的实例系统。
图2描绘可在图1中展示的系统中实施的实例非线性校正器。
图3描绘可在图1中展示的系统中实施的实例非线性系数产生器。
图4描绘说明在图3中展示的非线性系数产生器中产生的非线性系数之间的误差协方差的实例模拟结果的图。
图5描绘说明在图3中展示的非线性系数产生器中产生的非线性系数之间的误差协方差的实例模拟结果的另一图。
图6描绘说明可由图1到3中展示的非线性校正电路执行的用于非线性校正的实例方法的流程图。
图7描绘仅使用从数据信号(主)路径输出的数字信号来估计非线性校正系数以促进非线性校正的实例非线性校正电路，所述非线性校正电路可在图1及3中展示的非线性校正电路中实施。
图8描绘可在图7中展示的非线性校正电路中实施的实例仓(bin)识别电路。
图9A、9B及9C描绘用于非线性系数产生的实例仓识别。
图10描绘说明可由图1及7中展示的非线性校正电路执行的用于非线性校正的实例方法的流程图。
图11描绘使用从数据信号路径及参考路径两者输出的数字信号来估计非线性校正系数以促进非线性校正的实例非线性校正电路，所述非线性校正电路可在图1及3中展示的非线性校正电路中实施。
图12描绘可在图11中展示的非线性校正电路中实施的实例信道估计电路。
图13描绘可在图11中展示的非线性校正电路中实施的实例信道均衡电路。
图14描绘说明可由图1及11中展示的非线性校正电路执行的用于非线性校正的实例方法的流程图。
具体实施方式
在图式中，相同的元件符号在全文指相同的元件，且各种特征不一定是按比例绘制的。在说明书及权利要求书中，术语“包含”及“具有”及其变体希望以类似于术语“包括”的方式包含，除非另有说明。另外，术语“耦合(couple/coupled/couples)″意味着间接或直接电或机械连接。
首先参考图1，其描绘根据本公开的包含非线性校正电路116及122的实例系统100。在实例中，系统100包含在例如移动电话、音频及视频设备、有线通信系统、测量设备、雷达系统等的系统的接收器电路中(例如，作为收发器的部分)。
系统100包含PCB或板102及附接到板102的天线104。板102含有或在其上已安装滤波器106、PCB或板电路108、(第一)数字步进衰减器(DSA)112、主(第一)ADC 114、非线性(“NL”)校正器116、参考(第二)DSA 118、参考(第二)ADC 120、NL系数产生器122、控制器124及数字信号处理器(“DSP”)126，其包含数字下转换器128且可包含其它电路(未展示)。安装在板102上的电路包含如所说明的耦合在一起的输入及输出，以允许在板102的运行期间处理数据信号。频谱图130到140是在系统100内的各种处理阶段的数据信号(标记为142到154)的频域表示。
滤波器106、PCB电路108、DSA 112、主ADC 114及NL校正器116形成本文所称的“数据信号路径”或“主路径”，接收到天线104中的数据信号在被提供到DSP 126用于进一步处理之前通过所述路径行进且处理。参考DSA 118及参考ADC 120形成本文所称的“参考路径”。此外，在特定实例中，DSA 112、主ADC 114、NL校正器116、参考DSA 118、参考ADC 120、NL系数产生器122及控制器124共同定位于安装到板102的芯片110上。但是，在其它实例中不必如此。
此外，DSA 112、主ADC 114、参考DSA 118及参考ADC 120被实施为硬件中的电路。NL系数产生器122及/或NL校正器116可被实施为硬件或固件中的电路，或者由执行存储在存储器中的指令的处理器(例如微处理器或微控制器，其可与控制器124相同或不同)实施。控制器124(例如微控制器)控制由NL系数产生器122及NL校正器116执行的数字过程的定时。控制器124还可向芯片110上的电路提供控制信号，例如DSA索引或值或控制旗标。
在操作或运行时间期间，由天线104接收含有数据的模拟信号142(在本文中还可互换地称为模拟数据信号或源输入信号)。在此实例中，经接收模拟数据信号142是基频或载波频率f1及f2的双频调(two-tone)输入信号，如频谱图130所说明。此外，在此实例中，经接收信号142是RF信号，其中f1及f2在无线电频谱内。频谱图130还展示经接收信号142包含由发射器的电路(例如功率放大器及/或数字预失真电路)中的非线性引起的“源”非线性分量。在此实例中，源非线性分量包含：在DC及在频率f2-f1、2f1、2f2及f1+f2处的二阶非线性分量；在频率2f1-f2及2f2-f1处的“近”三阶非线性分量，其更接近基频；及在频率2f1+f2、3f1、3f2、f1+2f2的“远”三阶非线性分量，其离基频更远。
经接收信号142通过滤波器106，在实例中所述滤波器是频带选择滤波器，其限制经接收信号142的带宽。在此实例中，滤波器106滤除所有二阶非线性分量及远三阶非线性分量。因此，如频谱图132所说明，从滤波器106输出的模拟数据信号144仅包含经接收信号142的在f1及f2处的基频分量及在2f1-f2及2f2-f1的近三阶非线性分量。
从滤波器106输出的模拟数据信号144通过PCB电路108，所述PCB电路引入在DC、f2-f1、2f1、2f2及f1+f2处的二阶非线性分量，如频谱图134所说明。PCB电路108可包含PCB迹线、PCB 102与芯片110之间的接口、及/或将二阶非线性引入数据信号中的其它板损伤。
DSA 112及参考DSA 118两者接收从PCB电路108输出的模拟数据信号146，以分别通过主路径及参考路径进行进一步处理。在主路径内，DSA 112将模拟数据信号146衰减某一衰减值，所述衰减值可由例如由控制器124提供到DSA 112的数字值选择。主ADC 114(在此实例中其是RF-ADC)将模拟数据信号146数字化以产生由频谱图138表示的数字数据信号150(x[n])。在本文中，数字数据信号还可互换地称为数字数据、数字化数据或简称为数据。类似地，在参考路径内，参考DSA 118将模拟数据信号146衰减某一衰减值，所述衰减值可由例如由控制器124提供到参考DSA 118的数字值选择。参考ADC 120(在此实例中其也是RF-ADC)将模拟数据信号146数字化以产生由频谱图136表示的数字数据信号148。
相对来说，参考DSA 118比DSA 112更线性，且参考ADC 120比主ADC 114更线性，且参考分量118及120因此可具有比分量112及114更低的相关联信噪比。在特定实例中，参考DSA 118及参考ADC 120是“高度线性的”，这意味着在信号处理期间未引入额外的二阶或三阶非线性，如通过比较进入参考路径的模拟数据信号146的频谱图134与离开参考路径的数字数据信号148的频谱图136所展示。
相比之下，由DSA 112及主ADC 114执行的处理引入在DC、f2-f1、2f1、2f2及f1+f2处的二阶非线性分量；在2f1-f2及2f2-f1处的近三阶非线性分量；及在2f1+f2、3f1、3f2、f1+2f2处的远三阶非线性分量，如频谱图138所说明。包含NL系数产生器122及NL校正器116的非线性校正电路操作以校正(例如，去除、减轻或补偿)数字数据信号150中的这些非线性分量。因此，从NL校正器116输出的数字数据信号154(y[n]，本文也称为非线性经校正数据154)可具有类似于离开滤波器106的模拟数据信号144的频谱图132的频谱图140。
即，NL系数产生器122针对主ADC 114操作的给定采样率、奈奎斯特区、DSA设置等产生(例如，通过估计)非线性校正系数152。NL校正器116使用或应用经估计非线性校正系数152来校正数字数据信号150中的由PCB电路108、DSA 112及主ADC 114的非线性引起的非线性分量，而不校正源非线性分量。
作为区别，非线性校正系数是由NL系数产生器估计且由NL校正器用于校正数字化信号且借此产生经校正数字化信号(本文也称为非线性经校正数据)的值。非线性(“NL”)校正系数在本文也可互换地称为非线性系数、校正系数、系数值及系数。相比之下，产生非线性项以对信号中的非线性分量建模，并且一旦产生，非线性项可由NL系数产生器使用以估计NL校正系数，或由NL校正器使用以应用经估计NL校正系数来校正数字化信号。而且，非线性分量是信号内在除基频以外的频率处的杂散分量。
NL校正器116将非线性经校正数据154提供到DSP 126。在DSP 126中，数字下转换器128对非线性经校正数据154进行下转换，以将下转换的同相及正交相数据提供到下游电路(未展示)用于进一步处理，例如用于视频及/或音频输出。例如，数字下转换器128将非线性经校正数据154与本地振荡器的正弦及余弦信号相乘以产生下转换的数据。
在实例中，通过将多接入点沃尔泰拉(Voltera)模型及基于导数项的模型应用到ADC 114的原始输出样本，而对从主ADC 114输出的数字数据信号150(x[n])的非线性分量进行建模。例如，x[n]的非线性分量可使用非线性项来建模，例如：
二阶项：x2[n]，x[n]x′[n]，x′2[n]
三阶项：x3[n]，x2[n]x′[n]，x[n]x′2[n]，x′3[n]，x2[n]x[n+1]
或更高阶非线性项。
图2描绘可在图1中展示的系统100中实施的实例非线性校正器116。NL校正器116包含N个非线性项产生器202、乘法器204及加法器206，其每一者中仅有一个被标记。NL校正器116的组件202到206可实施为硬件或固件中的电路，或者由执行存储在存储器中的指令的处理器(例如微处理器或微控制器，其可与控制器124相同或不同)实施。
非线性项产生器202产生对应于x[n]的各种非线性项(例如上文所展示的二阶及三阶非线性项)以用于非线性校正。系数值(C1...CN)152(本文也称为非线性校正系数)由NL系数产生器122估计并提供到NL校正器116以用于非线性校正。例如，NL校正系数152的值可随着DSA 112、主ADC 114及温度的不同情况而变化。
NL校正器116的乘法器204将非线性项依系数值按比例缩放。NL校正器116的加法器206将经按比例缩放的非线性项与数字数据信号150组合，以产生非线性经校正数据154。将应用于(例如用于按比例缩放)NL校正器中的二阶NL项的NL校正系数(值)在本文称为“二阶NL校正系数”。类似地，将应用于(例如用于按比例缩放)NL校正器中的三阶NL项的NL校正系数(值)在本文称为“三阶NL校正系数”，以此类推。
图3描绘可在图1中展示的系统100中实施的实例NL系数产生器122。如说明，NL系数产生器122包含NL系数估计器及跟踪器300以及NL系数估计器及跟踪器304。在实例实施方案中，NL系数产生器122还包含二阶NL系数选择器302(其可并入框300中)及三阶NL系数选择器306(其可并入框304中)。选择器302及306可用于寻址数据信号内的非线性分量的混叠。
NL系数产生器122的组件300到306可实施为硬件或固件中的电路，或者由执行存储在存储器中的指令的处理器(例如微处理器或微控制器，其可与控制器124相同或不同)实施。此外，在一个实例中，NL系数估计器及跟踪器300以及NL系数估计器及跟踪器304使用单独的电路来实施，如由单独的框300及304所表示。例如，NL系数估计器及跟踪器300使用图7到8中展示且下文参考图7到8所描述的电路来实施，并且NL系数估计器及跟踪器304使用图11到13中展示且下文参考图11到13所描述的电路来实施。但是，在另一实例实施方案中，使用共享电路实施NL系数估计器及跟踪器300以及NL系数估计器及跟踪器304的全部或一部分。但是，在特定实例中，即使在共享其它电路的情况下，在NL系数估计器及跟踪器300以及NL系数估计器及跟踪器304中使用的滤波器(例如卡尔曼(Kalman)滤波器)也是分开的。
通常，NL系数估计器及跟踪器300仅处理从主路径输出的数据信号(信号150或154)以产生一些NL校正系数，这在本文也被称为“盲非线性估计”。例如，NL系数估计器及跟踪器300处理主路径数据信号以仅提供用于校正来自主ADC 114的输出信号中的二阶非线性分量的二阶NL校正系数。在信号150中剩余的近三阶源NL分量不受应用二阶NL校正系数的影响。
在一个实例中，NL系数估计器及跟踪器300仅估计二阶NL校正系数。在另一实例中，NL系数估计器及跟踪器300估计二阶及三阶NL校正系数两者，且使用选择器302从中选择二阶NL校正系数。在此实例中，估计器还维持二阶及三阶系数的估计的解耦的测量。基于解耦测量选择二阶估计系数。如果测量指示在二阶及三阶系数的估计之间存在充分的解耦，那么选取二阶估计系数。
如之前提及，NL系数估计器及跟踪器300可使用图7到8中展示及下文参考图7到8描述的电路来实施。如下文进一步详细描述，非线性校正电路包含非线性系数估计及跟踪电路，其捕获非线性校正器116的输入或输出处的数据，基于捕获的数据产生非线性项，并将捕获的数据及非线性项从时域转换到频域。选择具有低电平信号(基于第一阈值确定)及高电平非线性项(基于第二阈值确定)的频率仓用于非线性校正系数估计。如果捕获非线性校正器116的输出，那么捕获的数据的响应从残差非线性转换为完全非线性。基于所选频率仓的非线性项及捕获的数据来估计非线性校正系数。
通常，NL系数估计器及跟踪器304处理从主路径输出的数据信号(信号150或154)及从参考路径输出的数据信号148以产生一些NL校正系数，这在本文也被称为“基于参考的非线性估计”。主路径在本文中也可互换地称为主数据路径。参考路径在本文中也可互换地称为参考数据路径。例如，NL系数估计器及跟踪器304处理主路径数据信号及参考路径数据信号，以仅提供用于校正来自主ADC 114的输出信号中的三阶非线性分量的三阶NL校正系数。在信号150中剩余的近三阶源NL分量不受应用三阶NL校正系数的影响，这是因为参考路径用于从NL系数估计中减去这些分量。
在一个实例中，NL系数估计器及跟踪器304仅估计三阶NL校正系数。在另一实例中，NL系数估计器及跟踪器304估计二阶及三阶NL校正系数两者，并使用选择器306从中选择三阶NL校正系数。在此实例中，估计器还维持二阶及三阶系数的估计的解耦的度量。基于解耦测量选择三阶估计系数。如果测量指示在二阶及三阶系数的估计之间存在充分的解耦，那么选取三阶估计系数。
如之前提及，NL系数估计器及跟踪器304可使用图11到13中展示及下文参考图11到13描述的电路来实施。如下文进一步详细描述，非线性校正电路包含主数据路径及参考数据路径。输入信号在每一数据路径中数字化并从时域转换到频域。相对于主数据路径计算参考数据路径的信道估计，且应用所述信道估计来均衡参考数据路径。从主数据路径数据中减去均衡的参考数据路径数据，且将差与主数据路径ADC输出一起提供到非线性系数估计电路，用于产生非线性校正系数。在此实例中，参考路径促进从主ADC 114输出的信号150中减去数字步进衰减器输入(包含源非线性分量及由PCB电路或甚至输入信号引起的二阶非线性分量)。
如进一步提及，存在一些用例场景，此时二阶非线性分量可混叠并回落到接近三阶非线性分量(或在其之上)，或反之亦然。在此类场景中，盲NL估计或基于参考的NL估计中的任一者或两者可变得收敛或偏置较慢。选择器302及306可用于寻址混叠。
在实例中，NL系数产生器122可在后台运行，其中盲NL估计(框300)及基于参考的NL估计(框304)交错执行。因此，在一个时间间隔或循环期间执行一种估计方法，而在下一时间间隔或循环期间执行另一种估计方法。在特定实例中，NL系数产生器122每100毫秒在两种估计方法之间切换。但是，取决于估计方法相对于彼此收敛得多快，一种估计方法可比另一种估计方法执行更长的时间间隔。
例如，在两种估计方法期间，产生二阶及三阶NL项两者。另外，跟踪二阶及三阶NL校正系数两者以及它们的的不确定性或质量(例如，使用多状态卡尔曼滤波器)。此外，当在NL系数估计中使用基于统计的滤波器(例如多状态卡尔曼滤波器)时，可使用先前或历史数据对当前数据进行加权以改进NL系数估计。例如，两种估计模式具有独立的卡尔曼滤波器来估计及跟踪系数。基于卡尔曼滤波器的实施方案还使用状态误差协方差矩阵跟踪估计的质量。此状态误差协方差矩阵数据可用于确定估计系数之间的解耦。如果误差协方差矩阵指示任何二阶系数估计与任何三阶系数估计之间的协方差低于配置的阈值，那么将它们解耦。
在盲NL估计期间，基于二阶NL系数与三阶NL系数的估计的误差协方差来选择二阶NL系数(框302)。类似地，在基于参考的NL估计期间，基于三阶NL系数与二阶NL系数的估计的误差协方差来选择三阶NL系数(框306)。当误差协方差(例如，以分贝(dB)为单位的协方差相关性)降到低于可编程阈值时，NL系数估计可认为是可靠的，且借此被选择并提供到NL校正器116。
图4描绘说明在图3中展示的非线性系数产生器122中产生的二阶与三阶非线性系数之间的误差协方差的实例模拟结果的图400。图400说明在计算协方差值期间的若干中断内以dB为单位的协方差相关性的曲线图402。
在此第一场景中，ADC 114采样率(Fs)是256。在(频率)仓#51(大约Fs/5)处馈送单频调，并且频率仓102及103用于非线性系数估计。在这种情况下，2F二阶非线性分量将落入仓102。3F三阶非线性系数将落入仓153并混叠回仓103(Fs-3F＝256-153)。由于存在一个仓间隙，NL系数估计随时间收敛(例如，在约30秒之后)，如协方差相关性减小所展示。一旦协方差值处于可接受的水平(例如，-70dB)，NL系数产生器122就可恢复向NL校正器116提供NL校正系数。
图5描绘说明在图3中展示的非线性系数产生器122中产生的二阶与三阶非线性项系数之间的误差协方差的实例模拟结果的另一图500。图500说明在计算协方差值期间的若干中断内以dB为单位的协方差相关性的曲线图502。
在此第二场景中，ADC 114采样率(Fs)是256。在仓#51.2(恰好Fs/5)处馈送单频调，并且频率仓102及103用于非线性系数估计。在这种情况下，3F三阶非线性分量混叠回2F二阶非线性分量之上。当此发生时，NL系数估计不收敛，如协方差相关性随时间保持稳定所展示。因此，NL系数产生器122可停止向NL校正器116提供NL校正系数，直到协方差相关性处于可接受的水平为止。
图6描绘说明可由图1到3中展示的非线性校正电路执行的用于非线性校正的实例方法600的流程图。尽管为了方便起见循序地进行描绘，但所展示的至少一些动作可按不同顺序执行及/或并行执行。另外，一些实施方案可仅执行所展示的一些动作。
通常，电路从包含第一ADC及NL校正器的数据信号路径接收第一输出信号(例如，信号150或154)，并从第二ADC接收第二输出信号。电路使用第一输出信号产生第一NL系数(例如，二阶NL系数)，且使用第一及第二输出信号产生第二NL系数(例如，三阶NL系数)。电路应用第一及第二NL系数来补偿从第一ADC输出的数字化信号中的NL分量，以产生经校正数字化信号。
更具体地说，在框602，将信号接收到数据信号(主)路径及参考路径中。例如，将信号146接收到主路径的DSA 112及参考路径的DSA 118中。在框604，主路径中的ADC 112及参考路径中的ADC 120的每一者将信号数字化。在框606，NL系数产生器122确定是否从控制器124接收到参考(“REF”)ADC旗标。
如果接收到REF ADC旗标，那么在框608，NL系数估计器及跟踪器304(且在一个实施方案中，三阶NL系数选择器306)从主路径接收第一数字化信号(信号150或信号154)且从参考路径接收第二数字化信号(信号148)。NL系数估计器及跟踪器304(以及选择器306(如果使用))使用框610到620处理两个数字化信号，以产生三阶NL系数并将其提供到NL校正器116。
参考所述处理，在框610，NL系数估计器及跟踪器304产生NL项，如果不使用选择器306，那么只产生三阶NL项，或者如果使用选择器306，那么产生二阶及三阶NL项两者。在框612，NL系数估计器及跟踪器304从第一及第二数字化信号以及NL项产生第一频域数据。
在框614，NL系数估计器及跟踪器304执行信号减法以产生第二频域数据。例如，从信号150或154的频域数据中减去信号148的频域数据。从减法得到的频域数据及NL项的频域数据组成第二频域数据。在框614，减法去除共同输入信号以及源非线性分量及由PCB电路108引起的非线性分量。
在框616，NL系数估计器及跟踪器304使用第二频域数据估计NL系数。在不使用选择器306的情况下，仅基于或使用三阶NL项估计三阶NL系数。否则，基于或使用二阶及三阶NL项估计二阶及三阶NL系数两者。在框618，选择器306基于二阶及三阶NL系数的估计确定解耦测量(例如，第一协方差值)并基于第一协方差值选择三阶NL系数。在框620，NL系数产生器122将三阶NL系数提供到NL校正器116。
如果未接收到REF ADC旗标，那么在框622，NL系数估计器及跟踪器300(且在一个实施方案中，二阶NL系数选择器302)从主路径接收唯一数字化信号(信号150或信号154)。NL系数估计器及跟踪器300(以及选择器302(如果使用))使用框624到632处理数字化信号，以产生二阶NL系数并将其提供到NL校正器116。
参考所述处理，在框624，NL系数估计器及跟踪器300产生NL项，如果不使用选择器302，那么只产生二阶NL项，或者如果使用选择器302，那么产生二阶及三阶NL项两者。在框626，NL系数估计器及跟踪器300从接收的数字化信号及NL项产生频域数据。
在框628，NL系数估计器及跟踪器300使用频域数据估计NL系数。在不使用选择器302的情况下，仅基于或使用二阶NL项估计二阶NL系数。否则，基于或使用二阶及三阶NL项估计二阶及三阶NL系数两者。在框630，选择器302基于二阶及三阶NL系数的估计确定解耦测量(例如，第二协方差值)并基于第二协方差值选择二阶NL系数。在框632，NL系数产生器122将二阶NL系数提供到NL校正器116。
在框634，NL校正器116接收二阶及三阶NL系数。NL校正器116使用二阶及三阶NL系数来校正从主ADC 114输出的信号150中的非线性分量，以产生经校正数字化信号154。应用二阶及三阶NL系数来补偿由数据信号路径中的电路引起的非线性分量，而不补偿源非线性分量。更具体地说，应用二阶NL系数来补偿由PCB电路108、DSA 112及ADC 114引起的二阶非线性分量，并且应用三阶NL系数来补偿由DSA 112及ADC 114引起的三阶非线性分量。
图7描绘非线性校正电路700，其包含NL校正器116及实例NL系数估计器及跟踪器300，所述NL系数估计器及跟踪器仅处理从主路径输出的数字信号，以促进非线性校正，非线性校正电路700可在图1及3中展示的非线性校正电路中实施。在一个实例中，从主路径输出并由NL系数估计器及跟踪器300处理的数字信号是从主ADC 114输出的信号150。在另一实例中，从主路径输出并由NL系数估计器及跟踪器300处理的数字信号是从NL校正器116输出的信号154。在非线性校正器116的正常操作期间的运行时间，NL系数估计器及跟踪器300产生非线性校正系数，以供非线性校正器116使用。
NL系数估计器及跟踪器300包含数据捕获电路706、非线性项产生电路708、时间频率转换电路710、仓识别电路712、残差非线性转换电路714及非线性系数产生电路716。数据捕获电路706耦合到非线性校正器116的输入及非线性校正器116的输出，以可选择地捕获数字信号150的原始数据样本或非线性经校正数据154的样本，以用于产生非线性校正系数。
数据捕获电路706耦合到非线性项产生电路708及时间频率转换电路710。非线性项产生电路708从数据捕获电路706接收捕获的数据，并处理所述数据以产生非线性项。例如，从x[n]中捕获一组256+k个样本，并且从捕获的样本产生不同的NL项，例如x3[n]、x2[n]x′[n]、x2[n]x[n+1]、(x′[n])3或更高阶NL项。对于每个NL项，产生256个样本。但是，归因于在产生数字导数或其它存储器项时的存储器效应，在输入捕获额外的‘k’个样本(总计256+k)，以针对每一NL项产生有效的256个样本。在实例中，数字导数由反对称有限脉冲响应(FIR)滤波器产生，或者可由其它已知构件产生。
非线性项产生电路708耦合到时间频率转换电路710，并将基于由数据捕获电路706捕获的数据产生的非线性项提供到时间频率转换电路710。时间频率转换电路710将由数据捕获电路706捕获的数据及由非线性项产生电路708产生的非线性项从时域转换到频域。例如，时间频率转换电路710的时间频率框711(仅标记四个中的一个)对从数据捕获电路706接收的捕获数据及由非线性项产生电路708产生的非线性项应用快速傅立叶变换(“FFT”)。在一些实施方案中，时间频率转换电路710在将输入数据乘以窗口函数之后应用FFT。
时间频率转换电路710耦合到仓识别电路712，并将从数据捕获电路706捕获的数据导出的频域数据及其非线性项提供到仓识别电路712。仓识别电路712处理频域数据以识别用于产生非线性校正系数的频率仓。更具体地说，仓识别电路712识别例如与相应阈值相比具有高电平经创建非线性项及低电平输入信号的频率仓，以用于产生非线性校正系数。
残差非线性转换电路714允许将由非线性校正器116产生的非线性经校正数据154用作到非线性系数估计器及跟踪器300的输入，这为由大的原始非线性水平引起的二阶效应提供性能改进。残差非线性转换电路714通过向非线性经校正数据154的频率响应添加多个校正项来修改非线性经校正数据154的频率响应。每一校正项是每一非线性项的频率响应与应用于非线性校正器116中的对应校正系数值的乘积。非线性经校正数据154的频率响应的修改将非线性测量从“残差非线性测量”转换为“完全非线性测量”。
由仓识别电路712识别的并且由残差非线性转换电路714修改的频率仓由非线性系数产生电路716处理，以估计及跟踪针对每一DSA范围的非线性校正系数，以供非线性校正器116使用。非线性系数产生电路716产生用于DSA 112及ADC 114的当前使用配置的非线性校正系数。在一些实例实施方案中，非线性系数产生电路716包含多状态卡尔曼滤波器以产生非线性校正系数。在由仓识别电路712选择的频率仓，非线性项响应充当要估计的系数的权重，且由残差非线性转换电路714提供的“完全非线性测量”充当如下方程(5)中的矩阵关系所展示的测量。
进一步关于由NL系数产生电路716执行的估计，假设应用于来自ADC 114的输出信号150的数字非线性校正使用四项建模为：
y[n]＝x[n]+c1x3[n]+c2x2[n]x′[n]+c3x2[n]+c4x[n]x′[n]+噪声 (1)
其中：
x[n]是ADC 104或模拟电路的离散化输出；
x′[n]是x[n]的有效导数(来自ADC 114的输出信号150)；
ci是每一非线性项的系数；及
y[n]是数字非线性校正器的输出。
方程(1)可在频域中写成：
F(y[n])＝F(x[n])+c1F(x3[n])+c2F(x2[n]x′[n])+c3F(x2[n])+c4F(x[n]x′[n])+噪声 (2)
Figure BDA0003663721390000131
其中方程(2)对每一频率仓有效。
方程(2)的左侧表示由ADC 114或相关联模拟电路引入的非线性。在没有ADC输入信号的频率仓，上述方程(2)可写成：
Figure BDA0003663721390000132
方程(3)可用于估计非线性系数c1、c2、c3、及c4。此外，原始非线性电平低于约-55dBFS。实际上，其信号电平低于阈值(例如，-55dBFS)的所有频率仓可用于估计系数。
在所选仓(由仓识别电路712选择)中，线性方程简化为：
Figure BDA0003663721390000133
非线性校正电路识别多个此类线性方程并对所述方程进行求解以估计所有非线性项系数。
即，对于每一所选的仓，存在一个线性方程。例如，对于x3[n]非线性(或任何其它三阶非线性或三阶非线性项的组合)，每一数据框对双频调输入提供六个方程。如果在一个非线性估计窗口中有100个数据捕获框，那么将存储600个方程。
Figure BDA0003663721390000141
其中：
N是方程的数量，例如，在方程(5)中；
T是非线性项的数目，实例1：对于x3[n]，x2x′[n]，T＝2，实例2：对于x3[n]，x2[n]x′[n]，x2[n]x[n+1]，(x′[n])3，T＝4；
hi，j是来自第i个方程的第j个非线性(NL)项在来自所选捕获集的所选频率仓处的傅立叶变换；
c是待估计的NL项系数的Tx1向量；且
mi是对第i个方程的测量，所述第i个方程是ADC输出x[n]在来自所选捕获集的所选频率仓处的傅立叶变换。
对(例如，使用基于最小二乘法或卡尔曼滤波器技术)此类线性方程(Hc＝m)组进行求解来估计及跟踪非线性系数。
非线性校正电路的一些实施方案允许将非线性经校正数据用作非线性系数估计的输入。如果系数估计器输入取自非线性校正器的输入，那么非线性估计器看到来自ADC114的输出的整个非线性。但是，如果系数估计器输入取自非线性校正器116的输出，那么非线性估计器只看到在非线性校正之后留下来的残差非线性。
HΔc＝m→H(c-ccorr)＝m→Hc＝Hccorr+m (6)
因此，在一些实施方案中，Hccorr在系数估计之前加到m，以等效地产生反映整个非线性的经修改‘m’。这使得估计器能够估计信号150中的完全非线性。归因于二阶效应的减小，使用非线性校正器输出信号作为系数估计的输入导致性能改进。其它实施方案还从残差非线性估计残差系数，并将其加到当前编程的系数。
图8描绘可在图7中展示的例如实施仓识别电路712的非线性系数估计器及跟踪器中实施的实例仓识别电路800。仓识别电路800包含信号功率电路802、非线性项功率电路804、信号功率比较器806、非线性项功率比较器808及决策电路810。
信号功率电路802计算从时间频率转换电路710接收的频域信号的每一频域仓的信号功率的值。类似地，非线性项功率电路804计算从时间频率转换电路710接收的频域非线性项的每一频率仓的非线性项功率的值。在一些实施方案中，对于给定频率仓，非线性项功率电路804将非线性项功率计算为给定频率仓的所有非线性项的平方量值的和或量值的和。在其它实施方案中，应用超过阈值的非线性项的量值来计算非线性项功率。在其它实施方式中，将给定仓处的每一非线性项的频率响应的量值与阈值进行比较，且即使其中一个越过阈值，也被认为是超过非线性功率阈值。
例如，设非线性项为x3[n]、x2[n]x′[n]、x2[n]x[n+1]、(x′[n])3，那么用于确定在频率仓的高电平经创建非线性项的一个度量是：
|F(x3(n))|2+|F(x2(n)x′(n))|2+|F(x2(n)x(n+1))|2+|F((x′[n])3)|2＞NLThresh (7)
且用于确定频率仓的低电平信号电平的一个度量是：
|F(x(n))|＜SigThresh (8)
必须满足上述两个条件来选择用于估计的频率仓。
信号功率比较器806将由信号功率电路802产生的频率仓信号功率值与信号功率阈值进行比较。非线性项功率比较器808将由非线性项功率电路804产生的频率仓非线性项功率值与非线性项功率阈值进行比较。决策电路810基于由信号功率比较器806及非线性项功率比较器808执行的比较结果，识别要在非线性校正系数估计中应用的频率仓。选择具有高非线性项功率(例如，高于非线性项功率阈值NLThresh的功率)及低信号功率(例如，低于信号功率阈值SigThresh的功率)的频率仓用于非线性校正系数估计。因此，决策电路810将信号功率小于信号功率阈值且非线性项功率大于非线性项功率阈值的频率仓识别为适合用于非线性校正系数估计。
在用于x3[n]或任何三阶非线性的仓识别电路800操作的实例中，其中具有在f处的单频调输入，x3[n]的频率响应在f及3f处为高的。信号电平在基频f处为高的。仓识别电路800仅选择对应于3f的仓，以用于非线性校正系数估计。
在用于x2[n]或任何二阶非线性的仓识别电路800操作的实例中，其中具有在f处的单频调输入，x2[n]的频率响应在0及2f处为高的。信号电平在基频f处为高的。仓识别电路800仅选择对应于0及2f的仓，以用于非线性校正系数估计。
在用于x2[n]或任何二阶非线性的仓识别电路800操作的实例中，其中具有在f1及f2处的双频调输入，x2[n]的频率响应在0、f2-f1、2f1、f1+f2及2f2处为高的。仓识别电路800仅选择对应于0、f2-f1、2f1、f1+f2及2f2的仓，以用于非线性校正系数估计。
在用于二阶及三阶非线性项的组合的仓识别电路800操作的实例中，其中具有在f处的单频调输入，仓识别电路800仅选择对应于0、2f及3f的仓，以用于非线性校正系数估计。
在用于二阶及三阶非线性项的组合的仓识别电路800操作的实例中，其中具有双频调输入f1及f2，仓识别电路800选择除基频仓f1及f2之外的二阶仓(0、f2-f1、2f1、f1+f2及2f2)及三阶仓(2f1-f2、2f2-f1、2f1+f2、3f1、3f2、2f2+f1)。
图9A、9B及9C描绘仓识别电路712中的实例仓识别。图9A展示具有频率f1及f2的双频调输入的信号功率。对于此输入信号，三阶非线性项(x3)或任何其它三阶非线性项具有在2f1-f2、f1、f2、2f2-f1、2f1+f2、3f1、3f2及2f2+f1的八个分量。基于信号及非线性项与相应功率阈值的比较，如图9B所说明，由仓识别电路800选择在2f1-f2、2f2-f1、2f1+f2、3f1、3f2及2f2+f1的频率仓，以用于非线性校正系数估计。
虽然本文已经提供单及双频调实例来描述仓识别电路800的操作，但实际上，输入信号是窄带或宽带调制数据。图9C展示用于占用从f1到f2的频带的宽频带数据的实例仓识别。选择用于估计三阶非线性项的区域为(2f1-f2到f1)、(f2到2f2-f1)及(3f1到3f2)。选择用于估计二阶项的区域为(0到f2-f1)及(2f1到2f2)。可基于ADC 114的采样率将这些区域混叠回特定频率。在一些情况下，如果混叠频率回落到信号频带中，那么使用那些频率仓，因为其将无法通过信号功率检查。
图10描绘说明可由图1及7中展示的非线性校正电路执行的用于非线性校正的实例方法1000的流程图。尽管为了方便起见循序地进行描绘，但所展示的至少一些动作可按不同顺序执行及/或并行执行。另外，一些实施方案可仅执行所展示的一些动作。方法1000的操作由非线性校正电路700的实施方案来执行。
在框1002中，非线性校正电路700接收信号作为到DSA 112及ADC 114的输入。例如，在DSA电路112的输入处提供输入信号。
在框1004中，ADC 114将输入信号数字化。数据捕获电路706捕获ADC 114的输出。在方法1000的一些实施方案中，数据捕获电路706可选择地捕获ADC 114的输出或非线性校正器116的输出以用作估计输入数据。
在框1006中，非线性项产生电路708处理捕获的数据并为捕获的数据产生非线性项。时间频率转换电路710将由数据捕获电路706捕获的数据及由非线性项产生电路708产生的非线性项从时域转换到频域。
在框1008中，仓识别电路712识别应用于估计非线性校正系数的频率仓。所识别的频率仓是具有低于第一阈值的信号功率及高于第二阈值的非线性功率的频率仓。
在框1010中，残差非线性转换电路714通过修改在所识别的频率仓处的信号的频率响应，将残差非线性测量转换为完全非线性测量。通过向信号添加多个校正项来修改频率响应，其中每一校正项是非线性项的频率响应与当前在非线性校正器116中使用的对应非线性校正系数的乘积。
在框1012中，非线性系数产生电路716基于信号及在由仓识别电路712识别的频率仓处的非线性项来产生并跟踪非线性校正系数。
在框1014中，非线性校正器116应用非线性校正系数来补偿非线性经校正数据154中由主路径引入数字信号150中的非线性。
图11描绘使用从数据信号路径及参考路径两者输出的数字信号以促进非线性校正的实例非线性校正电路，所述非线性校正电路可在图1及3中展示的非线性校正电路中实施。图11展示用于非线性校正电路1100的框图，非线性校正电路1100包含参考数据路径1104，参考数据路径1104通过从用于产生非线性校正系数的信号中减去输入信号来防止非线性校正电路1100补偿输入信号非线性。
非线性校正电路1100包含参考路径1104，参考路径1104具有DSA电路118、ADC120、数据捕获电路1108、时间频率转换电路1110、信道估计电路1112、信道均衡电路1114及源非线性减法电路1116。DSA电路118包含耦合到DSA电路112的输入的输入，以及耦合到ADC120的输入的输出。参考路径1104比由DSA 112及ADC 114形成的数据路径(主数据路径)更线性。例如，ADC 120比ADC 114更线性，但可能噪声更多。ADC 114及ADC 118将输入信号146数字化。
非线性校正电路还包含数据捕获电路706、非线性项产生电路708、时间频率转换电路710、仓识别电路712、残差非线性转换电路714及非线性系数产生电路716。在实例中，这些组件类似于图7中具有相同参考符号的组件来实施。
数据捕获电路1108耦合到ADC 120的输出以捕获数据样本。时间频率转换电路1110耦合到数据捕获电路1108。由捕获电路1108捕获的样本被提供到时间频率转换电路1110。时间频率转换电路1110将ADC 120的时域捕获样本转换为频域输出信号1120。例如，时间频率转换电路1110对从数据捕获1108接收的捕获输出信号应用FFT，以产生频域输出信号1120。
时间频率转换电路1110耦合到信道估计电路1112。信道估计电路1112接收由时间频率转换电路1110产生的频域信号1120及由时间频率转换电路711产生的频域信号1118，并且估计由DSA 112及ADC 114形成的数据路径相对于DSA 118及ADC 120的参考路径的信道。信道估计电路1112耦合到信道均衡电路1114。信道均衡电路1114从信道估计电路1112接收信道估计，并应用信道估计来均衡频域输出信号1120。
信道均衡电路1114耦合到源非线性减法电路1116。源非线性减法电路1116接收频域输出信号1118及由信道均衡电路1114产生的均衡输出信号1122。源非线性减法电路1116从频域输出信号1118减去均衡输出信号1122，以有效地从提供到仓识别电路712的信号中去除输入信号146。因此，源非线性减法电路的输出有效地含有由ADC 114及DSA 112引入的非线性。源非线性减法电路1116耦合到仓识别电路712，且将频域输出信号1118减去均衡输出信号1122提供到仓识别电路712，以用于确定非线性校正系数。在包含参考路径的系统中，非线性估计电路1100的一些实施方案省略对仓识别电路800中的低信号功率的检查，因为基频信号已从由非线性校正电路116处理的信号中去除。
实际上，主数据通路及参考通路的电路组件未良好地匹配。例如，在主数据路径与参考路径之间存在增益、延迟及/或带宽失配。在一些实施方案中，失配随数字步进衰减器的设置而变化。为了补偿此类失配，参考ADC(参考路径中的ADC)的输出在用于信号减法之前馈送到信道均衡器。信道均衡器匹配两个数据路径，以用于精确抵消输入信号及源非线性。下面的非线性估计方程用于在每一识别的仓处的估计：
Figure BDA0003663721390000181
一旦参考路径与主路径匹配，参考路径的输出有效地表示到ADC及DSA电路的输入。当从ADC 114的输出减去时，剩下的是由ADC及DSA非线性及噪声引入的分量。这就是方程(9)右侧所表示的。注意，参考路径可为有噪声的，并且噪声对估计的影响可通过随时间平均来最小化。
Ch对路径之间的频率相依失配进行建模。减去Ch*F(xref(n))抵消在所选仓中存在的所有ADC输入，且因此，在抵消之后仅保留ADC 114及DSA 112的非线性分量。
图12描绘可在图11中展示的非线性系数估计器及跟踪器中实施的实例信道估计电路1200。图12展示适于在参考路径1104中使用的信道估计电路1200的框图。信道估计电路1200是信道估计电路1112的实施方案。信道估计电路1200包含原始信道估计电路1202、基信道去除电路1204、基信道存储器1206、斜率及截距估计电路1208、基信道估计器1210、截距存储器1212及斜率存储器1214。原始信道估计电路1202接收频域输出信号1118及频域输出信号1120，并通过在每一仓处将主路径频域响应与参考频域响应相关来为每一频率仓提供原始信道估计值。例如，如方程(10)所展示，获得原始信道估计。原始逆信道估计是对于给定频率仓，主路径及参考路径的频率响应的累积互相关与主路径响应的累积功率的比率。
Figure BDA0003663721390000191
Hch(f)＝1/Inverse_Hch(f) (10)
基信道去除电路1204耦合到原始信道估计电路1202及基信道存储器1206。基信道存储器1206将基信道值提供到基信道去除电路1204，用于调整原始信道值。基信道去除电路1204接收由原始信道估计电路1202产生的原始信道估计，并调整每一原始信道估计以去除基信道估计值。利用原始信道估计及给定DSA设置下的估计的仓位置，基信道去除电路1204从仓位置处的原始信道估计值补偿基信道响应贡献。
斜率及截距估计电路1208耦合到基信道存储器1206。斜率及截距估计电路1208处理从基信道去除电路1204接收的经调整的信道值，以估计及跟踪每一DSA设置的斜率值及截距值。斜率及截距估计电路1208耦合到截距存储器1212及斜率存储器1214。斜率及截距估计电路1208将截距值存储在截距存储器1212中，并将斜率值存储在斜率存储器1214中。
基信道估计器1210耦合到截距存储器1212及斜率存储器1214。基信道估计器1210使用分别存储在斜率存储器1214及截距存储器1212中的斜率值及截距值来估计基信道值。基信道值对跨不同DSA设置的频率相依的共同失配进行建模，而斜率及截距值对每一DSA设置的小残差失配进行建模。基信道估计器1210耦合到基信道存储器1206，并将基信道值存储在基信道存储器1206中。基信道估计器1210使用对应的截距及斜率值计算每一DSA设置的增益及延迟失配。如果跨所有DSA设置识别出共同增益及/或延迟分量，那么基信道估计器1210应用失配的共同部分以精化基信道响应。精化基信道响应存储在基信道存储器1206中。给定精化基信道响应，跨所有DSA设置调整先前估计的截距及斜率参数，以只反映残差失配。经调整的斜率及截距值分别存储在斜率存储器1214及截距存储器1212中。
一旦我们知道跨所有DSA设置建立共同的增益或延迟失配，那么基信道将更新为：
Figure BDA0003663721390000192
其中：
bin是特定频率仓位置，且仓的范围为0、1、…、NFFT-1；
gmm是跨所有DSA设置的共同增益失配；
dmm是跨所有DSA设置的共同延迟失配；且
NFFT是用于时间频率转换的FFT的大小。
在一些实施方案中，old_basec_ch在开始时是一。
当基信道已更新时，针对每一DSA设置的截距及斜率更新如下：
channel[bin][DSA]＝old_base_ch[bin]*(old_Intercept[DSA]+bin*old_slope[DSA])＝new_base_ch[bin]*(new_Intercept[DSA]+bin*new_slope[DSA]) (12)
针对每一DSA索引，方程(12)应用于两个仓位置。例如，在仓＝10及100。然后，对两个线性方程进行求解，以导出每一DSA索引的新截距及新斜率值。
图13描绘可在图11中展示的非线性系数估计器及跟踪器中实施的实例信道均衡电路。图13展示适于在参考路径1104中使用的信道均衡电路1300的框图。信道均衡电路1300是信道均衡电路1114的实施方案。信道均衡电路1300耦合到时间频率转换电路1110、基信道存储器1206、截距存储器1212及斜率存储器1214。信道均衡电路1300包含计算电路1302，其计算每一频率仓的信道补偿值(信道均衡值)，并将所述信道补偿值应用到每一频率仓的频域参考数据，以均衡参考路径1104。信道均衡电路1300的计算电路1302将信道补偿值计算为：
Channel[DSA][Bin]＝BaseChannel[Bin]*(CIntercept[DSA]+CSlope[DSA]*Bin) (13)
其中：
Channel是信道补偿值；
DSA是在DSA电路112中应用的衰减选择索引(DSA索引值)；
Bin是频率仓索引；
BaseChannel是从基信道存储器1206检索的基信道值；
CIntercept是从截距存储器1212检索的截距值；及
CSlope是从斜率存储器1214检索的斜率值。
信道均衡电路1300计算均衡数据值，所述均衡数据值是信道补偿值与频域输出信号1120的值(频域数据值)的乘积。信道均衡电路1300的实施方案在大小上是紧凑的(例如，在其它均衡电路的大小的1/8的范围中)。
图14描绘说明可由图1及11中展示的非线性校正电路执行的用于非线性校正的实例方法1400的流程图。尽管为了方便起见循序地进行描绘，但所展示的至少一些动作可按不同顺序执行及/或并行执行。另外，一些实施方案可仅执行所展示的一些动作。方法1400的操作由非线性校正电路1100的实施方案来执行。
在框1402中，非线性校正电路1100接收信号作为到主数据路径的DSA 112及参考路径1104的DSA 118的输入。在一些实例中，输入信号包含非线性。
在框1404中，ADC 114将主数据路径中的输入信号数字化，且ADC 120将参考路径1104中的输入信号数字化。数据捕获电路706捕获ADC 114的输出，且数据捕获电路1108捕获ADC 120的输出。在方法1400的一些实施方案中，数据捕获电路706可选择地捕获ADC 114的输出或非线性校正器电路116的输出以用作估计输入数据。时间频率转换电路711将ADC114的捕获数字输出从时域转换到频域，且时间频率转换电路1110将ADC 120的捕获数字输出从时域转换到频域。
在框1406中，信道估计电路1112处理由时间频率转换电路1110及711提供的频域数据，以产生参考路径1104相对于主数据路径的信道估计。
在框1408中，信道均衡电路1114应用由信道估计电路1112产生的信道估计来均衡频域输出信号1120。
在框1410中，源非线性减法电路1116从频域输出信号1118减去均衡输出信号1122。
在框1412中，非线性项产生电路708处理捕获的数据，并为由数据捕获电路706捕获的数据产生非线性项。时间频率转换电路710将由非线性项产生电路708产生的非线性项从时域转换到频域。
在框1414中，仓识别电路712识别应用于估计非线性校正系数的频率仓。所识别的频率仓是具有低于第一阈值的信号功率及高于第二阈值的非线性功率的频率仓。
在框1416中，残差非线性转换电路714通过修改在所识别的频率仓处的信号的频率响应，将残差非线性测量转换为完全非线性测量。通过向信号添加多个校正项来修改频率响应，其中每一校正项是非线性项的频率响应与当前在非线性校正器电路116中使用的对应的非线性校正系数的乘积。
在框1418中，非线性系数产生电路716基于信号及在由仓识别电路712识别的频率仓处的非线性项来产生并跟踪非线性校正系数。
在框1420中，非线性校正器电路116应用非线性校正系数来补偿非线性经校正数据154中由主路径引入数字信号150中的非线性。
上述实例说明本公开的各种方面的几个可能实施例，其中在阅读及理解本说明书及所附附图后，所属领域的其他技术人员将想到等效的更改变及/或修改。在所描述实施例中，修改是可能的，且在权利要求书的范围内，其它实施例是可能的。

Claims (22)

1.一种用于非线性校正的方法，其包括：
从含有第一模/数转换器的数据信号路径接收第一输出信号；
从第二模/数转换器接收第二输出信号；
使用所述第一输出信号产生第一非线性系数；
使用所述第一及第二输出信号产生第二非线性系数；及
通过所述数据信号路径中的非线性校正器应用所述第一及第二非线性系数来补偿从所述第一模/数转换器输出的数字化信号中的非线性分量，以产生经校正数字化信号。
2.根据权利要求1所述的方法，其中所述第一输出信号是从所述第一模/数转换器输出的所述数字化信号。
3.根据权利要求1所述的方法，其中所述第一输出信号是所述经校正数字化信号。
4.根据权利要求1所述的方法，其中产生第一非线性系数包括产生二阶非线性系数。
5.根据权利要求4所述的方法，其中产生所述二阶非线性系数包括：
产生二阶及三阶非线性项；
使用所述二阶及三阶非线性项联合估计所述二阶非线性系数及三阶非线性系数；
计算所述二阶及三阶非线性系数的解耦测量；及
基于所述解耦测量选择并提供所述二阶非线性系数。
6.根据权利要求4所述的方法，其中产生所述二阶非线性系数包括：
只产生二阶非线性项；及
使用所述二阶非线性项估计所述二阶非线性项。
7.根据权利要求1所述的方法，其中产生第二非线性系数包括产生三阶非线性系数。
8.根据权利要求7所述的方法，其中产生所述三阶非线性系数包括：
产生二阶及三阶非线性项；
使用所述二阶及三阶非线性项联合估计所述三阶非线性系数及二阶非线性系数；
计算所述二阶及三阶非线性系数的解耦测量；及
基于所述解耦测量选择并提供所述三阶非线性系数。
9.根据权利要求7所述的方法，其中产生所述三阶非线性系数包括：
只产生三阶非线性项；及
使用所述三阶非线性项估计所述三阶非线性项。
10.根据权利要求1所述的方法，其中所述非线性分量包含源非线性分量及由所述数据信号路径中的电路引起的非线性分量，且其中应用所述第一及第二非线性系数来补偿由所述数据信号路径中的电路引起的所述非线性分量，而不补偿所述源非线性分量。
11.根据权利要求10所述的方法，其中应用所述第一非线性系数来补偿由板电路及在所述数据信号路径中的所述第一模/数转换器引起的二阶非线性分量，且应用所述第二非线性系数来补偿由所述第一模/数转换器引起的三阶非线性分量。
12.根据权利要求1所述的方法，其中使用所述第一及第二输出信号产生第二非线性系数包括：
从所述第一输出信号产生第一频域数据；
从所述第二输出信号产生第二频域数据；
从所述第一频域数据中减去所述第二频域数据，以去除具有源非线性分量及由板电路引起的非线性分量的源输入信号，以产生第三频域数据；及
使用所述第三频域数据估计所述第二非线性系数。
13.一种系统，其包括：
非线性系数产生器，其被配置为：
处理第一数字化信号以产生二阶非线性系数；及
处理所述第一数字化信号及第二数字化信号以产生三阶非线性系数；及
非线性校正器，其耦合到所述非线性系数产生器，所述非线性校正器被配置为使用所述二阶及三阶非线性系数来校正从模/数转换器输出的数字化信号中的非线性分量，以产生经校正数字化信号。
14.根据权利要求13所述的系统，其中所述非线性系数产生器被配置为处理从模/数转换器输出的所述数字化信号作为所述第一数字化信号。
15.根据权利要求13所述的系统，其中所述非线性系数产生器被配置为处理所述经校正数字化信号作为所述第一数字化信号。
16.根据权利要求13所述的系统，其中所述非线性系数产生器通过被配置用于以下而配置为处理所述第一及第二数字化信号以产生所述三阶非线性系数：
从所述第一数字化信号产生第一频域数据；
从所述第二数字化信号产生第二频域数据；
从所述第一频域数据中减去所述第二频域数据，以去除具有源非线性分量及由板电路引起的非线性分量的源输入信号，以产生第三频域数据；及
使用所述第三频域数据估计所述三阶非线性系数。
17.根据权利要求13所述的系统，其中所述非线性系数产生器通过被配置用于以下而配置为处理所述第一数字化信号以产生所述二阶非线性系数：
产生二阶及三阶非线性项；
使用所述二阶及三阶非线性项联合估计所述二阶非线性系数及三阶非线性系数；
计算所述二阶及三阶非线性系数的解耦测量；及
基于所述解耦测量选择并提供所述二阶非线性系数。
18.根据权利要求13所述的系统，其中所述非线性系数产生器通过被配置用于以下而配置为处理所述第一及第二数字化信号以产生所述三阶非线性系数：
产生二阶及三阶非线性项；
使用所述二阶及三阶非线性项联合估计所述三阶非线性系数及二阶非线性系数；
计算所述二阶及三阶非线性系数的解耦测量；及
基于所述解耦测量选择并提供所述三阶非线性系数。
19.一种系统，其包括：
数字信号路径，其包含：
第一模/数转换器(ADC)，其具有第一ADC输入及第一ADC输出；及
非线性校正器，其具有耦合到所述第一ADC输出的第一非线性校正器输入且具有第二非线性校正器输入；
参考路径，其包含具有第二ADC输入及第二ADC输出的第二ADC；及
非线性系数产生器，其具有耦合到所述数据信号路径的第一输入、耦合到所述第二ADC输出的第二输入以及耦合到所述第二非线性校正器输入的输出，其中所述非线性系数产生器被配置为：
从所述数据信号路径接收第一数字化信号；
从所述第二ADC接收第二数字化信号；
使用所述第一数字化信号产生二阶非线性系数；
使用所述第一及第二数字化信号产生三阶非线性系数；及
将所述二阶及三阶非线性系数提供到所述非线性校正器。
20.根据权利要求19所述的系统，其中所述数字信号路径进一步包含第一数字步进衰减器(DSA)，其具有第一DSA输入及耦合到所述第一ADC输入的第一DSA输出，且其中所述参考路径进一步包含第二DSA，其具有耦合到所述第一DSA输入的第二DSA输入且具有耦合到所述第二ADC输入的第二DSA输出。
21.根据权利要求20所述的系统，其进一步包括耦合到所述第一及第二DSA输入的板电路，且其中所述非线性系数产生器进一步被配置为：
从所述第一数字化信号产生第一频域数据；
从所述第二数字化信号产生第二频域数据；
从所述第一频域数据中减去所述第二频域数据，以去除具有源非线性分量及由所述板电路引起的非线性分量的源输入信号，以产生第三频域数据；及
使用所述第三频域数据估计所述三阶非线性系数。
22.根据权利要求19所述的系统，其中所述非线性系数产生器通过被配置用于以下而配置为产生二阶及三阶非线性系数：
使用所述第一数字化信号产生第一组二阶及三阶非线性项；
使用所述第一组二阶及三阶非线性项联合估计第一组二阶及三阶非线性系数；
确定所述二阶及三阶非线性系数的第一解耦测量；
基于所述第一解耦测量，从所述第一组二阶及三阶非线性系数中选择所述二阶非线性系数并将其提供到所述非线性校正器；
使用所述第一数字化信号产生第二组二阶及三阶非线性项；
使用所述第二组二阶及三阶非线性项并基于所述第二数字化信号联合估计第二组二阶及三阶非线性系数；
确定所述二阶及三阶非线性系数的第二解耦测量；及
基于所述第二解耦测量，从所述第二组二阶及三阶非线性系数中选择所述三阶非线性系数并将其提供到所述非线性校正器。
CN202080082422.1A 2019-10-03 2020-10-05 非线性校正 Pending CN114762257A (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
IN201941040030 2019-10-03
IN201941040030 2019-10-03
IN201941042295 2019-10-18
IN201941042295 2019-10-18
IN201941048813 2019-11-28
IN201941048813 2019-11-28
US17/061,730 2020-10-02
US17/061,730 US11239854B2 (en) 2019-10-03 2020-10-02 Non-linearity correction
PCT/US2020/054258 WO2021067932A1 (en) 2019-10-03 2020-10-05 Non-linearity correction

Publications (1)

Publication Number Publication Date
CN114762257A true CN114762257A (zh) 2022-07-15

Family

ID=75275044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080082422.1A Pending CN114762257A (zh) 2019-10-03 2020-10-05 非线性校正

Country Status (3)

Country Link
US (1) US11251803B2 (zh)
CN (1) CN114762257A (zh)
WO (1) WO2021067932A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11165455B2 (en) * 2018-05-16 2021-11-02 Telefonaktiebolaget Lm Ericsson (Publ) Interference mitigation
WO2021067932A1 (en) 2019-10-03 2021-04-08 Texas Instruments Incorporated Non-linearity correction
US11239854B2 (en) * 2019-10-03 2022-02-01 Texas Instruments Incorporated Non-linearity correction
US12057854B2 (en) * 2022-02-28 2024-08-06 Texas Instruments Incorporated High order nonlinearity estimation of radiofrequency analog-to-digital converters

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012772B1 (en) 1998-09-02 2006-03-14 Cirrus Logic, Inc. Sampled amplitude read channel employing an adaptive non-linear correction circuit for correcting non-linear distortions in a read signal
US6449110B1 (en) 1999-02-03 2002-09-10 Cirrus Logic, Inc. Optimizing operation of a disk storage system by increasing the gain of a non-linear transducer and correcting the non-linear distortions using a non-linear correction circuit
US7561968B2 (en) 2004-10-13 2009-07-14 The Boeing Company Scale factor calibration and compensation for angular position resolver
US7352306B2 (en) 2005-11-30 2008-04-01 Teradyne, Inc. Analog-to-digital converter with non-linearity compensation
CN101796732B (zh) 2007-10-12 2013-08-14 富士通株式会社 接收电路及其ad转换器的转换表生成方法以及信号传输系统
US8115662B2 (en) 2009-06-24 2012-02-14 Intersil Americas Inc. Sampler linearity by simultaneous derivative sampling
US8427175B2 (en) 2010-02-18 2013-04-23 Intersil Americas Inc. Correction of non-linearities in ADCS
US8542138B2 (en) 2011-01-28 2013-09-24 The Regents Of The University Of California Ring oscillator delta sigma ADC modulator with replica path nonlinearity calibration
US9219493B1 (en) * 2014-11-21 2015-12-22 Freesscale Semiconductor, Inc. Analog-to-digital converter with expected value nonlinearity calibration
US10050636B2 (en) 2016-05-04 2018-08-14 Texas Instruments Incorporated Methods and apparatus to reduce non-linearity in analog to digital converters
US9503112B1 (en) * 2016-05-13 2016-11-22 Cirrus Logic, Inc. Non-linearity cancellation in a dual-path ADC
US9935645B1 (en) 2016-10-05 2018-04-03 Texas Instruments Incorporated Analog-to-digital converter non-linearity correction using coefficient transformation
US11063623B2 (en) 2018-11-28 2021-07-13 Texas Instruments Incorporated Baseband corrector for RF non-linearity in zero-IF receiver
WO2021067932A1 (en) 2019-10-03 2021-04-08 Texas Instruments Incorporated Non-linearity correction
US11239854B2 (en) 2019-10-03 2022-02-01 Texas Instruments Incorporated Non-linearity correction

Also Published As

Publication number Publication date
US11251803B2 (en) 2022-02-15
US20210105019A1 (en) 2021-04-08
WO2021067932A1 (en) 2021-04-08

Similar Documents

Publication Publication Date Title
US11251803B2 (en) Non-linearity correction
US11239854B2 (en) Non-linearity correction
US8164496B2 (en) Mismatch compensators and methods for mismatch compensation
US7446682B2 (en) Analog to digital converter with distortion correction
US9014299B2 (en) Digital pre-distortion system for radio frequency transmitters with reduced sampling rate in observation loop
US9564876B2 (en) Digital compensation for a non-linear analog receiver
US8654000B2 (en) Time-interleaved analog-to-digital converter for signals in any Nyquist zone
US7924904B2 (en) RF band clock spur harmonic canceller
US20080288199A1 (en) Distortion cancellation using adaptive linearization
WO2003077496A1 (en) Frequency-dependent magnitude pre-distortion for reducing spurious emissions in communication networks
US7688235B2 (en) Composite analog to digital receiver with adaptive self-linearization
JP2010535441A (ja) 未知の位相ずれが存在する場合のｉｑ不平衡イメージ抑制
JPWO2011086752A1 (ja) 増幅装置及び信号処理装置
JP2015526936A (ja) 群遅延及び振幅歪みの補償を行う信号受信器
US20130040587A1 (en) Distortion compensation device, distortion compensation method, and radio transmitter
Saleem et al. On blind identification of gain and timing mismatches in time-interleaved analog-to-digital converters
KR100950648B1 (ko) 이미지 신호 억압 장치
JP2011254124A (ja) 歪補償装置
KR101691367B1 (ko) M채널 TI-ADCs에서 미스매치에 대한 디지털 후면 교정 방법 및 그 장치
EP2067252A2 (en) Adaptive self-linearization
US11984919B2 (en) PIM cancellation architecture
US20170111064A1 (en) Distortion compensation device
JP2017199973A (ja) 補償信号生成装置、歪補償器、半導体集積回路、補償信号生成方法、及びコンピュータプログラム
CN116318210A (zh) 用于脉冲场源非线性失真的补偿方法、补偿器及系统
Xu Signal cancellation technique for testing high-end digital-to-analog converters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination