CN114762248A - 用于保持连续时间线性均衡器的增益的电路和方法 - Google Patents

用于保持连续时间线性均衡器的增益的电路和方法 Download PDF

Info

Publication number
CN114762248A
CN114762248A CN202080076699.3A CN202080076699A CN114762248A CN 114762248 A CN114762248 A CN 114762248A CN 202080076699 A CN202080076699 A CN 202080076699A CN 114762248 A CN114762248 A CN 114762248A
Authority
CN
China
Prior art keywords
transistor
circuit
voltage
current source
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080076699.3A
Other languages
English (en)
Inventor
李淼
孙立
刘浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN114762248A publication Critical patent/CN114762248A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G5/00—Tone control or bandwidth control in amplifiers
    • H03G5/16—Automatic control
    • H03G5/165—Equalizers; Volume or gain control in limited frequency bands
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H04L25/0294—Provision for current-mode coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/555—A voltage generating circuit being realised for biasing different circuit elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45244—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more explicit bias circuits, e.g. to bias the tail current sources, to bias the load transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45286—Indexing scheme relating to differential amplifiers the temperature dependence of a differential amplifier being controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45434—Indexing scheme relating to differential amplifiers the CMCL output control signal being a voltage signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G5/00—Tone control or bandwidth control in amplifiers
    • H03G5/16—Automatic control
    • H03G5/24—Automatic control in frequency-selective amplifiers
    • H03G5/28—Automatic control in frequency-selective amplifiers having semiconductor devices

Abstract

偏置结构包括连接到第一NMOS晶体管和第二NMOS晶体管的栅极结构的参考电压节点、包括偏置电压的偏置电压节点、以及第一运算放大器，该第一运算放大器具有连接到参考电压的第一输入、连接到第一NMOS晶体管的漏极的第二输入以及连接到第一PMOS晶体管和第二PMOS晶体管的栅极结构的输出。偏置结构还包括第二运算放大器，其具有连接到参考电压的第一输入、连接到第二NMOS晶体管的漏极的第二输入、以及连接到第三NMOS晶体管和偏置电压节点的栅极结构的输出。第一NMOS晶体管匹配集成电路设备的差分对的晶体管。

Description

用于保持连续时间线性均衡器的增益的电路和方法
相关申请的交叉引用
本申请要求于2020年11月16日提交的美国专利申请号17/099,183和于2019年12月6日提交的美国临时专利申请号62/944,817的权益，这些申请的公开内容通过引用整体并入本文。
技术领域
本申请一般地涉及数据接收器，并且更具体地涉及具有模拟均衡器的数据接收器。
背景技术
诸如可变增益放大器(VGA)和连续时间线性均衡器(CTLE)之类的差分信号处理电路接收特定频率相关增益并将其施加到输入差分信号以生成输出差分信号。通常在输入晶体管(例如，场效应晶体管(FET))的控制端子(例如，栅极)处接收输入差分信号，并且在输入晶体管的其他端子(例如，漏极)处生成输出差分信号。
差分信号的有效直流(DC)电压电平通常被称为共模电压。共模电压一般是差分信号的正负分量的电压电平之间的平均电压。共模电压影响差分信号被施加到的设备的工作点。如果共模电压发生变化，则设备的工作点会发生变化，这可能有不良后果。
在差分信号处理电路的上下文中，施加到输入晶体管的输入差分信号可能具有由于多种原因而变化的共模电压。由差分信号处理电路施加到输入差分信号的增益导致输出差分信号具有随输入差分信号的共模电压而变化的共模电压。此外，差分信号处理电路本身的工艺变化也可能导致共模电压变化。结果，输入晶体管受到变化的共模电压电平，这具有降低差分信号处理电路的增益和峰值控制的不利后果。另外，输出差分信号的变化的共模电压可能不利地影响差分信号处理电路下游的一个或多个设备的操作。
发明内容
根据一种实现，接收器电路包括：模拟均衡器，该模拟均衡器包括与第一电阻器并与第一电流源串联的第一晶体管；以及偏置电路，该偏置电路包括与第二电流源串联的第二晶体管，该偏置电路还包括在第二电流源和第三晶体管之间的第二电阻器、具有被耦合到第二晶体管的栅极的第一输入和被耦合到第三晶体管的源极的第二输入的第一运算放大器(op amp)、具有被耦合到第二晶体管的栅极的第三输入和被耦合到第二晶体管的漏极的第四输入的第二运算放大器，第二运算放大器的输出向第一电流源并向第二电流源提供栅极电压
根据一个实现，一种用于操作均衡器电路的方法包括：在具有被布置在电流镜的分开支路中的第一晶体管和第二晶体管的第一偏置电路处，维持第一晶体管的漏极电压和第二晶体管的漏极电压等于第一晶体管的栅极电压；由与电流镜的支路串联的第一电流源生成电流，其中第一电流源的栅极电压由第一运算放大器(op amp)提供，该第一运算放大器被设置在第一晶体管的栅极和第二晶体管的漏极之间；以及将栅极电压施加到均衡器电路内的第二电流源。
根据另一实现，一种半导体芯片包括：第一偏置电路，具有被布置在第一电流镜中的第一晶体管和第二晶体管，该第一偏置电路还具有被耦合到第一晶体管和第二晶体管的第一电流源，该第一偏置电路还具有第一运算放大器(op amp)，该第一运算放大器被耦合到第二晶体管的漏极和第一晶体管的栅极并且被耦合以将第一偏置电压输出到第一电流源的栅极；第二偏置电路，具有第二运算放大器，该第二运算放大器被耦合以将第二偏置电压输出到第三晶体管的栅极；以及均衡器电路，具有被布置在第二电流镜中的第四晶体管和第五晶体管，第四晶体管与第二电流源串联，第二电流镜通过第六晶体管被耦合到电源轨，其中第二电流源被耦合到第一偏置电压，并且其中第六晶体管被耦合到第二偏置电压。
根据另一实现，一种在半导体芯片中的数据接收器，该数据接收器包括：用于对差分数据信号进行整形的部件，对差分数据信号进行整形包括对差分数据信号施加增益，其中该增益等于第一晶体管的跨导乘以电阻；用于调整通过第一晶体管的电流的部件，包括用于将偏置电压施加到整形部件中的电流源的部件，其中偏置电压施加部件包括：第二晶体管和第三晶体管，被布置在电流镜架构中；以及第一运算放大器(op amp)，被耦合到第二晶体管的漏极并且被第三晶体管的栅极，并且具有被配置为调整偏置电压的反馈回路；以及用于对差分数据信号进行解串行的部件。
根据另一实现，偏置结构包括：参考电压节点，被连接到第一NMOS晶体管和第二NMOS晶体管的栅极结构；包括偏置电压的偏置电压节点；第一运算放大器，具有：被连接到参考电压的第一输入；被连接到第一NMOS晶体管的漏极的第二输入；以及被连接到第一PMOS晶体管和第二PMOS晶体管的栅极结构的输出；以及第二运算放大器，具有：被连接到参考电压的第一输入；被连接到第二NMOS晶体管的漏极的第二输入；被连接到第三NMOS晶体管和偏置电压节点的栅极结构的输出；其中第一NMOS晶体管匹配集成电路设备的差分对的晶体管。
附图说明
图1是根据一种实现的示例数据传输和接收电路的图示。
图2是根据一种实现的示例芯片到芯片数据传送架构的图示，包括如图1中的多个数据传输和接收电路。
图3是可以执行根据各种实现的方法的示例偏置发生器的图示。
图4是根据一种实现的可以利用来自图3的偏置电流发生器的偏置电流的示例连续时间线性均衡器的图示。
图5是根据一种实现的可以与图4的均衡器一起使用的示例偏置发生器的图示。
图6图示了根据一种实现在不同频率下的不同PVT拐点处的一致增益的改进。
图7图示了根据一种实现的在不同PVT拐点处的一致增益的改进。
图8是根据一种实现的操作均衡器(诸如图4的均衡器)的示例方法的图示。
具体实施方式
根据本文所述的原理，对连续时间线性均衡器(CTLE)进行了改进，以便改进在各种工艺、电压、温度(PVT)拐点处的增益和共模电压的一致性。集成电路会受到影响电路运行情况的变化。例如，在制造集成电路时，制造工艺可能会略有变化。而且，有时电路可能在一定范围的电压和温度上操作。这些变化的条件中的每一个都可能影响电路执行情况。这些工艺变化的极端可以被称为PVT拐点。希望电路在不同的PVT拐点处(换句话说，在不同的条件下)执行良好。
本文所描述的CTLE可以被用作例如串行解串器(SerDes)接收器的部分。CTLE在SerDes电路中起到抵消信道损耗的作用。对于特定的信道，损耗对于特定的感兴趣频率可能是固定的。然而，对于一些传统的CTLE，增益在PVT拐点上在感兴趣的低频和高频(例如Nyquist频率)(例如，10GHz，对于20-Gb/s数据速率)处都会发生变化。这种增益变化的处理成本可能很高，并且会对电路性能产生不利影响。需要一种在不同PVT拐点处保持CTLE增益恒定的机制。
一些方法利用恒定跨导乘以电阻(gm*R)结构来生成用于CTLE的偏置电流，以使得在PVT拐点上的增益gm*R将是常数。但是由于先进技术节点处的非理想偏置条件和二阶效应，使用这种技术很难在PVT拐点上将增益变化保持在可容忍范围内。
根据本文描述的原理，偏置电路被设计为模仿CTLE电路操作的真实偏置条件。因此，随着PVT条件的变化，由偏置结构产生的偏置电压将改变，以跨PVT拐点将CTLE的增益保持基本一致。同时，共模反馈(CMFB)电路也用于维持输出共模电压一致。尽管本说明书描述了用于CTLE电路的偏置电路，但是应当理解，这种偏置电路也可以被应用于其他集成电路组件。
例如，在一个示例中，偏置电路被实现为电流镜，其中电流镜的一个支路包括第一晶体管，并且电流镜的另一支路包括第二晶体管以及电阻器。第一晶体管和第二晶体管是均衡器电路中的晶体管的复制品，并且电阻器是均衡器电路中的电阻器的复制品。例如，偏置电路中的晶体管可以被构建为与均衡器电路中的晶体管具有相同的尺寸并且在与均衡器电路相同的半导体芯片内。电阻器也是如此。由于偏置电路和均衡器被构建在同一芯片上，因此可以预期它们的不同组件(例如晶体管电阻器等)可能会经历类似的工艺变化。
此外，可以预期在正常操作期间，偏置电路和均衡器电路两者的晶体管和电阻器可以一起经历电压和温度范围。并且由于不同的组件在结构上是相同或相似的，所以电压和温度的影响应该在类似组件之间是共同的。
可以构建偏置电路，以使得它的增益(gm*R)可以与它向其提供偏置电压的均衡器电路的增益相同。在一种实现中，该偏置电路在一定范围的电压和温度上维持其晶体管的直流(DC)工作点，从而提供比相似的但是不维持DC工作点的偏置电路更精确的偏置控制。例如，该偏置电路可以使用运算放大器(op amps)来将其晶体管的漏极电压维持在稳定的参考电压。
继续偏置电路的示例，它可以向均衡器电路中的电流源提供偏置电压。通过对电流源进行偏置，偏置电路维持均衡器的增益恒定，因为偏置电路本身的增益也是恒定的。
此外，各种实现包括共模反馈电路，该共模反馈电路操作以维持均衡器电路内的共模电压。具体地，一些实现包括对均衡器内的晶体管进行偏置的电路，其中晶体管的偏置确定晶体管的电阻。晶体管的电阻可以调整PVT上的共模电压，以将共模电压维持在一致的水平并且维持在与由共模反馈电路内的共模电压所经历的相同的水平。
各种实现可以包括优于其他系统的优点。例如，本文描述的偏置电路可以包括由于其对其DC操作电平的控制而提高的精度。偏置电路精度的提高也可以导致均衡器精度的提高。均衡器精度可能是所期望的，因为它可以减少数据位被下游采样电路系统误读的机会。此外，各种实现可以通过在整个电压和温度的范围内维持共模电压恒定来进一步提高精度。
图1是根据一种实现的示例数据传输和接收系统100的图示。系统100包括发射器110，发射器110具有与传输信道120的特性阻抗匹配的端接阻抗。发射器110在其数据输入处接收高速串行化数字数据(被标记为“数据”)作为一系列高电压和低电压值。在此示例中，信号是具有两个部分(n和p)的差分信号。
传输信道120在发射器110和接收器131之间提供数据链路，其包括均衡器130和解串器135。传输信道120可以被体现在任何适当的结构中，例如电缆、印刷电路板上的金属迹线、封装中连接芯片的金属线等。在图1中，传输信道120被示为传输线，以便强调其与一般传输线的相似性，包括具有特性阻抗以及电阻-电容(RC)时间常数。
均衡器130从传输信道120接收传输的数据信号并用于对接收到的数据信号进行整形，其中接收到的数据信号可能由于传输线反射、RC衰减或其他现象而失真。由系统100使用均衡器130对数字信号进行整形，以使其从均衡器130以一定形式输出，该形式与发射器110输出处的信号的近似方波形状更接近匹配。在被均衡器130整形之后，信号进入解串器135，在这之后串行高速数据变为并行低速输出。
数字电路140可以包括触发器或其他数据恢复电路，以在数据信号出现在接收器131的数据输出端口时捕获数据信号的值。使用均衡器电路132对数字信号进行整形，包括应用适当的增益，可以降低捕获数据信号时出错的风险。如以下进一步解释的，均衡器130可以在一定范围的工艺、电压和温度上提供基本上恒定的增益。
图2是根据一种实现的图1和图3至图5的信号传输系统的示例应用的图示。图2图示了系统200，在其中片上系统(SOC)210与存储器芯片220通信。SOC 210通过传输信道215来与存储器芯片220通信。
SOC 210包括在芯片中实现的多个处理单元(未示出)。处理单元可以包括任何适当的设备，其中示例包括移动台调制解调器、多核中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)、802.11x调制解调器和/或类似物。在一些示例中，SOC 210是专门为诸如智能电话之类的移动设备制造的，以使得处理单元被设计用于低功耗。然而，实现的范围不限于任何特定的SOC架构。
该示例中的存储器芯片220包括用于在具有SOC 210的计算设备中使用的任何合适的存储器芯片。示例包括静态随机存取存储器(SRAM)芯片、动态随机存取存储器(DRAM)芯片、同步动态随机存取存储器(SDRAM)和电可擦除可编程只读存储器(闪存)芯片，但是实现的范围不限于任何特定的存储器芯片。在写入操作期间，存储器芯片220通过传输信道215从SOC 210接收数据，然后存储器芯片220处的存储器控制器将该数据存储在存储器芯片的存储器单元中。在读取操作期间，存储器芯片220从SOC 210接收对特定数据的读取请求，然后存储器芯片220的存储器控制器从存储器芯片的各个存储器单元访问数据并通过传输信道215将这些数据位传输到SOC 210。
图2的系统可以包括图1和图3至图5中所示的系统的实现。在一个示例中，图2的系统200根据一种或多种DDR标准来操作，其中存储器芯片220是DDR SDRAM芯片。存储器芯片220包括多个接收器电路，多个接收器电路被配置为通过相应的传输信道215接收数据。预期在存储器芯片220处将存在许多接收器和许多发射器，因此发射器和接收器在TX/RX电路224处被统一示出。接收器电路中的每个接收器电路如上文关于图1和图3至图5所描述的那样进行操作，包括具有如关于图8的方法800所描述的那样进行操作的均衡器。独立传输信道215中的每个独立传输信道都与图1的传输信道120相同或相似，包括具有特性阻抗和频率响应。
类似地，SOC 210还具有多个接收器电路，多个接收器电路被配置为通过相应的传输信道215接收数据。在该示例中，SOC 210的发射器和接收器被统一示为TX/RX电路212。接收器电路中的每个接收器电路如上文关于图1和图3至图5所描述的那样进行操作，包括具有如关于图8的方法800所描述的那样进行操作的均衡器。虽然本文没有详细描述，但是应当理解，TX/RX电路212和224中的每个TX/RX电路中的发射器电路可以具有与图1的发射器电路110类似的结构和操作。
图3图示了根据一种实现的偏置电路300。根据本示例，该结构包括第一运算放大器320和第二运算放大器321。第一运算放大器320接收参考电压Vref电压和电压v1作为输入。电压v1被施加到晶体管301的漏极和晶体管303的漏极。运算放大器320输出电压v0，电压v0被施加到晶体管301、302的栅极。运算放大器321的输入是参考电压Vref以及在耦合晶体管302和304的漏极的节点处的电压v2。晶体管304的源极被耦合到电阻器306。电阻器306位于晶体管304的源极和晶体管305的漏极之间。晶体管303的源极也被耦合到晶体管305的漏极。
晶体管305的栅极被耦合到运算放大器321的输出，其电压被称为偏置电压Vbias。在该示例中，晶体管305也被称为电流源。从其源极到其漏极的电流等于电流310加上311，这取决于栅极电压Vbias。
偏置电路300形成具有两条支路的电流镜。因此，电流310镜像了电流311，因此在该实现中电流310和311大致相同。运算放大器320、321被布置为使得电压v1和v2被保持与Vref相同。结果是晶体管303的DC工作点在一定范围的电压和温度上被保持恒定。例如，随着电压可能改变或随着温度可能改变，晶体管303和304的性能可能改变，甚至电阻器306的电阻也可能改变。然而，电压v1和v2被维持恒定，并且即使电流310和311可能随温度和电压而改变，晶体管303的跨导乘以电阻器306的电阻保持恒定，晶体管303的DC工作点也是如此。
在该温度和电压的范围内，随着电流310、311可以改变并且电阻器306的电阻可以改变，偏置也可以改变。随着电流310增加，电流311也增加，并且Vbias由于在运算放大器320的输出与其在v1处的输入之间的反馈以及在运算放大器321的输出与其在v2处的输入之间的反馈而减小。反之亦然——随着电流310和311减小，Vbias增加。因此，Vbias被用作基于反馈的自适应偏置控制，以维持图4的均衡器电路400的增益恒定。
晶体管303被设计为模仿图4中的晶体管403，如下面更详细地解释的。晶体管303的栅极、源极和漏极电压由运算放大器320、321偏置在与晶体管403相同的值处。Vref是目标/设计的共模电压，并且它可以由稳定的电压源(诸如带隙发生器)提供。该示例中的VDD包括来自电源轨的电压。Vref可以是例如VDD-220mV，但是实现的范围不限于任何特定值。
使用所提出的偏置结构，晶体管303的跨导乘以电阻器306的电阻是恒定的。生成偏置电压Vbias并将其施加到图5的电流源405。优点是增益变化可以在图4的均衡器电路400内在PVT拐点上被控制在1dB范围内，如下面更详细解释的。
图4是根据一种实现进行适配的示例连续时间线性均衡器(CTLE)400的图示。均衡器电路400具有三级设计，每一级(级1-3)大致相同。因此，电感器427、428、437、438与电感器407、408基本相同；电阻器426、429、436、439与电阻器406和409基本相同；晶体管423和433与晶体管403基本相同；晶体管424、434与晶体管404基本相同；晶体管425、422、435、432与晶体管405、412基本相同。
各级之间的差异包括晶体管403/404、423/424、433/434的源极之间的阻抗。例如，晶体管403和404的源极通过RC阻抗来耦合，RC阻抗包括80Ω电阻器和5pF电容器，而其他级2和3具有类似放置的不同尺寸的阻抗组件。
应当注意，图4提供了电阻、电容、电感、电流等的具体值，并且那些值仅是示例。其他实现可以适当地使用不同的值来实现期望的均衡。此外，其他实现可以在均衡器中使用不同数目的级，并且任何一个或多个级可以根据本文所描述的原理进行适配以在PVT上提供稳定的增益。
均衡器电路400接收差分数据信号Inn、Inp并输出重新整形的数据信号Outn、Outp，然后可以将其解串行并锁存。均衡器电路400对信号施加增益，在级1处该增益等于晶体管403的跨导乘以电阻器406的电阻(即gm*R)。图3的偏置电路提供偏置电压Vbias，其操作来在电压和温度上维持gm*R恒定。事实上，其他级2-3具有与级1基本相同的偏置条件，因此每个状态具有恒定增益。
首先来看级1，它包括具有两条支路的电流镜。第一支路包括电感器407、电阻器406、晶体管403和晶体管405。第二支路包括电感器408、电阻器409、晶体管404和晶体管412。电流410镜像了电流412，并且因此电流410、412的幅度在这个实现中基本相等。
晶体管303是晶体管403的复制品。换言之，在该实现中，晶体管303和403被构建在相同的半导体芯片上并且具有相同的标称特性。假设影响晶体管403的任何工艺变化也将影响晶体管303。类似地，晶体管304是晶体管404的复制品，晶体管305是晶体管405的复制品(在本文中都被称为电流源)，并且电阻器306是电阻器406的复制品。由于这种复制，图3的偏置电路300的组件被假定操作在与均衡器电路400的每一级中的组件相同或相似的PVT条件下。
偏置电压Vbias取决于偏置电路300内的PVT变化而向上或向下调整，因此，调整后的Vbias被提供给级1中的电流源405和412以调整电流410、411。对电流410、411的调整将晶体管403的跨导调整为跨PVT变化的那个范围维持增益恒定。具体地，调整晶体管403的跨导以使得晶体管403的跨导乘以电阻器406的电阻(即，gm*R)也被维持恒定，即使电阻器406的电阻可能在PVT上变化。偏置电压被类似地施加到级2-3的电流源414-417来以相同方式维持级2-3的gm*R。
图5是根据一种实现的另一示例偏置电路500的图示。偏置电路500通过根据图5中所图示的反馈回路调整电压Vbp来调整图4的晶体管413的电阻。
在图5的示例中，晶体管513是图4的晶体管413的复制品。类似地，电阻器506是电阻器406的复制品，晶体管503是晶体管403的复制品，并且电流源505是电流源405的复制品。电压Vcom是均衡器电路400的级1的共模电压的复制品。具体地，在均衡器电路400中，共模电压等于Vdd减去电流410与电阻器406的电阻的乘积。来自晶体管413的任何电阻都可以被加到电阻器406的电阻上，以计算级1的共模电压。偏置电路500生成Vbp以调整晶体管413的电阻，以使得电流410与电阻的乘积是恒定的。
参见偏置电路500，运算放大器520被布置为使得它在一个输入处接收Vref并且在另一个输入处接收Vcom，从而强迫Vcom等于Vref。随着温度和电压在操作期间改变，电阻器506的电阻值可以改变，晶体管503、505、513中的任何一个的操作参数也可以改变。作为这种改变的结果，偏置电路500的反馈回路改变晶体管513的电阻值以增加或减少电流510。偏置电路500的反馈回路通过调整栅极电压Vbp来改变晶体管513的电阻值。
电压Vbp被施加到图4的晶体管413来以与调整晶体管513的电阻相同的方式调整其电阻。结果是：尽管存在也可能影响偏置电路300和500的任何工艺变化并且即使在一定范围的电压和温度范围上，均衡器电路400的级1的共模电压也被维持基本上恒定。通过保持在级1中的共模电压恒定，偏置电路500确保晶体管303、304的行为复制晶体管403、404的行为，使得Vbias调整维持gm*R恒定。
类似地，电压Vbp也被施加到均衡器电路400的晶体管418和419。因此，Vbp以与级1相同的方式调整级2至级3处的共模电压，以便跨级1至级3保持增益恒定。
图5的实现提供了优于其他共模反馈(CMFB)设计的优点。例如，CMFB设计可以调谐偏置电流，将该偏置电流乘以电阻以获得目标共模电压。但是因为跨导是由偏置电流来确定的，所以即使获得了恒定的共模，增益也可能发生改变。相比之下，本文所描述的实现可以维持共模和增益两者基本上恒定。一种不同的技术可以包括：在差分对的漏极处增加一些泄放电流(bleeding current)。通过调谐泄放电流，在不影响增益的情况下获得恒定的共模。然而，与偏置电路500相比，这可能消耗更多的功率并且引入更多的输出寄生。使用本文关于图3至图图5描述的原理，可以克服这些挑战，并且增益和共模电压都可以在不同的PVT拐点处保持基本上一致，不会增加寄生效应或因泄放而浪费电流。
图6图示了根据一种实现的CTLE设备在各种PVT拐点处在各种频率上的增益，其具有偏置电路300与均衡器电路400协同工作的实现。图6基于仿真。图6中的每条线表示跨不同PVT拐点的增益。正如可以看出的，线之间的变化很低，并且对于一些寻求将PVT上的增益变化最小化的应用来说是可以接受的。
图7图示了根据一种实现的在两个不同频率1MHz和10GHz下跨不同电压的增益，其具有偏置电路300与均衡器电路400协同工作的实现。图7基于仿真。正如可以看出的，增益变化很低，并且对于一些寻求将PVT上的增益变化最小化的应用来说是可以接受的。
图8是根据一种实现的用于操作均衡器的方法800的图示。例如，图8可以由图3至图5中所示的电路来执行，因为偏置电路300和500在PVT的范围上维持均衡器电路400的增益基本上恒定。
动作810包括：在偏置电路内维持第一晶体管的漏极电压和第二晶体管的漏极电压等于第一晶体管的栅极电压。图3中示出了一个示例，其中使用运算放大器320、321将晶体管303的漏极电压和晶体管304的漏极电压强迫为相同的电压电平。此外，漏极电压被强迫为与参考电压Vref相同的电压电平。在一些示例中，Vref可以由带隙发生器或其他稳定电压发生器提供以在一定范围的电压和温度上保持恒定。可以设置Vref的值，以使得预期将晶体管303、304的栅极电压保持在适当的电平，即使晶体管303、304中的一个或两个的跨导可能在工作电压和温度范围上改变。
在图3的示例中，晶体管303和304被布置在电流镜的分开支路中，其中这些支路都与电流源305串联。在动作820处，偏置电路通过与电流镜的支路串联的第一电流源来生成电流。在该示例中，电流源的栅极电压由被设置在第一晶体管的栅极和第二晶体管的漏极之间的运算放大器来提供。
在图3的示例中，电流源305生成受其栅极电压Vbias影响的电流。运算放大器321在晶体管303的栅极和晶体管304的漏极处具有输入，并且具有向电流源305的栅极提供Vbias的输出。在图3的架构中，将运算放大器输入之一耦合到晶体管304的漏极产生反馈回路，使得Vbias随着电流310、311的增加而减小，并且随着电流310、311的减小而增加。
在动作830处，偏置电路将栅极电压施加到均衡器电路内的另一电流源。例如，在图4的示例中，偏置电压Vbias被提供给电流源405，该电流源405被图3的电流源305复制。Vbias也被提供给在均衡器电路400的级1的另一电流镜支路中的另一电流源412。类似地，Vbias也被提供给均衡器电路400的级2至级3的电流源414至417。
在示例方法800中，运算放大器320、321的布置跨该工作电压和温度的范围将偏置电路300的跨导乘以电阻(gm*R)维持基本上恒定。由于晶体管303、304和电阻器306与具有晶体管403、404和电阻器406的均衡器电路构建在同一芯片上，因此可以预期工艺变化的相似性，因此还可以容忍一定量的工艺变化。运算放大器320、321的布置的结果是偏置电压Vbias可以响应于电流310、311的改变而自适应地向上或向下改变，以在偏置电路300中以及在均衡器电路400的级1至级3中保持gm*R恒定。
实现的范围不限于图8中所示的动作810至830。相反，各种实现可以添加、省略、修改或重新布置一个或多个动作。例如，方法800还可以包括归因于图5的偏置电路500的操作。具体地，方法800还可以包括调整附加偏置电压以引起电阻组件(例如晶体管413、418、419)的调整来维持共模电压恒定。例如，偏置电路500可以维持均衡器的共模电压与偏置电路500的共模电压相同。在图5的示例中，共模电压由运算放大器来保持恒定，该运算放大器被配置有反馈回路以调整运算放大器的输出。其中运算放大器的输出被用作另一个偏置电压。结果是均衡器可以比允许共模电压变化的情况更精确地维持gm*R恒定。
正如本领域的一些技术人员现在将了解的并且取决于手头的特定应用，在不脱离本发明的精神和范围的情况下，可以对本发明公开的设备的使用的材料、装置、配置和方法进行许多修改、替换和变化。鉴于此，本公开的范围不应限于本文所图示和描述的特定实现的范围，因为它们仅作为其中的一些示例，而是应与下文所附权利要求及其功能等效物的范围完全相称。

Claims (27)

1.一种接收器电路，包括：
模拟均衡器，所述模拟均衡器包括与第一电阻器并与第一电流源串联的第一晶体管；以及
偏置电路，所述偏置电路包括与第二电流源串联的第二晶体管，所述偏置电路还包括在所述第二电流源和第三晶体管之间的第二电阻器、具有被耦合到所述第二晶体管的栅极的第一输入和被耦合到所述第三晶体管的源极的第二输入的第一运算放大器(op amp)、具有被耦合到所述第二晶体管的栅极的第三输入和被耦合到所述第二晶体管的漏极的第四输入的第二运算放大器，所述第二运算放大器的输出向所述第一电流源并向所述第二电流源提供栅极电压。
2.根据权利要求1所述的接收器电路，还包括：
具有第三运算放大器的附加偏置电路，所述第三运算放大器提供用于第四晶体管的栅极电压并从所述第四晶体管接收参考电压和反馈电压，其中用于所述第四晶体管的所述栅极电压被提供给第五晶体管，所述第五晶体管与所述第一晶体管和所述第一电流源串联。
3.根据权利要求1所述的接收器电路，其中所述第二晶体管是所述第一晶体管的复制品，并且其中所述第二电流源是所述第一电流源的复制品。
4.根据权利要求1所述的接收器电路，其中所述第二电阻器包括所述第一电阻器的复制品。
5.根据权利要求1所述的接收器电路，其中所述第二晶体管的所述栅极被耦合到带隙电压发生器的输出。
6.根据权利要求1所述的接收器电路，其中所述第一晶体管包括被耦合到来自传输线的数据输入的栅极。
7.根据权利要求1所述的接收器电路，其中所述第一晶体管和所述第一电流源是电流镜的第一支路的部分，所述电流镜具有第二支路，其中所述第一支路被耦合到差分数据信号的第一部分，并且其中所述第二支路被耦合到所述差分数据信号的第二部分。
8.根据权利要求1所述的接收器电路，其中所述第一晶体管被设置在所述第一电阻器和所述第一电流源之间。
9.根据权利要求1所述的接收器电路，其中所述第一电流源被设置在所述第一晶体管和接地之间。
10.根据权利要求1所述的接收器电路，其中偏置电路包括电流镜，并且其中所述第二晶体管被设置在所述电流镜的第一支路内并且所述第三晶体管和所述第二电阻器被设置在所述电流镜的第二支路内，进一步，其中所述第二电流源被设置在所述第二电阻器和接地之间。
11.一种用于操作均衡器电路的方法，所述方法包括：
在具有被布置在电流镜的分开支路中的第一晶体管和第二晶体管的第一偏置电路处，维持所述第一晶体管的漏极电压和所述第二晶体管的漏极电压等于所述第一晶体管的栅极电压；
由与所述电流镜的支路串联的第一电流源生成电流，其中所述第一电流源的栅极电压由第一运算放大器(op amp)提供，所述第一运算放大器被设置在所述第一晶体管的栅极和所述第二晶体管的漏极之间；以及
将所述栅极电压施加到所述均衡器电路内的第二电流源。
12.根据权利要求11所述的方法，还包括：
在工艺拐点、工作电压和工作温度的范围内维持所述第一偏置电路的跨导乘以电阻(gm*R)恒定；以及
维持所述均衡器电路的gm*R等于所述第一偏置电路的所述gm*R。
13.根据权利要求11所述的方法，还包括：
在第二偏置电路处，为所述均衡器电路内的第三晶体管的栅极生成偏置电压，其中生成所述偏置电压包括：维持所述均衡器电路的共模电压与所述第二偏置电路的共模电压相同。
14.一种半导体芯片，包括：
第一偏置电路，具有被布置在第一电流镜中的第一晶体管和第二晶体管，所述第一偏置电路还具有被耦合到所述第一晶体管和所述第二晶体管的第一电流源，所述第一偏置电路还具有第一运算放大器(op amp)，所述第一运算放大器被耦合到所述第二晶体管的漏极和所述第一晶体管的栅极并且被耦合以将所述第一偏置电压输出到所述第一电流源的栅极；
第二偏置电路，具有第二运算放大器，所述第二运算放大器被耦合以将第二偏置电压输出到第三晶体管的栅极；以及
均衡器电路，具有被布置在第二电流镜中的第四晶体管和第五晶体管，所述第四晶体管与第二电流源串联，所述第二电流镜通过第六晶体管被耦合到电源轨，其中所述第二电流源被耦合到所述第一偏置电压，并且其中所述第六晶体管被耦合到所述第二偏置电压。
15.根据权利要求14所述的半导体芯片，包括片上系统(SOC)，所述片上系统具有多核处理器，所述多核处理器被配置为经由所述均衡器电路来与存储器芯片通信。
16.根据权利要求14所述的半导体芯片，包括存储器芯片，所述存储器芯片被配置为经由所述均衡器电路来与片上系统(SOC)通信。
17.根据权利要求14所述的半导体芯片，其中所述第一晶体管是所述第四晶体管的复制品，并且其中所述第一电流源是所述第二电流源的复制品。
18.根据权利要求14所述的半导体芯片，其中所述第四晶体管包括被耦合到来自传输线的数据输入的栅极。
19.根据权利要求14所述的半导体芯片，其中所述第四晶体管和所述第二电流源是所述第二电流镜的第一支路的部分，所述第二电流镜具有第二支路，其中所述第一支路被耦合到差分数据信号的第一部分，并且其中所述第二支路被耦合到所述差分数据信号的第二部分。
20.根据权利要求14所述的半导体芯片，还包括：
第一电阻器，被耦合在所述第四晶体管与所述第六晶体管之间；以及
第二电阻器，被耦合在所述第二晶体管与所述第一电流源之间，其中所述第二电阻器是所述第一电阻器的复制品。
21.根据权利要求14所述的半导体芯片，其中所述第三晶体管是所述第六晶体管的复制品。
22.根据权利要求14所述的半导体芯片，还包括解串器，所述解串器被耦合到所述均衡器电路的输出。
23.一种在半导体芯片中的数据接收器，所述数据接收器包括：
用于对差分数据信号进行整形的部件，对差分数据信号进行整形包括对所述差分数据信号施加增益，其中所述增益等于第一晶体管的跨导乘以电阻；
用于调整通过所述第一晶体管的电流的部件，包括用于将偏置电压施加到所述整形部件中的电流源的部件，其中所述偏置电压施加部件包括：
第二晶体管和第三晶体管，被布置在电流镜架构中；以及
第一运算放大器(op amp)，被耦合到所述第二晶体管的漏极并且被耦合到所述第三晶体管的栅极，并且具有被配置为调整所述偏置电压的反馈回路；以及
用于对差分数据信号进行解串行的部件。
24.根据权利要求23所述的数据接收器，还包括：
用于调整所述整形部件的所述电阻的部件。
25.根据权利要求24所述的数据接收器，其中所述电阻调整部件包括：
用于维持所述整形部件的共模电压的部件。
26.根据权利要求23所述的数据接收器，其中所述第三晶体管是所述第一晶体管的复制品。
27.根据权利要求23所述的数据接收器，其中所述偏置电压施加部件还包括第二运算放大器，所述第二运算放大器被耦合到所述第三晶体管的漏极并且被耦合到所述第三晶体管的所述栅极。
CN202080076699.3A 2019-12-06 2020-11-24 用于保持连续时间线性均衡器的增益的电路和方法 Pending CN114762248A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962944817P 2019-12-06 2019-12-06
US62/944,817 2019-12-06
US17/099,183 US11469730B2 (en) 2019-12-06 2020-11-16 Circuits and methods for maintaining gain for a continuous-time linear equalizer
US17/099,183 2020-11-16
PCT/US2020/061900 WO2021113112A1 (en) 2019-12-06 2020-11-24 Circuits and methods for maintaining gain for a continuous-time linear equalizer

Publications (1)

Publication Number Publication Date
CN114762248A true CN114762248A (zh) 2022-07-15

Family

ID=76210711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080076699.3A Pending CN114762248A (zh) 2019-12-06 2020-11-24 用于保持连续时间线性均衡器的增益的电路和方法

Country Status (5)

Country Link
US (1) US11469730B2 (zh)
EP (1) EP4070452A1 (zh)
CN (1) CN114762248A (zh)
TW (1) TW202139594A (zh)
WO (1) WO2021113112A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11863356B2 (en) 2022-01-31 2024-01-02 Qualcomm Incorporated Analog receiver front-end with variable gain amplifier embedded in an equalizer structure
US11881969B2 (en) * 2022-04-22 2024-01-23 Samsung Display Co., Ltd. Real-time DC-balance aware AFE offset cancellation
TWI823803B (zh) * 2023-02-20 2023-11-21 旺宏電子股份有限公司 連續時間線性均衡器電路、記憶體裝置及輸入緩衝電路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194967B1 (en) * 1998-06-17 2001-02-27 Intel Corporation Current mirror circuit
US6815941B2 (en) * 2003-02-05 2004-11-09 United Memories, Inc. Bandgap reference circuit
JP5092687B2 (ja) * 2007-10-25 2012-12-05 富士通株式会社 増幅装置及びＧｍ補償バイアス回路
US7863989B2 (en) 2008-03-10 2011-01-04 Spectra Linear, Inc. Replica-bias automatic gain control
US8200179B1 (en) 2008-10-07 2012-06-12 Lattice Semiconductor Corporation Combined variable gain amplifier and analog equalizer circuit
GB2533309A (en) 2014-12-15 2016-06-22 Nordic Semiconductor Asa Differential amplifiers
US10613570B1 (en) * 2018-12-17 2020-04-07 Inphi Corporation Bandgap circuits with voltage calibration

Also Published As

Publication number Publication date
US11469730B2 (en) 2022-10-11
US20210175868A1 (en) 2021-06-10
TW202139594A (zh) 2021-10-16
WO2021113112A1 (en) 2021-06-10
EP4070452A1 (en) 2022-10-12

Similar Documents

Publication Publication Date Title
US11469730B2 (en) Circuits and methods for maintaining gain for a continuous-time linear equalizer
US10038574B2 (en) Method and apparatus for passive continuous-time linear equalization with continuous-time baseline wander correction
US7598788B2 (en) Current-controlled CMOS (C3MOS) fully differential integrated delay cell with variable delay and high bandwidth
US11206012B2 (en) Calibrating resistance for data drivers
KR20190034230A (ko) 전압-모드 드라이버에 대한 임피던스 및 스윙 제어
US7697601B2 (en) Equalizers and offset control
US10419250B1 (en) Systems and methods for improved continuous time linear equalization (CTLE)
US10778163B2 (en) Amplification circuit, and receiving circuit, semiconductor apparatus and semiconductor system using the amplification circuit
EP4236067A1 (en) Continuous time linear equalization (ctle) feedback for tunable dc gain and mid-band correction
US20210288843A1 (en) Linear equalization, and associated methods, devices, and systems
US20210250000A1 (en) Receiving circuit, and semiconductor apparatus and semiconductor system using the same
US8054108B2 (en) Transmission device having emphasis function
US10063253B1 (en) Summer circuit including linearized load
US11233489B2 (en) Amplifier and receiving circuit, semiconductor apparatus, and semiconductor system using the same
US11736069B2 (en) Ultra-high bandwidth inductorless amplifier
Vazgen et al. High PSRR and accuracy receiver active equalizer
CN116647246A (zh) 模拟前端电路和包括其的通信系统
CN115021714A (zh) 一种均衡器和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination