CN114760222A - 一种用于100base-T1 PHY芯片的链路断开检测方法及其装置 - Google Patents
一种用于100base-T1 PHY芯片的链路断开检测方法及其装置 Download PDFInfo
- Publication number
- CN114760222A CN114760222A CN202210659792.8A CN202210659792A CN114760222A CN 114760222 A CN114760222 A CN 114760222A CN 202210659792 A CN202210659792 A CN 202210659792A CN 114760222 A CN114760222 A CN 114760222A
- Authority
- CN
- China
- Prior art keywords
- chip
- scrambler
- communication link
- receiving end
- scrambling code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0805—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability
- H04L43/0811—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability by checking connectivity
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
本发明提供一种用于100base‑T1 PHY芯片的链路断开检测方法、装置、电子设备及存储介质，应用于第二芯片接收端，在预先建立的通信链路的传输空闲阶段，接收到第一芯片发送端发送的、由第一芯片发送端扰码器生成的第一扰码；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态，通过在原有的扰码器输出上添加判据，从而实现了实时且快速地进行链路断开的检测。
Description
技术领域
本发明涉及网络通信技术领域，尤其涉及一种用于100base-T1 PHY芯片的链路断开检测方法、装置、电子设备及存储介质。
背景技术
以太网通信的物理层实现为PHY（Physical Layer）芯片，两个PHY芯片进行通信时，首先需要进行链路建立的过程，当信道条件符合要求，PHY芯片判定符合链路建立的条件后，内部状态机进入链路锁定状态。100Base-T1 PHY芯片是用于民用车载领域的PHY芯片，芯片的发送部分符合IEEE Std 802.3bw标准，PHY芯片中需具有链路质量检测功能，具备计算信道质量SQI（Signal Quality Index，信号质量指标）和信道SNR（SIGNAL-NOISERATIO，信噪比）的功能，该部分设计中需符合OPEN ALLIANCE的TC1标准，在TC1标准中，描述当计算出的信道质量SQI=0，表示通信链路断开。
SQI/SNR的计算一般需要许多符号点进行计算，一般计算使用的符号数为L=100-500个（时钟为66.7MHz），同时为了降低功耗，一般计算一次SQI/SNR的周期为10ms-1000ms左右，计算出SQI=0后，接收部分设置，loc_rcvr_status = 0，即可判断链路断开。这种判断链路是否断开的方式，依赖OPEN ALLIANCE的TC1标准的SQI计算，计算周期较大，计算时间过长，导致不能立即判断链路失锁。也就是说，目前100Base-T1 PHY的链路断开检测周期为10-1000ms，判断链路断开时间过长。
发明内容
本发明提供一种用于100base-T1 PHY芯片的链路断开检测方法、装置、电子设备及存储介质，用以解决现有的100Base-T1 PHY芯片的链路断开检测耗时长、效率低的问题，通过在原有的扰码器输出上添加判据，并结合传输信道内传输信号的SQI/SNR的计算使得通信链路断开检测的时间大大缩短，实现了实时且快速地进行链路断开的检测。
第一方面，本发明提供一种用于100base-T1 PHY芯片的链路断开检测方法，应用于第二芯片接收端，包括：
在预先建立的通信链路的传输空闲阶段，接收第一芯片发送端发送的、由第一芯片发送端扰码器生成的第一扰码；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；
将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态。
进一步，在所述在预先建立的通信链路的传输空闲阶段，接收第一芯片发送端发送的、由第一芯片发送端扰码器生成的第一扰码之前，方法还包括：
对所述第一芯片发送端扰码器与所述第二芯片接收端扰码器进行同步锁定；
进一步，对所述第一芯片发送端扰码器与所述第二芯片接收端扰码器进行同步锁定之后，方法还包括：
对传输信道内传输的信号进行SQI/SNR计算，在SQI/SNR计算结果符合链路建立的预设判定条件的情况下，与第一芯片发送端之间建立通信链路。
进一步，本发明还提供一种用于100base-T1 PHY芯片的链路断开检测方法，应用于第一芯片发送端，包括：
在预先建立的通信链路的传输空闲阶段，基于第一芯片发送端扰码器生成第一扰码；
将所述第一扰码发送至第二芯片接收端，以使得所述第二芯片接收端将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态。
第二方面，本发明提供了一种用于100base-T1 PHY芯片的链路断开检测装置，应用于第二芯片接收端，包括接收模块、匹配模块，其中：
接收模块，用于在预先建立的通信链路的传输空闲阶段，接收第一芯片发送端发送的、由第一芯片发送端扰码器生成的第一扰码；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；
匹配模块，用于将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态。
进一步，本发明还提供了一种用于100base-T1 PHY芯片的链路断开检测装置，应用于第一芯片发送端，包括生成模块、发送模块，其中：
生成模块，用于在预先建立的通信链路的传输空闲阶段，基于第一芯片发送端扰码器生成第一扰码；
发送模块，用于将所述第一扰码发送至第二芯片接收端，以使得所述第二芯片接收端将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态。
第三方面，本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其中，
所述处理器执行所述程序时实现如下方法的步骤：
在预先建立的通信链路的传输空闲阶段，接收第一芯片发送端发送的、由第一芯片发送端扰码器生成的第一扰码；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；
将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态；
或者，在预先建立的通信链路的传输空闲阶段，基于第一芯片发送端扰码器生成第一扰码；
将所述第一扰码发送至第二芯片接收端，以使得所述第二芯片接收端将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态。
第四方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如下方法的步骤：
在预先建立的通信链路的传输空闲阶段，接收第一芯片发送端发送的、由第一芯片发送端扰码器生成的第一扰码；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；
将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态；
或者，在预先建立的通信链路的传输空闲阶段，基于第一芯片发送端扰码器生成第一扰码；
将所述第一扰码发送至第二芯片接收端，以使得所述第二芯片接收端将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态。
第五方面，本发明还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如下方法的步骤：
在预先建立的通信链路的传输空闲阶段，接收第一芯片发送端发送的、由第一芯片发送端扰码器生成的第一扰码；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；
将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态；
或者，在预先建立的通信链路的传输空闲阶段，基于第一芯片发送端扰码器生成第一扰码；
将所述第一扰码发送至第二芯片接收端，以使得所述第二芯片接收端将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态。
本发明提供的一种用于100base-T1 PHY芯片的链路断开检测方法、装置、电子设备及存储介质，在预先建立的通信链路的传输空闲阶段，接收第一芯片发送端发送的、由第一芯片发送端扰码器生成的第一扰码；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态，通过在原有的扰码器输出上添加判据，从而实现了实时且快速地进行链路断开的检测。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的一种用于100base-T1 PHY芯片的链路断开检测方法的流程示意图；
图2是本发明另一个实施例提供的一种用于100base-T1 PHY芯片的链路断开检测方法的流程示意图；
图3是本发明又一个实施例提供的第一芯片发送端多项式的实现结构示意图；
图4是本发明又一个实施例提供的一种用于100base-T1 PHY芯片的链路断开检测方法的流程示意图；
图5是本发明一个实施例提供的一种用于100base-T1 PHY芯片的链路断开检测装置的结构框图；
图6是本发明又一个实施例提供的一种用于100base-T1 PHY芯片的链路断开检测装置的结构框图；
图7是本发明另一个实施例提供的一种用于100base-T1 PHY芯片的链路断开检测电子设备的结构框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要提前说明的是，以太网通信底层为物理层，物理层接收数据链路层（mac层）的数据，通过双绞线发给对端物理层，对端PHY芯片接收后传给对端的mac层，物理层的实现为PHY芯片，两个PHY芯片进行通信时，首先需要进行链路建立的过程，当信道条件符合要求，PHY芯片判定符合链路建立的条件后，内部状态机进行链路锁定状态，同时，当信道断开或信道质量下降，造成难以通信时，PHY芯片会检测链路状态并断开连接。
本发明所使用的100Base-T1 PHY芯片是用于民用车载领域的PHY芯片，芯片的发送部分符合IEEE Std 802.3bw标准，100Base-T1 PHY芯片是一种新型的车载网络技术，与普通标准以太网使用的4对双绞线不同，采用单对非屏蔽双绞线可实现100Mbps的数据速率传输。
图1是本实施例提供的一种用于100base-T1 PHY芯片的链路断开检测方法的流程示意图，参见图1，该方法应用于第二芯片接收端，包括：
步骤101：在预先建立的通信链路的传输空闲阶段，接收第一芯片发送端发送的、由第一芯片发送端扰码器生成的第一扰码；
其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；
需要进一步说明的是，由于是两个PHY芯片进行通信，即存在数据发送与数据接收两个过程，所以设置其中1个PHY芯片为第一芯片，设置另一个PHY芯片为第二芯片，其中，第一芯片和第二芯片均有收发两个部分，在本申请中以第一芯片发送端发送，第二芯片接收端接收作为举例。预先建立的通信链路有数据传输阶段和传输空闲阶段，如图2所示，在数据传输阶段，第一芯片发送端的扰码器会对所要传输的数据进行加扰，也就是第一芯片发送端扰码器产生的扰码会添加到所要传输的数据中，第二芯片接收端扰码器对接收到的数据进行解除干扰的操作，得到原来的数据，而在传输空闲阶段，并不会传输实际数据，只传输扰码，第二芯片接收端接收到第一芯片发送端发送的第一扰码，并将其与第二芯片接收端扰码器产生的扰码进行比较，从而得到链路是否断开的检测结果。
举例来说，在已经建立好的100Base-T1 PHY芯片通信链路中，第二芯片接收端PHY芯片接收到第一芯片发送端PHY芯片发送的，由第一芯片发送端扰码器生成的第一扰码。
步骤102：将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；
其中，所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态。
需要进一步说明的是，在所述第一芯片发送端扰码器与所述第二芯片接收端扰码器均处于同步锁定状态之后，分别通过第一芯片发送端扰码器多项式以及第二芯片接收端扰码器多项式生成第一扰码以及第二扰码，其中PHY芯片第一芯片发送端多项式与第二芯片接收端多项式可由公式（1）表示。
以第一芯片发送端多项式为例，图3为100base-T1 PHY芯片第一芯片发送端多项式的实现结构图，本地扰码器的33个初始值要求不能全为0。PHY芯片工作后，扰码多项式的输入为Scrn[0]， Scrn[0] 的值来自本地扰码器输出的Scrn[12]的比特值与Scrn[32]的比特值的异或结果。若Scrn[12]的比特值与Scrn[32]的比特值均为1（或者0）则输出的比特值为0，若Scrn[12]的比特值与Scrn[32]的比特值不同，则输出的比特值为1，并将所得到比特值代入第一芯片发送端多项式，从而生成了所述第一扰码，第二芯片接收端扰码器生成的第二扰码采用第一芯片发送端端发送的多项式结构，从而保证第二芯片接收端能够与第一芯片发送端多项式进行同步。
在本实施例中，已经完成同步并在正常工作的PHY芯片，将所述第一扰码与第二芯片接收端扰码器所生成的第二扰码进行匹配，当连续接收N（N≥80）个数据，有超过M（M≥10）个数据与第二芯片接收端本地扰码器产生的第二扰码存在不一致的情况下，也就是当不匹配数超过M/N这一第一阈值时，确定所述通信链路已断开，显而易见，此处第一阈值为一单一数值，第一阈值是经本领域技术人员多次研究所得出的能于传输空闲阶段快速进行链路断开检测的特定数值。
举例来说，在一单位周期内，PHY芯片第二芯片接收端连续接收到的数据为80个比特，在连续接收到的数据与第二芯片接收端扰码器产生的数据进行比对后发现，第二芯片接收端所连续接收的80个比特数据中有11个比特数据与第二芯片接收端本地扰码器产生的数据存在不匹配现象，不匹配的概率为11/80，由于第一阈值为1/8，不匹配数超过了第一阈值，即可确定通信链路已断开。
本实施例提供了一种用于100base-T1 PHY芯片的链路断开检测方法，应用于第二芯片接收端，在预先建立的通信链路的传输空闲阶段，接收第一芯片发送端发送的、由第一芯片发送端扰码器生成的第一扰码；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态，通过在原有的扰码器输出上添加判据，从而实现了实时且快速地进行链路断开的检测。
基于上述实施例的内容，在本实施例中，在步骤101在预先建立的通信链路的传输空闲阶段，接收第一芯片发送端发送的、由第一芯片发送端扰码器生成的第一扰码之前，方法还包括：
对所述第一芯片发送端扰码器与所述第二芯片接收端扰码器进行同步锁定。
可以理解的是，对所述第一芯片发送端扰码器与所述第二芯片接收端扰码器进行同步与锁定后，保证了第一芯片发送端扰码器所发出的第一扰码能够被第二芯片接收端扰码器接收。
基于上述实施例的内容，在本实施例中，对所述第一芯片发送端扰码器与所述第二芯片接收端扰码器进行同步之后，方法还包括：
对传输信道内传输的信号进行SQI/SNR计算，在SQI/SNR计算结果符合链路建立的预设判定条件的情况下，与第一芯片发送端之间建立通信链路。
其中，SQI是评估信号质量的指标，SNR为信噪比，在TC1标准中，当计算出的信道质量SQI的值为3到7之间，SNR≥20dB，此时有BER<10-10时，表示信道环境符合链路建立的预设判定条件，第二芯片接收端即可与第一芯片发送端之间建立通信链路。
举例来说，对传输信道内传输的信号进行SQI/SNR计算，当SQI的值为3，SNR的值为20-21dB时，信道环境符合链路建立的预设判定条件即SQI的值为3到7之间，SNR≥20dB，第二芯片接收端即可与第一芯片发送端之间建立通信链路。
本实施例提供了一种用于100base-T1 PHY芯片的链路断开检测方法，通过对传输信道内传输的信号进行SQI/SNR计算，在SQI/SNR计算结果符合链路建立的预设判定条件的情况下，与第一芯片发送端之间建立通信链路，为后续的利用判据进行链路断开检测奠定了基础。
除此之外，SQI/SNR计算还可用于判断已建立的通信链路是否中途断开，本发明中的100Base-T1 PHY芯片同时满足OPEN ALLIANCE（开放联盟）所指定的一系列休眠唤醒、信道质量评估等标准，OPEN ALLIANCE的TC1标准明确了评估信道质量的标准，所以在100Base-T1 PHY中一般均具备计算和评估信道质量SQI和信道SNR的功能，在TC1标准中，描述当计算出的信道质量为SQI=0，SNR＜18dB时，表示链路断开，SQI/SNR的计算一般需要许多符号点进行计算，一般计算使用的符号数为L=100-500个（时钟为66.7MHz），进行一次SQI/SNR的计算；同时为了降低功耗，一般计算一次SQI/SNR的周期为10ms-1000ms左右， 且多次计算结果经过平滑滤波后有SQI=0时，接收部分设置loc_rcvr_status = 0，即可判断链路断开，这种判断链路是否断开的方式依赖TC1标准的SQI/SRN计算，计算周期较大，计算时间长，导致判断链路失锁需要的时间较长，因此本发明引入了上述所提及的将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开，从而加快链路断开检测的速度。
100Base-T1 PHY的正常通信中，以太网帧的最大帧长度约为1518字节，帧的前导码为8字节，帧与帧之间间隔为12字节（该段时间发送端发送的为Idle码）。在100Mbps的速率下，传输1518字节数据所需时间为1518*8/100Mbps=121.44微秒，帧间隔传输的12字节所需时间为12*8/100Mbps=0.96微秒。
本发明的快速检测链路断开的方式为检测帧间隔/传输空闲时间发送的扰码，在传输空闲时间仅需要0.96微秒即可检测出链路断开；在PHY芯片持续发送数据帧的时通过两帧之间的间隔时间也可检测出链路断开：最大等待时间为一帧传输时间与帧间隔时间之和：121.44+0.96=122.4微秒。具体的判据为在帧间隔/传输空闲的12字节的时间中，PHY接收端接收到的错误bit个数超过10个，即可判断链路断开。
图4是本实施例提供的一种用于100base-T1 PHY芯片的链路断开检测方法的流程示意图，参见图4，该方法应用于第一芯片发送端，包括：
步骤401：在预先建立的通信链路的传输空闲阶段，基于第一芯片发送端扰码器生成第一扰码；
其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；
需要进一步说明的是，由于是两个PHY芯片进行通信，即存在数据发送与数据接收两个过程，所以设置其中1个PHY芯片为第一芯片，另一个PHY芯片设为第二芯片，每个芯片均具有收发两个部分。预先建立的通信链路有数据传输阶段和传输空闲阶段，在数据传输阶段，第一芯片发送端的扰码器会对所要传输的数据进行加扰，也就是第一芯片发送端扰码器产生的扰码会添加到所要传输的数据中，第二芯片接收端扰码器对接收到的数据进行解除干扰的操作，得到原来的数据，而在传输空闲阶段，并不会传输实际数据，只传输扰码，第二芯片接收端接收第一芯片发送端发送的第一扰码，并将其与第二芯片接收端扰码器产生的扰码进行比较，从而得到链路是否断开的检测结果。
举例来说，在已经建立好的100Base-T1 PHY芯片通信链路的传输空闲阶段，基于第一芯片发送端扰码器生成第一扰码。
步骤402：将所述第一扰码发送至第二芯片接收端，以使得所述第二芯片接收端将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态。
在本实施例中，将所述第一扰码与第二芯片接收端扰码器所生成的第二扰码进行匹配，当连续接收N（N≥80）个数据，有超过M（M≥10）个数据与第二芯片接收端本地扰码器产生的第二扰码存在不一致的情况下，也就是当不匹配数超过M/N这一第一阈值时，确定所述通信链路已断开，显而易见，此处第一阈值为一单一数值，第一阈值是经本领域技术人员多次研究所得出的能于传输空闲阶段快速进行链路断开检测的特定数值。
举例来说，在一单位周期内，PHY第二芯片接收端连续接收到的数据为80个比特，在连续接收到的数据与第二芯片接收端扰码器产生的数据进行比对后发现，第二芯片接收端所连续接收的80个比特数据中有11个比特数据与第二芯片接收端本地扰码器产生的数据存在不匹配现象，不匹配的概率为11/80，由于第一阈值为1/8，不匹配数超过了第一阈值，即可确定通信链路已断开。
本实施例提供了一种用于100base-T1 PHY芯片的链路断开检测方法，应用于第一芯片发送端，在预先建立的通信链路的传输空闲阶段，基于第一芯片发送端扰码器生成第一扰码；将所述第一扰码发送至第二芯片接收端，以使得所述第二芯片接收端将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态，通过在原有的扰码器输出上添加判据，从而实现了实时且快速地进行链路断开的检测。
图5为本实施例提供的用于100base-T1 PHY芯片的链路断开检测装置的结构框图，应用于第二芯片接收端，包括接收模块501、匹配模块502，其中：
接收模块501，用于在预先建立的通信链路的传输空闲阶段，接收第一芯片发送端发送的、由第一芯片发送端扰码器生成的第一扰码；
其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；
需要进一步说明的是，由于是两个PHY芯片进行通信，即存在数据发送与数据接收两个过程，所以设置其中1个PHY芯片为第一芯片，设置另一个PHY芯片为第二芯片，其中，第一芯片和第二芯片中均有收发两个部分，在本申请中以第一芯片发送端发送，第二芯片接收端接收作为举例。预先建立的通信链路有数据传输阶段和传输空闲阶段，在数据传输阶段，第一芯片发送端的扰码器会对所要传输的数据进行加扰，也就是第一芯片发送端扰码器产生的扰码会添加到所要传输的数据中，第二芯片接收端扰码器对接收到的数据进行解除干扰的操作，得到原来的数据，而在传输空闲阶段，并不会传输实际数据，只传输扰码，第二芯片接收端接收到第一芯片发送端发送的第一扰码，并将其与第二芯片接收端扰码器产生的扰码进行比较，从而得到链路是否断开的检测结果。
举例来说，在已经建立好的100Base-T1 PHY芯片通信链路中，第二芯片接收端PHY芯片接收到第一芯片发送端PHY芯片发送的，由第一芯片发送端扰码器生成的第一扰码。
匹配模块502，用于将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；
其中，所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态。
需要进一步说明的是，在所述第一芯片发送端扰码器与所述第二芯片接收端扰码器均处于同步锁定状态之后，分别通过第一芯片发送端扰码器多项式以及第二芯片接收端扰码器多项式生成第一扰码以及第二扰码，其中PHY芯片第一芯片发送端多项式与第二芯片接收端多项式可由公式（1）表示。
以第一芯片发送端多项式为例，图3为100base-T1 PHY第一芯片发送端多项式的实现结构图，本地扰码器的33个初始值要求不能全为0。PHY芯片工作后，扰码多项式的输入为Scrn[0]， Scrn[0] 的值来自本地扰码器输出的Scrn[12]的比特值与Scrn[32]的比特值的异或结果。若Scrn[12]的比特值与Scrn[32]的比特值均为1（或者0）则输出的比特值为0，若Scrn[12]的比特值与Scrn[32]的比特值不同，则输出的比特值为1，并将所得到比特值代入第一芯片发送端多项式，从而生成了所述第一扰码，第二芯片接收端扰码器生成的第二扰码采用第一芯片发送端发送的多项式结构，从而保证第二芯片接收端能够与第一芯片发送端多项式进行同步。
在本实施例中，已经完成同步并在正常工作的PHY芯片，将所述第一扰码与第二芯片接收端扰码器所生成的第二扰码进行匹配，当连续接收N（N≥80）个数据，有超过M（M≥10）个数据与第二芯片接收端本地扰码器产生的第二扰码存在不一致的情况下，也就是当不匹配数超过M/N这一第一阈值时，确定所述通信链路已断开，显而易见，此处第一阈值为一单一数值，第一阈值是经本领域技术人员多次研究所得出的能于传输空闲阶段快速进行链路断开检测的特定数值。
举例来说，在一单位周期内，PHY芯片第二芯片接收端连续接收到的数据为80个比特，在连续接收到的数据与第二芯片接收端扰码器产生的数据进行比对后发现，第二芯片接收端所连续接收的80个比特数据中有11个比特数据与第二芯片接收端本地扰码器产生的数据存在不匹配现象，不匹配的概率为11/80，由于第一阈值为1/8，不匹配数超过了第一阈值，即可确定通信链路已断开。
本实施例提供了一种用于100base-T1 PHY芯片的链路断开检测装置，应用于第二芯片接收端，在预先建立的通信链路的传输空闲阶段，接收到第一芯片发送端发送的、由第一芯片发送端扰码器生成的第一扰码；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态，通过在原有的扰码器输出上添加判据，从而实现了实时且快速地进行链路断开的检测。
可选的，所述装置还包括：
用于对所述第一芯片发送端扰码器与所述第二芯片接收端扰码器进行同步锁定。
可选的，所述装置还包括：
用于对传输信道内传输的信号进行SQI/SNR计算，在SQI/SNR计算结果符合链路建立的预设判定条件的情况下，与第一芯片发送端之间建立通信链路。
本实施例提供了一种用于100base-T1 PHY芯片的链路断开检测装置，通过对传输信道内传输的信号进行SQI/SNR计算，在SQI/SNR计算结果符合链路建立的预设判定条件的情况下，与第一芯片发送端之间建立通信链路，为后续的利用判据进行链路断开检测奠定了基础。
图6为本实施例提供的另一个用于100base-T1 PHY芯片的链路断开检测装置的结构框图，应用于第一芯片发送端，包括生成模块601、发送模块602，其中：
生成模块601，用于在预先建立的通信链路的传输空闲阶段，基于第一芯片发送端扰码器生成第一扰码；
其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；
需要进一步说明的是，由于是两个PHY芯片进行通信，即存在数据发送与数据接收两个过程，所以设置其中1个PHY芯片为第一芯片，另一个PHY芯片设为第二芯片，每个芯片均具有收发两个部分。预先建立的通信链路有数据传输阶段和传输空闲阶段，在数据传输阶段，第一芯片发送端的扰码器会对所要传输的数据进行加扰，也就是第一芯片发送端扰码器产生的扰码会添加到所要传输的数据中，第二芯片接收端扰码器对接收到的数据进行解除干扰的操作，得到原来的数据，而在传输空闲阶段，并不会传输实际数据，只传输扰码，第二芯片接收端接收第一芯片发送端发送的第一扰码，并将其与第二芯片接收端扰码器产生的扰码进行比较，从而得到链路是否断开的检测结果。
举例来说，在已经建立好的100Base-T1 PHY芯片通信链路的传输空闲阶段，基于第一芯片发送端扰码器生成第一扰码。
发送模块602，用于将所述第一扰码发送至第二芯片接收端，以使得所述第二芯片接收端将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态。
在本实施例中，将所述第一扰码与第二芯片接收端扰码器所生成的第二扰码进行匹配，当连续接收N（N≥80）个数据，有超过M（M≥10）个数据与第二芯片接收端本地扰码器产生的第二扰码存在不一致的情况下，也就是当不匹配数超过M/N这一第一阈值时，确定所述通信链路已断开，显而易见，此处第一阈值为一单一数值，第一阈值是经本领域技术人员多次研究所得出的能于传输空闲阶段快速进行链路断开检测的特定数值。
举例来说，在一单位周期内，PHY芯片第二芯片接收端连续接收到的数据为80个比特，在连续接收到的数据与第二芯片接收端扰码器产生的数据进行比对后发现，第二芯片接收端所连续接收的80个比特数据中有11个比特数据与第二芯片接收端本地扰码器产生的数据存在不匹配现象，不匹配的概率为11/80，由于第一阈值为1/8，不匹配数超过了第一阈值，即可确定通信链路已断开。
本实施例提供了一种用于100base-T1 PHY芯片的链路断开检测装置，应用于第一芯片发送端，在预先建立的通信链路的传输空闲阶段，基于第一芯片发送端扰码器生成第一扰码；将所述第一扰码发送至第二芯片接收端，以使得所述第二芯片接收端将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态，通过在原有的扰码器输出上添加判据，从而实现了实时且快速地进行链路断开的检测。
图7为本发明实施例提供的电子设备实体结构示意图，如图7所示，所述电子设备包括：处理器(processor)701、存储器(memory)702和总线703；
其中，所述处理器701、存储器702通过总线703完成相互间的通信；
所述处理器701用于调用所述存储器702中的程序指令，以执行上述各方法实施例所提供的方法，例如包括：
在预先建立的通信链路的传输空闲阶段，接收第一芯片发送端发送的、由第一芯片发送端扰码器生成的第一扰码；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；
将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态；
或者，在预先建立的通信链路的传输空闲阶段，基于第一芯片发送端扰码器生成第一扰码；
将所述第一扰码发送至第二芯片接收端，以使得所述第二芯片接收端将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态。
本实施例提供一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令使所述计算机执行上述各方法实施例所提供的方法，例如包括：
在预先建立的通信链路的传输空闲阶段，接收第一芯片发送端发送的、由第一芯片发送端扰码器生成的第一扰码；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；
将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态；
或者，在预先建立的通信链路的传输空闲阶段，基于第一芯片发送端扰码器生成第一扰码；
将所述第一扰码发送至第二芯片接收端，以使得所述第二芯片接收端将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态。
本实施例公开一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，计算机能够执行上述各方法实施例所提供的方法，例如包括：
在预先建立的通信链路的传输空闲阶段，接收第一芯片发送端发送的、由第一芯片发送端扰码器生成的第一扰码；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；
将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态；
或者，在预先建立的通信链路的传输空闲阶段，基于第一芯片发送端扰码器生成第一扰码；
将所述第一扰码发送至第二芯片接收端，以使得所述第二芯片接收端将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所描述的实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (8)
1.一种用于100base-T1 PHY芯片的链路断开检测方法，其特征在于，应用于第二芯片接收端，包括：
在预先建立的通信链路的传输空闲阶段，接收第一芯片发送端发送的、由第一芯片发送端扰码器生成的第一扰码；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；
将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态。
2.根据权利要求1所述的用于100base-T1 PHY芯片的链路断开检测方法，其特征在于，在所述在预先建立的通信链路的传输空闲阶段，接收第一芯片发送端发送的、由第一芯片发送端扰码器生成的第一扰码之前，方法还包括：
对所述第一芯片发送端扰码器与所述第二芯片接收端扰码器进行同步锁定。
3.根据权利要求2所述的用于100base-T1 PHY芯片的链路断开检测方法，其特征在于，对所述第一芯片发送端扰码器与所述第二芯片接收端扰码器进行同步锁定之后，方法还包括：
对传输信道内传输的信号进行SQI/SNR计算，在SQI/SNR计算结果符合链路建立的预设判定条件的情况下，与第一芯片发送端之间建立通信链路。
4.一种用于100base-T1 PHY芯片的链路断开检测方法，其特征在于，应用于第一芯片发送端，包括：
在预先建立的通信链路的传输空闲阶段，基于第一芯片发送端扰码器生成第一扰码；
将所述第一扰码发送至第二芯片接收端，以使得所述第二芯片接收端将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态。
5.一种用于100base-T1 PHY芯片的链路断开检测装置，其特征在于，应用于第二芯片接收端，包括接收模块、匹配模块，其中：
接收模块，用于在预先建立的通信链路的传输空闲阶段，接收第一芯片发送端发送的、由第一芯片发送端扰码器生成的第一扰码；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；
匹配模块，用于将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态。
6.一种用于100base-T1 PHY芯片的链路断开检测装置，其特征在于，应用于第一芯片发送端，包括生成模块、发送模块，其中：
生成模块，用于在预先建立的通信链路的传输空闲阶段，基于第一芯片发送端扰码器生成第一扰码；
发送模块，用于将所述第一扰码发送至第二芯片接收端，以使得所述第二芯片接收端将所述第一扰码与第二芯片接收端扰码器当前生成的第二扰码进行匹配，在单位周期内不匹配数超过第一阈值的情况下，确定所述通信链路已断开；其中，所述通信链路为所述第一芯片发送端与所述第二芯片接收端之间的通信链路；所述第一芯片发送端扰码器与所述第二芯片接收端扰码器处于同步状态。
7.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至3任一项所述一种用于100base-T1 PHY芯片的链路断开检测方法的步骤，或者，所述处理器执行所述计算机程序时实现如权利要求4所述方法的步骤。
8.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至3任一项所述一种用于100base-T1 PHY芯片的链路断开检测方法的步骤，或者，所述计算机程序被处理器执行时实现如权利要求4所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210659792.8A CN114760222A (zh) | 2022-06-13 | 2022-06-13 | 一种用于100base-T1 PHY芯片的链路断开检测方法及其装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210659792.8A CN114760222A (zh) | 2022-06-13 | 2022-06-13 | 一种用于100base-T1 PHY芯片的链路断开检测方法及其装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114760222A true CN114760222A (zh) | 2022-07-15 |
Family
ID=82336969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210659792.8A Pending CN114760222A (zh) | 2022-06-13 | 2022-06-13 | 一种用于100base-T1 PHY芯片的链路断开检测方法及其装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114760222A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115296785A (zh) * | 2022-10-09 | 2022-11-04 | 北京国科天迅科技有限公司 | 扰码器同步方法、装置和电子设备 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1859075A (zh) * | 2005-11-16 | 2006-11-08 | 华为技术有限公司 | 一种链路扰码配置一致性检测方法 |
| CN101132265A (zh) * | 2007-09-21 | 2008-02-27 | 华为技术有限公司 | 内嵌误码检测仪、监测通信设备间通信状况的方法 |
| JP2015035807A (ja) * | 2013-08-08 | 2015-02-19 | 富士通株式会社 | マルチホップネットワークの故障検出方法及びノード |
| CN105450469A (zh) * | 2015-12-01 | 2016-03-30 | 许继电气股份有限公司 | 一种工业设备中快速通信总线故障检测方法 |
| CN106817264A (zh) * | 2015-11-27 | 2017-06-09 | 华为软件技术有限公司 | 一种链路故障检测的方法、装置和系统 |
| CN107979411A (zh) * | 2016-10-21 | 2018-05-01 | 中兴通讯股份有限公司 | 一种光纤链路的监测方法及装置 |
| CN109739715A (zh) * | 2019-01-22 | 2019-05-10 | 京东方科技集团股份有限公司 | 一种故障检测方法和装置 |
-
2022
- 2022-06-13 CN CN202210659792.8A patent/CN114760222A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1859075A (zh) * | 2005-11-16 | 2006-11-08 | 华为技术有限公司 | 一种链路扰码配置一致性检测方法 |
| CN101132265A (zh) * | 2007-09-21 | 2008-02-27 | 华为技术有限公司 | 内嵌误码检测仪、监测通信设备间通信状况的方法 |
| JP2015035807A (ja) * | 2013-08-08 | 2015-02-19 | 富士通株式会社 | マルチホップネットワークの故障検出方法及びノード |
| CN106817264A (zh) * | 2015-11-27 | 2017-06-09 | 华为软件技术有限公司 | 一种链路故障检测的方法、装置和系统 |
| CN105450469A (zh) * | 2015-12-01 | 2016-03-30 | 许继电气股份有限公司 | 一种工业设备中快速通信总线故障检测方法 |
| CN107979411A (zh) * | 2016-10-21 | 2018-05-01 | 中兴通讯股份有限公司 | 一种光纤链路的监测方法及装置 |
| CN109739715A (zh) * | 2019-01-22 | 2019-05-10 | 京东方科技集团股份有限公司 | 一种故障检测方法和装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115296785A (zh) * | 2022-10-09 | 2022-11-04 | 北京国科天迅科技有限公司 | 扰码器同步方法、装置和电子设备 |
| CN115296785B (zh) * | 2022-10-09 | 2023-02-28 | 北京国科天迅科技有限公司 | 扰码器同步方法、装置和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8243752B2 (en) | Long-reach ethernet for 1000BASE-T and 10GBASE-T | |
| TWI392284B (zh) | 有線通信方法及系統 | |
| US5825755A (en) | Method and apparatus for switching between full-duplex and half-duplex CSMA/CD systems | |
| US8027270B1 (en) | Methods and apparatus for breaking and resynchronizing a data link | |
| US8576820B2 (en) | Standby mode for use in a device having a multiple channel physical layer | |
| US6381213B1 (en) | Method and apparatus for detecting collisions on a network | |
| US20190229846A1 (en) | Code error detection method, device and system, and computer-readable storage medium | |
| US6965610B2 (en) | System and method for providing compatibility between different transceivers in a multi-pair communication system | |
| US6157689A (en) | Automatic speed detection for asynchronous serial communications | |
| CN112559412A (zh) | 一种串口波特率自适应接收端、实现方法、系统 | |
| US20090245120A1 (en) | Ethernet Physical Layer Transceiver with Auto-Ranging Function | |
| CN114760222A (zh) | 一种用于100base-T1 PHY芯片的链路断开检测方法及其装置 | |
| WO2017012517A1 (zh) | 混合物理编码子层以及数据发送、接收方法、存储介质 | |
| US20150054488A1 (en) | Cable length determination using variable-width pulses | |
| US6385319B1 (en) | Encoding circuit and method of detecting block code boundary and establishing synchronization between scrambler and descrambler | |
| CN108683489A (zh) | 以太网phy至具有桥接抽头线的信道的扩展 | |
| CN114844599B (zh) | 一种同步扰码器的方法及装置 | |
| CN111065168B (zh) | 一种基于同频同时全双工的无线接入方法 | |
| CN112929056A (zh) | 一种载波通信模块智能检测方法及系统 | |
| CN103391329B (zh) | 一种接口模块及其支持多接口标准的方法 | |
| CN112491446A (zh) | 一种有线通信抗干扰方法及系统 | |
| US20150171921A1 (en) | Power line communications system and method | |
| JP2000041027A (ja) | ビット誤り率測定方式 | |
| JP4382691B2 (ja) | Ａｄｓｌモデム装置 | |
| CN112533248A (zh) | Lte-g系统的下行失步检测方法和终端 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220715 |