CN114743960A - 半导体电路 - Google Patents

半导体电路 Download PDF

Info

Publication number
CN114743960A
CN114743960A CN202210148756.5A CN202210148756A CN114743960A CN 114743960 A CN114743960 A CN 114743960A CN 202210148756 A CN202210148756 A CN 202210148756A CN 114743960 A CN114743960 A CN 114743960A
Authority
CN
China
Prior art keywords
circuit
driving
resistor
voltage
detection unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210148756.5A
Other languages
English (en)
Inventor
冯宇翔
左安超
张土明
谢荣才
黄浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Huixin Semiconductor Co Ltd
Original Assignee
Guangdong Huixin Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Huixin Semiconductor Co Ltd filed Critical Guangdong Huixin Semiconductor Co Ltd
Priority to CN202210148756.5A priority Critical patent/CN114743960A/zh
Publication of CN114743960A publication Critical patent/CN114743960A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H02M1/092—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices the control signals being transmitted optically
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Abstract

本发明涉及一种半导体电路，包括逆变电路、驱动电路和光耦隔离电路，其中逆变电路包括三路上下桥臂的六个开关管，驱动电路包括驱动芯片，驱动芯片包括三路高压驱动输出端和三路低压驱动输出端；三路高压驱动输出端与三路上桥臂的三个开关管的驱动端分别连接，耦隔离电路包括三路输入端和三路输出端，三路输入端分别连接三路低压驱动输出端，三路输出端分别连接三路下桥臂的三个开关管的驱动端。通过在驱动芯片的三路低压驱动输出端和逆变电路的三路下桥臂开关管之间设置光耦隔离电路，以此实现驱动芯片的三路低压驱动输出端和三路下桥臂开关管之间驱动信号传输通路的隔离，提升了半导体电路的工作可靠性。

Description

半导体电路
技术领域
本发明涉及一种半导体电路，属于半导体电路应用技术领域。
背景技术
半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品。半导体电路内部集成了6通道的逆变电路和驱动电路，逆变电路工作在高电压环境，如果其下桥臂开关管失效时，高电压容易通过这些开关管引入到驱动芯片内部，导致驱动芯片烧毁失效。
发明内容
本发明需要解决的技术问题是解决现有半导体电路驱动芯片由于引入高压容易导致失效问题。
具体地，本发明公开一种半导体电路，包括：
逆变电路，逆变电路包括三路上下桥臂的六个开关管；
驱动电路，驱动电路包括驱动芯片，驱动芯片包括三路高压驱动输出端和三路低压驱动输出端；三路高压驱动输出端与三路上桥臂的三个开关管的驱动端分别连接；
光耦隔离电路，光耦隔离电路包括三路输入端和三路输出端，三路输入端分别连接三路低压驱动输出端，三路输出端分别连接三路下桥臂的三个开关管的驱动端。
可选地，光耦隔离电路包括三个光耦隔离单元，每个光耦隔离单元包括光耦、第一电阻和第二电阻；
其中光耦的阳极为光耦隔离单元的输入端，光耦的阴极连接第一电阻的一端，第一电阻的另一端接地，光耦的集电极连接直流电源输入端，光耦的发射极为光耦隔离单元的输出端。
可选地，光耦隔离电路还包括第一二极管，第一二极管的阳极连接直流电源输入端，第一二极管的阴极连接每个光耦的集电极。
可选地，光耦隔离电路还包括电压检测单元，电压检测单元的输入端连接直流电源输入端，电压检测单元的输出端连接驱动芯片的使能端，在直流电源的电压高于预设值时，电压检测单元的输出端输出低压的故障信号。
可选地，电压检测单元包括：
基准电压源、第三电阻、第四电阻和第五电阻；
其中第三电阻的一端和第四电阻的一端共接于电压检测单元的输入端，第四电阻的另一端和第五电阻的一端共接于基准电压源的调整端，第五电阻的另一端接地，第三电阻的另一端和基准电源的阴极共接于电压检测单元的输出端，基准电源的阳极接地。
可选地，半导体电路还包括：
电路基板，电路基板的表面设置有电路布线层，电路板布线层上包含多个元件安装位和多个焊盘；
多个电子元件，多个电子元件包括组成驱动电路的驱动芯片、逆变电路的开关管和光耦隔离电路的光耦；
多个引脚，多个引脚设置在电路基板的两侧，且多个引脚的一端和电路布线层连接；
密封层，密封层至少包覆电路基板的电路布线层的一面，且包覆多个电子元件，多个引脚的另一端从密封层露出。
可选地，逆变电路和驱动电路分别设置在电路基板的两侧，光耦隔离电路中的光耦设置在驱动电路和逆变电路之间且靠近驱动电路设置，光耦隔离电路中的电压检测单元设置在相对逆变电路的另一侧且远离逆变电路设置。
可选地，半导体电路还包括多跟键合线，键合线连接在多个电子元件之间、电子元件和电路布线层之间。
可选地，电路基板包括彼此连接的散热基板、绝缘层和电路布线层。
可选地，电路基板的背面设置有纹理。
本发明的半导体电路，包括逆变电路、驱动电路和光耦隔离电路，其中逆变电路包括三路上下桥臂的六个开关管，驱动电路包括驱动芯片，驱动芯片包括三路高压驱动输出端和三路低压驱动输出端；三路高压驱动输出端与三路上桥臂的三个开关管的驱动端分别连接，耦隔离电路包括三路输入端和三路输出端，三路输入端分别连接三路低压驱动输出端，三路输出端分别连接三路下桥臂的三个开关管的驱动端。通过在驱动芯片的三路低压驱动输出端和逆变电路的三路下桥臂开关管之间设置光耦隔离电路，以此实现驱动芯片的三路低压驱动输出端和三路下桥臂开关管之间驱动信号传输通路的隔离，从而避免了在逆变电路出现故障如三个下桥臂开关管的驱动端和输出端之间击穿导致高压传递至驱动信号通路时，高压不会传导至驱动芯片内部导致其损坏，以此提升了半导体电路的工作可靠性。
附图说明
图1为本发明实施例的半导体电路的内部电路简图；
图2为本发明实施例的半导体电路的主视图；
图3为图2中X-X’方向的剖视图；
图4为本发明半导体电路去掉密封层的平面示意图。
附图标记：
引脚10，密封层20，光耦隔离电路30，第一光耦隔离单元31，第二光耦隔离单元32，第三光耦隔离单元33，电压检测单元34，逆变电路40，IGBT管41，FRD42，辅助散热器43，驱动芯片50，键合线60，电路基板70，焊盘71，走线72，散热基板 73，绝缘层74，电路布线层75。
具体实施方式
需要说明的是，在结构或功能不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面根据实例来详细说明本发明。
本发明提到的半导体电路，是一种将功率开关器件和高压驱动电路等集成在一起，并在外表进行密封封装的一种电路模块，在电力电子领域应用广泛，如驱动电机的变频器、各种逆变电压、变频调速、冶金机械、电力牵引、变频家电等领域应用。这里的半导体电路还有多种其他的名称，如模块化智能功率系统(Modular Intelligent Power System，MIPS)、智能功率模块(Intelligent Power Module，IPM)，或者称为混合集成电路、功率半导体模块、功率模块等名称。
本发明提出的半导体电路如图1至图4所示，半导体电路包括逆变电路40、驱动电路和光耦隔离电路30。其中逆变电路40包括三路上下桥臂的六个开关管，开关管可以是IGBT管(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)或者MOS 管(MetalOxide Semiconductor，金属氧化物半导体)，本实施例中为IGBT管，还进一步包括并联在IGBT管的集电极和发射极的FRD(Fast Recovery Diode，快恢复二极管)。驱动电路包括驱动芯片50，驱动芯片50包括三路高压驱动输出端和三路低压驱动输出端；三路高压驱动输出端与三路上桥臂的三个开关管的驱动端分别连接，驱动芯片50内部设置有驱动逆变电路40的六个IGBT管工作的六路驱动电路。光耦隔离电路30包括三路输入端和三路输出端，三路输入端分别连接三路低压驱动输出端，三路输出端分别连接三路下桥臂的三个开关管的驱动端。
通过在驱动芯片50的三路低压驱动输出端和逆变电路40的三路下桥臂开关管之间设置光耦隔离电路30，以此实现驱动芯片50的三路低压驱动输出端和三路下桥臂开关管之间驱动信号传输通路的隔离，从而避免了在逆变电路40出现故障如三个下桥臂开关管的驱动端和输出端之间击穿导致高压传递至驱动信号通路时，高压不会传导至驱动芯片50内部导致其损坏，以此提升了半导体电路的工作可靠性。
在本发明的一些实施例中，如图1所示，光耦隔离电路30包括三个光耦隔离单元，分别是第一光耦隔离单元31、第二光耦隔离单元32和第三光耦隔离单元33。每个光耦隔离单元包括光耦、第一电阻和第二电阻；以第一光耦隔离单元31为例，光耦U1 的阳极为第一光耦隔离单元31的输入端，光耦U1的阴极连接第一电阻R1的一端，第一电阻R1的另一端接地，光耦U1的集电极连接直流电源输入端，光耦U1的发射极为第一光耦隔离单元31的输出端。其中第一电阻R1和第二电阻R2为限流电阻，用来限制通过光耦的初级和次级的电流在安全值以内。通过三个光耦隔离单元实现了从驱动芯片50的三路低压驱动输出端和逆变电路40的三路下桥臂开关管之间驱动信号的隔离。
在本发明的一些实施例中，如图1所示，光耦隔离电路30还包括第一二极管D1，第一二极管D1的阳极连接直流电源输入端，第一二极管D1的阴极连接每个光耦的集电极。第一二极管D1用于防止在下桥臂的IGBT管击穿时，高电压通过光耦的集电极端灌入驱动芯片50电源输入端，因为光耦的直流电源输入端和驱动芯片50的电源输入端连接，以此起到保护作用。
在本发明的一些实施例中，如图1所示，光耦隔离电路30还包括电压检测单元 34，电压检测单元34的输入端连接直流电源输入端，电压检测单元34的输出端连接驱动芯片50的使能端，在直流电源的电压高于预设值时，电压检测单元34的输出端输出低压的故障信号。通过设置电压检测单元34，使得半导体电路检测到直流电源电压过高时，对外输出故障信号，这样与半导体电路连接的控制芯片如MCU接收到此故障信号后，将输入到半导体电路的驱动芯片50的六路开关管的控制信号关闭，以此避免了光耦的次级因电源电压过高处于导通状态导致其短路失效。以此起到保护光耦隔离电路30的作用，从而提升产品的可靠性。
具体地，如图1所示，电压检测单元34包括基准电压源U4、第三电阻R3、第四电阻4和第五电阻R5，其中第三电阻R3的一端和第四电阻4的一端共接于电压检测单元34的输入端，第四电阻4的另一端和第五电阻R5的一端共接于基准电压源U4 的调整端，第五电阻R5的另一端接地，第三电阻R3的另一端和基准电源的阴极共接于电压检测单元34的输出端，基准电源的阳极接地。其中基准电源以TL431为例，其调整端的基准电压为2.5V，在其调整端的基准电压达到2.5V时，TL431阳极、阴极导通，使得阴极拉低输出低电平，在不导通时输出高电平。通过选择电阻R4、R5 的阻值大小来确定触发检测电压的阈值，电阻R3的阻值来用于限流，使得TL431的阳极和阴极之间的工作电流不大于规定值如1mA。
在本发明的一些实施例中，如图2至图4所示，半导体电路还包括电路基板70、多个电子元件、多个引脚10和密封层20。其中电路基板70的表面设置有电路布线层 75，电路板布线层上包含多个元件安装位和多个焊盘71。多个电子元件包括组成驱动电路的驱动芯片50、逆变电路40的开关管如IGBT41、与IGBT41并联的FRD42和光耦隔离电路30的光耦311、基准电压源U4和电阻等元件。多个引脚10设置在电路基板70的两侧，且多个引脚10的一端和电路布线层75连接。密封层20至少包覆电路基板70的电路布线层75的一面，且包覆多个电子元件，多个引脚10的另一端从密封层20露出。
其中电路基板7070一般由彼此连接散热基板73、绝缘层74和电路布线层75组成，其中散热基板73可采用金属材料或者其他材料制成，如散热基板73可采用1100、 5052等材质的铝构成的矩形板材，其厚度相对其它层厚很多，一般为0.8mm至2mm，常用的厚度为1.5mm，绝缘层74厚度相对散热基板73较薄，一般在50um至150um，常用为110um。绝缘层74可由环氧树脂等树脂材料制成，并可在树脂材料内部填充氧化铝和碳化铝等填料，以提高热导率。为了提高热导率，这些填料的形状可采用角形，为了避免填料损坏设置在其表面的电子元件的接触面的风险，填料可采用球形、角形或者角形与球形混合型。电路布线层75可由分别设置在绝缘层74表面的铜箔蚀刻形成，也可以是膏状导电介质印刷形成，导电介质可以是石墨烯、锡膏、银胶等导电材料。电路布线层75的厚度与绝缘层74大体相当也较薄，如70um左右。电路布线层 75的表面设置有多个元件安装位，以安装多个电子元件。
多个电子元件中包括发热较大的功率器件如IGBT41和FRD42，对于这些元件，可在元件和电路布线层75的元件安装位之间设置一个面积相对元件的表面积大的辅助散热器43，如铜材质的辅助散热器43，以加强对这些元件的散热。可通过软钎焊工艺将功率器件和辅助散热器43固定在电路布线层75，其他的无源器件如电阻、电容、光耦311、基准电压源U4等可通过软钎焊工艺将其固定在电路布线层75的元件安装位。可通过环氧贴片工艺将驱动芯片50粘贴在电路布线层75的元件安装位。
半导体电路还设置有多根键合线60。键合线60可以是铝线、金线或者铜线。这些键合线60连接在电子元件之间、电子元件和电路布线层75的走线72之间。具体地，如图3和图4所示，IGBT41的表面的栅极键合区和电路布线层75的焊盘71之间连接键合线60，FRD42的阴极键和区和电路布线层75的焊盘71之间连接键合线60，驱动芯片50的驱动键合区和焊盘71之间连接键合线60，基准电压源U4具体是TL431 的阳极键合区和调整端键合区分别通过键合线60连接焊盘71，再通过电路布线层75 的走线72和焊盘71连接，以此构成了所有的半导体电路的内部电路。
如图3和图4所示，由IGBT41和FRD42组成的逆变电路40设置在电路基板70 的一侧，驱动电路远离逆变电路40设置，其中驱动芯片50设置在相隔功率器件较远的另一侧，光耦311隔离电路30设置在驱动芯片50和逆变电路40之间，且靠近驱动芯片50设置，而电压检测单元34电路设置在相对逆变电路40的另一侧。具体如图4 中所示，逆变电路40设置在电路基板70的左侧，其中上桥臂的IGBT41和FRD42设置在上侧，下桥臂的IGBT41和FRD42均匀设置在下侧，驱动芯片50设置在电路基板70的靠近右侧，连接引脚10的焊盘71设置在电路基板70的下侧，驱动芯片50 和这六个功率器件相隔较远，中间通过键合线60和走线72连接，以此减少功率器件特别是工作于高电压环境的上桥臂的IGBT41和FRD42对工作在驱动芯片50内部的低压电路的干扰。三个光耦311靠近驱动芯片50端设置，以此减少上桥臂的功率器件的和线路的干扰。电压检测单元34设置在电路基板70的右上方，其远离逆变电路40，从而能尽量少的减少高压环境的逆变电路40的影响，使得电压检测单元34输入端的直流电源的信号纯净，受到干扰小，从而提升其检测的准确性。
密封层20可由树脂形成，通过传递模方式使用热硬性树脂模制也可使用注入模方式使用热塑性树脂模制。其中密封层20有两种封装结构，一种是密封层20包覆电路基板70的表面和背面，即包覆设置在电路基板70上的电子元件的一面和电路基板70 的背面，同时密封层20包覆引脚10接到电路基板70的一端的部分长度，此种封装为密封层20的全包覆方式，对应致密性要求高的半导体电路，密封层20亦采样全包覆的封装方式；在另一种封装方式中，密封层20包覆电路基板70的上表面，即包覆电路基板70的表面和电子元件，同时密封层20包覆引脚10连接到电路基板70的一端的部分长度，而电路基板70的背面即散热面露出于密封层20，以此形成密封层20的半包覆方式，对比散热要求高的半导体电路，密封层20亦采样半包覆封装方式。针对全包覆方式，电路基板70背面还可设置纹理，可以有效的加强和密封层20的结合强度，使二者不易分离。而针对半包覆方式，电路基板70的背面可以不设置纹理，在半导体电路使用安装时，其在电路基板70的背面还可以设置散热器(图中未示出)，使得散热器的表面与电路基板70的表面紧密接触，以此通过散热器将功率器件的发热进行更好的散热。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种半导体电路，其特征在于，包括：
逆变电路，所述逆变电路包括三路上下桥臂的六个开关管；
驱动电路，所述驱动电路包括驱动芯片，所述驱动芯片包括三路高压驱动输出端和三路低压驱动输出端；所述三路高压驱动输出端与所述三路上桥臂的三个开关管的驱动端分别连接；
光耦隔离电路，所述光耦隔离电路包括三路输入端和三路输出端，所述三路输入端分别连接所述三路低压驱动输出端，所述三路输出端分别连接所述三路下桥臂的三个开关管的驱动端。
2.根据权利要求1所述的半导体电路，其特征在于，所述光耦隔离电路包括三个光耦隔离单元，每个光耦隔离单元包括光耦、第一电阻和第二电阻；
其中所述光耦的阳极为所述光耦隔离单元的输入端，所述光耦的阴极连接所述第一电阻的一端，所述第一电阻的另一端接地，所述光耦的集电极连接直流电源输入端，所述光耦的发射极为所述光耦隔离单元的输出端。
3.根据权利要求2所述的半导体电路，其特征在于，所述光耦隔离电路还包括第一二极管，所述第一二极管的阳极连接所述直流电源输入端，所述第一二极管的阴极连接每个所述光耦的集电极。
4.根据权利要求2所述的半导体电路，其特征在于，所述光耦隔离电路还包括电压检测单元，所述电压检测单元的输入端连接所述直流电源输入端，所述电压检测单元的输出端连接所述驱动芯片的使能端，在所述直流电源的电压高于预设值时，所述电压检测单元的输出端输出低压的故障信号。
5.根据权利要求4所述的半导体电路，其特征在于，所述电压检测单元包括：
基准电压源、第三电阻、第四电阻和第五电阻；
其中所述第三电阻的一端和所述第四电阻的一端共接于所述电压检测单元的输入端，所述第四电阻的另一端和所述第五电阻的一端共接于所述基准电压源的调整端，所述第五电阻的另一端接地，所述第三电阻的另一端和所述基准电源的阴极共接于所述电压检测单元的输出端，所述基准电源的阳极接地。
6.根据权利要求4所述的半导体电路，其特征在于，所述半导体电路还包括：
电路基板，所述电路基板的表面设置有电路布线层，所述电路板布线层上包含多个元件安装位和多个焊盘；
多个电子元件，所述多个电子元件包括组成所述驱动电路的驱动芯片、所述逆变电路的开关管和所述光耦隔离电路的光耦；
多个引脚，所述多个引脚设置在所述电路基板的两侧，且所述多个引脚的一端和所述电路布线层连接；
密封层，所述密封层至少包覆所述电路基板的所述电路布线层的一面，且包覆所述多个电子元件，所述多个引脚的另一端从所述密封层露出。
7.根据权利要求6所述的半导体电路，其特征在于，所述逆变电路和所述驱动电路分别设置在电路基板的两侧，光耦隔离电路中的光耦设置在所述驱动电路和所述逆变电路之间且靠近所述驱动电路设置，光耦隔离电路中的电压检测单元设置在相对所述逆变电路的另一侧且远离所述逆变电路设置。
8.根据权利要求6所述的半导体电路，其特征在于，所述半导体电路还包括多跟键合线，所述键合线连接在多个所述电子元件之间、所述电子元件和电路布线层之间。
9.根据权利要求6所述的半导体电路，其特征在于，所述电路基板包括彼此连接的散热基板、绝缘层和所述电路布线层。
10.根据权利要求6所述的半导体电路，其特征在于，所述电路基板的背面设置有纹理。
CN202210148756.5A 2022-02-18 2022-02-18 半导体电路 Pending CN114743960A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210148756.5A CN114743960A (zh) 2022-02-18 2022-02-18 半导体电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210148756.5A CN114743960A (zh) 2022-02-18 2022-02-18 半导体电路

Publications (1)

Publication Number Publication Date
CN114743960A true CN114743960A (zh) 2022-07-12

Family

ID=82275476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210148756.5A Pending CN114743960A (zh) 2022-02-18 2022-02-18 半导体电路

Country Status (1)

Country Link
CN (1) CN114743960A (zh)

Similar Documents

Publication Publication Date Title
US10354937B2 (en) Three-dimensional packaging structure and packaging method of power devices
US11270984B2 (en) Semiconductor module
JP6665926B2 (ja) 半導体装置および半導体装置の製造方法
KR20150026942A (ko) 전자 장치
CN109417066B (zh) 半导体装置
CN212848395U (zh) 一种功率模块
CN111916438A (zh) 一种碳化硅维也纳整流器半桥模块的封装结构
CN115173729A (zh) 一种智能功率模块
CN112968027A (zh) 智能功率模块
CN216145614U (zh) 智能功率模块
CN114743960A (zh) 半导体电路
CN111681997B (zh) 功率封装模块及电子装置
CN113161337A (zh) 智能功率模块
CN114171474A (zh) 一种半导体电路及其制造方法
CN210778570U (zh) 功率半导体模块、电机总成以及电动车辆
CN112968025A (zh) 智能功率模块和智能功率模块的制造方法
CN110676235A (zh) 一种便于扩展的新型功率mos模组结构
CN214848622U (zh) 智能功率模块
CN220155541U (zh) 一种多芯片串联的igbt模块封装结构
CN215118901U (zh) 智能功率模块
CN218548435U (zh) 一种半导体电路及智能功率模块
CN215680684U (zh) 一种高集成高可靠igbt功率模块
CN114649319A (zh) 可组合的半导体电路的模组
CN216564924U (zh) 一种半导体电路
CN220627804U (zh) 一种dpim功率半导体h桥模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination