CN114730816A - 一种微发光组件、微发光二极管及其显示装置 - Google Patents

一种微发光组件、微发光二极管及其显示装置 Download PDF

Info

Publication number
CN114730816A
CN114730816A CN202180006407.3A CN202180006407A CN114730816A CN 114730816 A CN114730816 A CN 114730816A CN 202180006407 A CN202180006407 A CN 202180006407A CN 114730816 A CN114730816 A CN 114730816A
Authority
CN
China
Prior art keywords
dielectric layer
layer
micro
semiconductor layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180006407.3A
Other languages
English (en)
Inventor
李佳恩
吴政
夏德玲
詹伯祺
叶雪萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Optoelectronics Technology Co Ltd
Original Assignee
Xiamen Sanan Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Optoelectronics Technology Co Ltd filed Critical Xiamen Sanan Optoelectronics Technology Co Ltd
Publication of CN114730816A publication Critical patent/CN114730816A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages

Abstract

本发明涉及一种微发光组件、微发光二极管及其显示装置，包括：至少一支撑结构，所述支撑结构至少包括若干不同应力方向的介质层交叠而成桥臂结构，相邻所述介质层结构的材料不同；半导体层序列；所述桥臂与所述半导体层序列接触固定，通过将不同应力方向的多层介质层进行交叉堆叠形成的桥臂结构，从而使得其内部产生的应力能够抵消，解决了桥臂结构容易断裂的问题。

Description

一种微发光组件、微发光二极管及其显示装置
技术领域
本发明涉及一种半导体结构，尤其涉及一种微发光组件、微发光二极管及其显示装置。
背景技术
目前微发光二极管的转移主要是通过范德瓦力、静电力或磁力等方式，将载体基板上的微发光二极管转移至接收基板上。一般来说，微发光二极管会通过支撑结构来固持而使微发光二极管较容易自载体基板上拾取并运输与转移至接收基板上放置，且通过支撑结构来巩固微发光二极管于转移时不会受到其他内因或外因而影响品质。
由于目前是使用感光型材料或单层介电质薄膜来制作固定结构，但因微发光二极管的尺寸变小，而使得固定结构的宽度受限，进而使得固定结构的结构强度较脆弱。在芯片制程中，为了提升转移良率而制作出微发光二极管的悬空结构，通常需要经过键合牺牲层的工艺，因此，在键合牺牲层过程中，如何让支撑结构可以暂时地固持微发光二极管，且不增加后续转板时的压印转移难度，已成为目前业界的技术难题之一。
发明内容
为了解决背景技术遇到的问题，本发明提供了一种微发光组件、微发光二极管及其显示装置，以实现兼顾转板时的转移良率和键合牺牲层时桥臂强度。
为解决上述问题，本发明公开了一种微发光组件，包括：提供芯粒承载的基板、具有半导体层序列的主体即微发光二极管发光的主体部分、支撑结构，支撑结构将半导体层序列固定在基板上。
支撑结构至少包括第一介质层和第二介质层，在一些工艺中，第二介质层覆盖在第一介质层表面；
第一介质层材料不同于第二介质层材料，第一介质层位于第二介质层和半导体层序列之间，且与第二介质层、主体相接；
主体与所述基板上表面具有间隙；
其中第二介质层厚度为第一介质层厚度的1.5倍至10倍。第二介质层为了提供足够支持力，先用较薄的第一介质层主要用于消除制程中的应力，避免键合过程中应力释放导致支撑结构破裂，第二介质层主要用于提供芯粒和基板在转移时的桥接，第二介质层厚度明显大于第一介质层厚度，同时利用两者材料不同、成膜应力差异而降低支撑结构的应力调控难度。
根据本发明，优选的，第一介质层的材料为氧化硅，第一介质层与主体的半导体层序列连接，第二介质层的材料为氮化硅。其中第一介质层的厚度为0.1微米至0.5微米；第二介质层的厚度为0.15微米至0.3微米，0.3微米至0.8微米，或者0.8微米至2微米，第一介质层、第二介质层的宽度为1微米至20微米。
根据本发明，在一些实施方式中，优选的，半导体层序列至少由第一半导体层、有源层和第二半导体层组成，半导体层序列包括远离基板的第一部分和靠近基板的第二部分，第一部分在水平面的投影大于第二部分在水平面的投影，支撑结构从第一部分的下方延伸至基板。第二部分至少包括有源层和第二半导体层，第二部分的侧壁上设置有第一介质层和/或第二介质层。
在本发明的该些实施方式中，优选的，第一部分包括N型半导体层，第二部分包括N型半导体层、有源层和P型半导体层。
根据本发明，在一些实施方式中，优选的，支撑结构包括作为固定锚的胶材、无机介质或者金属，第一介质层和/或第二介质层通过固定锚与基板间接连接。
根据本发明，在一些实施方式中，优选的，第一介质层部分被移除，第二介质层从第一介质层中露出，主体通过第二介质层将半导体层序列直接或者间接固定在基板上。
在该些实施方式中，优选的，第一介质层设置有开槽或者开孔，第二介质层从槽或者孔中露出。
在该些实施方式中，优选的，槽或者孔设置在半导体层周边。
根据本发明，优选的，支撑结构中第一介质层和第二介质层各为一层。
在本发明的一些实施方式中，优选的，主体远离基板的一侧具有粗化结构，粗化结构通过蚀刻制作。
在该些实施方式中，优选的，主体靠近基板的一侧具有第三介质层，第三介质层包括氧化钛，第三介质层设置在主体和第一介质层之间，第一介质层和第二介质层依次包覆第三介质层的侧部。
根据本发明，优选的，第二介质层的厚度为变化的，存在远离主体的第二介质层厚度小于位于主体下方的第二介质层厚度。
根据本发明，优选的，第一介质层至少包括负应力方向的材料，第二介质层的材料至少包括正应力方向的材料。例如第一介质层采用厚度较薄的氧化硅，由于工艺中氧化硅的成膜应力相对氮化硅较大，可用于调整应力，但不宜将氧化硅厚度设置过厚，再制作采用较厚的氮化硅的第二介质层，第二介质层的成膜质量提升。
本发明还公开了一种微发光二极管，包括：
半导体层序列，至少包括第一半导体层、第二半导体层和位于两者之间的有源层，半导体层序列至少由第一部分和第二部分组成，第一部分在水平面的投影大于第二部分在水平面的投影，第一部分设置在第二部分上方，第一部分的下表面从第二部分中露出；第二部分至少包括有源层和第二半导体层，第二部分的侧壁上设置有第一介质层和/或第二介质层。
第一电极，与第一半导体层电连接，第二电极与第二半导体层电连接；
残余的支撑结构设置在第一部分的下表面上，残余的支撑结构远离半导体层序列的一端具有断裂面。
残余的支撑结构至少包括第一介质层和第二介质层；第一介质层的材料不同于第二介质层的材料，第一介质层位于第二介质层和半导体层序列之间，其中第二介质层厚度为第一介质层厚度的1.5倍至10倍。
根据本发明，优选的，第二部分至少包括有源层和第二半导体层，第二部分的侧壁上设置有第一介质层和/或第二介质层，内缩设置第二部分，利用第一介质层和/或第二介质层保护发光二极管，防止短路等异常。
根据本发明，优选的，主体的第一半导体层一侧的表面具有粗化结构，粗化结构通过蚀刻制作。
在本发明的一些实施方式中，优选的，主体的第二半导体层一侧的表面具有第三介质层，第三介质层包括氧化钛，第三介质层设置在主体和第一介质层之间，第一介质层和第二介质层依次包覆第三介质层的侧部。
在该些实施方式中，优选的，在包覆第三介质层的侧部处，第一介质层和第二介质层的总厚度不小于0.5微米，且第三介质层距离第一部分边缘的距离不小于0.5微米。
根据本发明，优选的，第一介质层的材料为氧化硅，第二介质层的材料为氮化硅。其中第一介质层的厚度为0.1微米至0.5微米；第二介质层的厚度为0.15微米至0.3微米，0.3微米至0.8微米，或者0.8微米至2微米，第一介质层的宽度为1微米至20微米，第二介质层的宽度为1微米至20微米。
根据本发明，在一些实施方式中，优选的，第二介质层部分被移除，第一介质层从第二介质层中露出。
在该些实施方式中，优选的，第二介质层设置有开槽或者开孔，第一介质层从槽或者孔中露出。
在该些实施方式中，优选的，槽或者孔设置在半导体层周边。
根据本发明，在一些实施方式中，优选的，支撑结构的第一介质层和第二介质层为单一介质层。
本发明还公开了一种显示装置，具有支架和电路板，还包括上述技术方案中的微发光二极管。
本发明的有益效果，包括：
1.利用设置在主体上、较第二介质层更薄的第一介质层作为应力调控层，调整第二介质层和半导体层序列之间的接触应力；
2.实际上跨接部分的厚度对转移良率的影响较大，通过去除支撑结构和半导体层序列之间跨接部分的第一介质层，从而达成兼顾转移良率的目的。
本发明的其他效果，将结合具体实施方式逐步进行说明。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。此外，附图数据是描述概要，不是按比例绘制。
图1a至图1c：本发明实施例1的剖面结构示意图、俯视结构示意图（顶面视角）和仰视结构示意图（底面视角）；
图2：本发明实施例2的剖面结构示意图；
图3：本发明实施例3的剖面结构示意图；
图4a和图4b：本发明实施例4的剖面结构示意图和俯视结构示意图；
图5a和图5b：本发明实施例5的剖面结构示意图和俯视结构示意图；
图6a和图6b：本发明实施例6的剖面结构示意图和俯视结构示意图；
图7a和图7b：本发明实施例7的剖面结构示意图和俯视结构示意图；
图8a和图8b：本发明实施例8的剖面结构示意图和仰视结构示意图；
图9a和图9b：本发明实施例9的剖面结构示意图和仰视结构示意图；
图10至图14：本发明实施例10的结构示意图；
图15a和图15b：本发明实施例11的剖面结构示意图和仰视结构示意图；
图16a和图16b：本发明实施例12的剖面结构示意图和仰视结构示意图；
图17a和图17b：本发明实施例12中一些实施方式的剖面结构示意图和仰视结构示意图；
图18a和图18b：本发明实施例13的剖面结构示意图和俯视结构示意图；
图19：本发明实施例13中一些实施方式的俯视结构示意图；
图20：本发明实施例14的剖面结构示意图。
附图标记列表：100、主体；101、第一部分；102、第二部分；111、第一半导体层；112、第二半导体层；113、有源层；200、支撑结构；201、锚结构；210、第一介质层；220、第二介质层；230、第三介质层；300、基板；400、空腔；500、衬底；600、牺牲键合层；700、压膜压印；800、支架；810、电流；A1、第一平台；A2、第二平台；A3、第三平台；F、断裂面。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
结合参看图1a、图1b和图1c，在本发明的第一个实施方案中，提供了一种微发光组件，具有半导体层序列的主体100，即微发光二极管发光的主体100部分，主体100通过支撑结构200连接到基板300上，半导体层序列包括第一半导体层111、第二半导体层112和位于两者之间的有源层113，半导体层序列的材料为氮化镓系，本发明主要针对氮化镓基和绝缘介质材料之间的成膜应力进行说明，基于氮化镓和氧化硅或者氮化硅之间表面接触的影响进行设计匹配方案。
在本实施例中，在剖面图中，第一半导体层111的顶面面积大于第二半导体层112的顶面面积，且第一半导体层111的顶面面积大于有源层113的顶面面积，第一半导体层111、第二半导体层112、有源层113中心在竖直投影面基本重合。半导体层序列包括远离基板的第一部分101和靠近基板的第二部分102，第一部分101在水平面的投影大于第二部分102在水平面的投影，第一部分101设置在第二部分102上，支撑结构200从第一部分101的下方以及第二部分102的侧部延伸至基板300。在本实施例中，第一部分101为N型半导体层，第二部分102为N型半导体层、P型半导体层和位于两者之间由量子阱构成的有源层。
支撑结构200一端直接或者间接连于微发光二极管主体100，一端直接或者间接连于基板300，支撑结构200包括至少包括第一介质层210和第二介质层220，定义主体100的第一半导体层111的一侧表面为第一表面，定义主体的第二半导体层112一侧表面为第二表面。第一介质层210连接在半导体层序列/主体100第二表面，第一表面和第二表面相对设置，或者直接覆盖半导体层序列/主体100的第二表面，且第二介质层220覆盖在第一介质层210表面，第一介质层210至少部分设置在第二介质层220和半导体层序列之间。第一介质层210材料不同于第二介质层220材料。两种不同材料相比较一种相同材料，单层材料的应力调控容易受限于成膜设备的应力和控制条件，本发明借由两种介质材料易于平衡工艺中所产生的残留应力，相对而言，产生更大弹性的相反应力。
半导体层序列构成的主体100与基板300上表面具有间隙，考虑到主体100底面还设置有与第一半导体层111电连接的第一电极121、与第二半导体层112电连接的第二电极122，预留间隙的距离D1为0.5微米至3微米，在本实施例间隙的距离D1为第二介质层220到基板300上表面的距离，间隙用于压膜压印对芯粒进行转板时，为微发光二极管留置向下的位移空间，避免芯粒被基板300或者其上的图形损坏。
在本实施例中，支撑结构200构成桥臂，通过桥臂将微发光二极管悬空于基板300，桥臂与基板300构成空腔400，微发光二极管的半导体层序列位于空腔400的内侧或者外侧，本实施例中半导体层序列位于空腔400的外侧。
其中第二介质层220厚度为第一介质层210厚度的1.5倍至10倍。先用较薄的第一介质层210主要用于消除制程中的应力，避免键合过程中应力释放导致支撑结构200破裂，第二介质层220主要用于提供芯粒和基板在转移时的桥接，第二介质层220厚度明显大于第一介质层210厚度，同时利用两者材料不同、成膜应力差异而降低支撑结构200的应力调控难度。
在本实施例中，支撑结构200中第一介质层210和第二介质层220优选各为一层。第一介质层210的材料为氧化硅，第一介质层210至少包括负应力方向的材料，第二介质层220的材料至少包括正应力方向的材料。且第二介质层220的单位正应力的绝对值小于第一介质层210的单位负应力的绝对值，利于调控整体应力条件，第一介质层210与主体100的半导体层序列连接，第二介质层220的材料为氮化硅。在本实施例中，氧化硅的应力为0至-200MPa，氮化硅的应力为-200MPa至+200MPa。
第一介质层210和/或第二介质层220沿着微发光二极管的主体100侧面向下延伸，并基本覆盖主体100底面，第一电极121和第二电极122从底面的第一介质层210和/或第二介质层220中露出。
在本实施例中，第一介质层210和/或第二介质层220可以从位于主体100的两侧，也可以位于主体100的单侧。
在本实施例中，支撑结构200包括作为固定锚201的胶材、无机介质或者金属，优选采用胶材作为固定锚201，固定锚201直接设置在基板上，第一介质层210和/或第二介质层220的一端设置在固定锚240上，第一介质层210和/或第二介质层220通过固定锚201与基板300间接连接，在一些实施例中固定锚201位于主体100的两侧。
参看图2，在本发明的第二个实施例中，在第一表面上具有通过蚀刻制作的粗化或者图型区域，可以整面为粗化面，也可以部分区域为粗化面，在主体100和支撑结构200之间设置有第三介质层230，第三介质层230的材料可以为绝缘反射层，绝缘反射层，例如为DBR，包括氧化钛，氧化钛容易被制作粗化时的蚀刻损伤，因此本实施例中靠近主体100边缘的第三介质层230的侧部被第一介质层210覆盖，避免第三介质层230裸露，第一介质层210从第三介质层230上延伸至第一半导体层111下表面，第三介质层230边缘距离主体100边缘的距离D2不小于0.5微米，第一介质层210和/或第二介质层220预留足够的接触距离，也可以理解为第一介质210和/或第二介质层220覆盖第一部分101底部的宽度不小于0.5微米，工艺中，第三介质层230为不连续层，避免复杂化应力调控条件，第一介质层210位于支撑结构200远离间隙的一侧，第一介质层210部分被移除，第二介质层220从第一介质层210中露出。
在本实施例中，将第一介质层210从第一半导体层111下方露出的部分去除，被第一半导体层111遮挡的支撑结构200包括第一介质层210和第二介质层220，而露出的支撑结构200由第二介质层220构成，通过第二介质层220延伸连接到锚结构201或者延伸到基板上。
参看图3，在本发明的第三个实施例中，在实施例2的基础上进一步去除第一介质层210，即第一介质层210沿主体100向外边缘延伸，且第一介质层210距离主体100的外边缘距离不大于0.2微米，在支撑结构200的露出部分预设第二介质层220的断裂位置，保证在压膜压印转板的过程中，控制支撑结构200的断裂面尽可能靠近主体100，避免支撑结构200残余过多影响产品应用。
参看图4a和图4b，在本发明的第四个实施例中，提供了另一种微发光组件，包括主体100、支撑结构200和基板300，支撑结构200从基板300表面延伸至主体的侧面和/或上表面，其中第二介质层220覆盖在主体100上表面，第一介质层210覆盖在第二介质层220上，至少部分去除微发光二极管上表面的支撑结构200，露出第二介质层220，第二介质层220在主体100表面构成台面，移除第一介质层210从微发光二极管的上表面中心区域至微发光二极管上表面的边缘附近，支撑结构200的第一介质层210在水平竖直投影面上，距离主体100边缘的距离不大于0.5微米，保证工艺中，支撑结构200有足够的键合强度，又可满足转板的断裂要求。
在主体底面设置有第三介质层230，第三介质层230可以是绝缘反射层也可以是无机绝缘层，第一电极121和第二电极122从第三介质层230中露出。
参看图5a和图5b，在本发明的第五个实施例中，跟实施例4的区别在于，在支撑结构200上更多的移除第一介质层210，在竖直投影面上，第一介质层210设置在主体100之外，用于控制断裂面与主体100的距离，避免第一介质层210残留在本体的第一表面，在本实施例中第一表面为预设的出光面，避免影响产品光型。
参看图6a和图6b，在本发明的第六个实施例中，跟实施例5的区别在于，减少第一介质层210的移除量，部分保留主体100上方的第一介质层210，第一介质层210表面环状挖槽。
参看图7a和图7b，在本发明的第七个实施例中，提供了一种微发光组件，具有半导体层序列的主体100，即微发光二极管发光的主体100部分，主体100通过支撑结构200连接到基板300上，半导体层序列包括第一半导体层111、第二半导体层112和位于两者之间的有源层113。
在本实施例中，在剖面图中，支撑结构200包括至少包括第一介质层210和第二介质层220，第二介质层220设置在半导体层序列/主体100的上表面，或者覆盖半导体层序列/主体100上表面，第一介质层210覆盖在第二介质层220表面。
其中第二介质层220厚度为第一介质层210厚度的1.5倍至10倍。先用较薄的第一介质层210主要用于消除制程中的应力，避免键合过程中应力释放导致支撑结构200破裂，第二介质层220主要用于提供芯粒和基板300在转移时的桥接，第二介质层220厚度明显大于第一介质层210厚度，同时利用两者材料不同、成膜应力差异而降低支撑结构200的应力调控难度。
在本实施例中，第一介质层210的材料为氧化硅，第一介质层210与主体100的半导体层序列连接，第二介质层220的材料为氮化硅。在一些实施方式中，第一介质层210和/或第二介质层220可沿着微发光二极管的主体100上表面向下延伸，并覆盖主体100侧面和/或底面，在本实施例中去除部分第一介质层210，露出第二介质层220，提升转移时良率，第一电极121和第二电极122从底面的第一介质层210和/或第二介质层220中露出。
在本实施例中，第一介质层210和/或第二介质层220可以从位于主体100的两侧，也可以位于主体100的单侧。
在本实施例中，支撑结构200包括作为固定锚201的胶材、无机介质或者金属，优选采用胶材作为固定锚201，固定锚201直接设置在基板300上，第一介质层210和/或第二介质层220的一端设置在固定锚201上，第一介质层210和/或第二介质层220通过固定锚201与基板300间接连接。
参看图8a和图8b，在本发明的第八个实施例中，提供了一种微发光组件，在剖面图中，支撑结构200包括至少包括第一介质层210和第二介质层220，第一介质层210设置在半导体层序列/主体100的下表面，第二介质层220覆盖在第一介质层210下表面。第二介质层220从第一介质层210下表面延伸至基板300并与基板300直接连接或者间接连接。支撑结构200从半导体层序列/主体100的下表面露出的部分为第二介质层220。
其中第二介质层220厚度为第一介质层210厚度的1.5倍至10倍。先用较薄的第一介质层210主要用于消除制程中的应力，避免键合过程中应力释放导致支撑结构200破裂，第二介质层220主要用于提供芯粒和基板300在转移时的桥接，第二介质层220厚度明显大于第一介质层210厚度，同时利用两者材料不同、成膜应力差异而降低支撑结构200的应力调控难度。
在本实施例中，第一介质层210的材料为氧化硅，第一介质层210与主体100的半导体层序列连接，第二介质层220的材料为氮化硅。
在本实施例中，第一介质层210和/或第二介质层220可以从位于主体100的两侧，也可以位于主体100的单侧。在竖直投影面上，第一介质层210的投影在主体100的投影内，且第一介质层210距离主体100的边缘距离不大于0.2微米。
在本实施例中，支撑结构200包括作为固定锚201的胶材、无机介质或者金属，优选采用胶材作为固定锚201，固定锚201直接设置在基板300上，第一介质层210和/或第二介质层220的一端设置在固定锚201上，第一介质层210和/或第二介质层220通过固定锚201与基板300间接连接。
参看图9a和图9b，在本发明的第九个实施例中，可保留部分第一介质层210的露出部分，例如采用第一介质层210开槽或者开孔的方式，实现第二介质层220从槽或者孔中露出。在本实施例中，优选的，槽V或者孔设置在半导体层序列周边，特别是可以将孔或者槽设置在第一半导体层111边缘的下方。
参看图10至图14，本发明的第十个实施例中，提供了一种微发光二极管的巨量转移方法，包括：
参看图10，步骤一，提供生长衬底500，在生长衬底500上制作半导体层序列，半导体层序列包括：第一半导体层111、第二半导体层112和位于两者之间的有源层113，通过在局部图案化的移除第二半导体层112和有源层113露出第一半导体层111，在半导体层序列上制作出包括由第一半导体层111构成的第一平台A1和第二平台A2、以及由第二半导体层112构成的第三平台A3的外延图形，在半导体层序列上依次覆盖第一介质层210和第二介质层220，在本实施例中，第一介质层210与半导体层序列之间可以设置有第三介质层230，第一介质层210覆盖第三介质层230的侧面。
在第一平台A1和第三平台A3上，第一介质层210、第二介质层220和第三介质层230具有开口，在第一平台A1的开口上制作第一电极121、在第三平台A3的开口上制作第二电极122，通过以上工艺制作出第一晶圆。
参看图11至图12，步骤二，在第一晶圆表面覆盖牺牲键合层600、锚201和基板300，牺牲键合层600为可移除的金属材料，具体来说，将牺牲键合层600和基板300依次覆盖在第二介质层220表面，通过以上工艺制作出第二晶圆。
参看图13，步骤三，剥离生长衬底500；去除部分半导体层序列，本实施例中，去除部分第一半导体层111，露出第一介质层210，形成了多个分离的微发光二极管主体，去除露出的第一介质层210，在本实施例的一些实施方式中，也可以通过过蚀刻的方式进一步去除第一介质层210，即第一介质层210沿主体100向外边缘延伸，且第一介质层210距离主体100的外边缘距离不大于0.2微米。
去除牺牲键合层600，形成包括第二介质层220的支撑结构200，支撑结构200可以由第一介质层210和第二介质层220组成。微发光二极管通过支撑结构200连接胶，从而与基板间接连接。
参看图14，步骤四，利用压膜压印700巨量转移微发光二极管，由于第一介质层210短于第二介质层220，支撑结构200在压印过程中在第一介质层210靠近主体100边缘的端面断裂。图中虚线为预断裂面，尽可能减少支撑结构200在微发光二极管上的残留。
参看图15a和15b，在本发明的第十一个实施例中，提供了一种微发光二极管，包括：
半导体层序列，至少包括第一半导体层111、第二半导体层112和位于两者之间的有源层113，半导体层序列至少由第一部分101和第二部分102组成，第一部分101在水平面的投影大于第二部分102在水平面的投影，第一部分101设置在第二部分102上方，第一部分101的下表面从第二部分102中露出。
第一电极121，与第一半导体层111电连接，第二电极122与第二半导体层112电连接。
残余的支撑结构200`设置在第一部分101的下表面，残余的支撑结构200`远离半导体层序列的一端具有断裂面。
残余的支撑结构200`至少包括第一介质层210和第二介质层220；第一介质层210材料不同于第二介质层220材料，第一介质层210位于第二介质层220和半导体层序列之间，在本实施例中，第一介质层210覆盖在第一半导体层111表面，第二介质层220。其中第二介质层220厚度为第一介质层210厚度的1.5倍至10倍。第一介质层210的材料为氧化硅，第二介质层220的材料为氮化硅。其中第一介质层210的厚度为0.1微米至0.5微米；第二介质层220的厚度为0.15微米至0.3微米，0.3微米至0.8微米，或者0.8微米至2微米。在本实施例中，支撑结构的第一介质层210和第二介质层220为单一介质层。
至少在第一介质层210和主体100之间还设置有第三介质层230，第三介质层230的材料为绝缘反射镜，第三介质层230包括氧化钛，例如为介质层的叠层，第三介质层230的远离主体100的一面以及靠近主体100边缘的侧面，设置有第一介质层210，在本实施例中，第三介质层230表面依次设置有第一介质层210和第二介质层220。第三介质层230距离主体100边缘的距离不小于0.5微米，在本实施例中，覆盖在第三介质230上的第一介质层210和/或第二介质层220的总厚度不小于0.5微米，特别是靠近主体100第一部分101边缘的，第三介质层230侧部的第一介质层210和/或第二介质层220的总厚度不小于0.5微米，第三介质层220设置在第一部分101或者第二部分102下方，防止在第一表面上做粗化或者图型时，蚀刻流体延第一部分101侧壁流向第三介质层230，进一步可利用第一介质层210和/或第二介质层220构建保护，防止蚀刻流体破坏较为活跃的第三介质层230。
参看图16a和图16b，在本发明的第十二个实施例中，与实施例11的区别在于，在主体100边缘，第一介质层210和第二介质层220向外延伸，第一介质层210相对第二介质层220部分内缩，第一介质层210的长度短于第二介质层220的长度，至少部分第一介质层210距离主体100外边缘的距离不大于0.2微米，第二介质层220靠近主体100边缘具有断裂面F。
参看图17a和图17b，在一些实施例中，断裂面F距离第一介质层210的距离D3不小于0.2微米，且在竖直投影面上，断裂面F位于半导体层序列/主体100投影内，断裂面F的第二介质层220端面距离主体100边缘D4距离不小于0.2微米。本实施例中，第一介质层210和第二介质层220可以是整面或或者局部覆盖第一部分101底面的露出部。
参看图18a和18b，在本发明的第十三个实施例中，提供了一种微发光二极管，包括：半导体层序列，至少包括第一半导体层111、第二半导体层112和位于两者之间的有源层113，残留的支撑结构200`的断裂面位于半导体层序列侧壁，且断裂面F距离主体边缘的距离D5不大于0.5微米。第一介质层210设置在第一半导体层111上方，第二介质层220位于第一介质层210和第一半导体层111之间。第一介质层210和第二介质层220，从第一半导体层111内向外延伸构成残余的支撑结构200`，至少在第一半导体层111边缘，第一介质层210的面积小于第二介质层220的面积，在一些实施方式中，残余支撑结构200`上第一介质层210边缘距第二介质层220边缘的距离不大于5微米。
参看图19，在一些实施方式中，位于第一半导体层111顶面的第一介质层210完全覆盖在第二介质层220上，且第一介质层210的面积小于第二介质层220的面积，微发光二极管的侧壁仅设置有单层的第二介质层220。
参看图20，在本发明的第十四个实施例中，提供了一种显示装置，具有支架700、电路板710和上述各实施例中制作出的微发光二极管。
本发明的具体实施例仅仅是对本发明的解释，而并不是对本发明的限制，本领域技术人员在阅读完本说明书后可以根据需要对本实施例做出修改，但只要在本发明的权利要求范围内都受到专利法的保护。

Claims (28)

1.一种微发光组件，包括：基板、具有半导体层序列的主体、支撑结构，支撑结构将主体固定在基板上，
其特征在于，包括：
支撑结构至少包括第一介质层和第二介质层；第一介质层材料不同于第二介质层材料，第一介质层位于第二介质层和半导体层序列之间，第二介质层用于连接支撑结构和主体，
第一介质层位于第二介质层表面；
主体与所述基板上表面之间具有间隙；
其中第二介质层厚度大于第一介质层厚度。
2.根据权利要求1所述的一种微发光组件，其特征在于，第二介质层厚度为第一介质层厚度的1.5倍至10倍。
3.根据权利要求1所述的一种微发光组件，其特征在于，第二介质层位于主体上，第一介质层至少部分覆盖在第二介质层的外表面。
4.根据权利要求1所述的一种微发光组件，其特征在于，第一介质层位于主体上，第二介质层至少部分覆盖在在第一介质层的内表面。
5.根据权利要求1所述的一种微发光组件，其特征在于，第一介质层的材料为氧化硅，第一介质层与主体的半导体层序列连接，第二介质层的材料为氮化硅，其中第一介质层的厚度为0.1微米至0.5微米；第二介质层的厚度为0.15微米至0.3微米，0.3微米至0.8微米，或者0.8微米至2微米，第一介质层、第二介质层的宽度为1微米至20微米。
6.根据权利要求1所述的一种微发光组件，其特征在于，半导体层为氮化镓基材料，半导体层序列至少由第一半导体层、有源层和第二半导体层组成，半导体层序列包括远离基板的第一部分和靠近基板的第二部分，第一部分在水平面的投影大于第二部分在水平面的投影，第二部分至少包括有源层和第二半导体层，第二部分的侧壁上设置有第一介质层和/或第二介质层。
7.根据权利要求1所述的一种微发光组件，其特征在于，支撑结构包括作为固定锚的胶材、无机介质或者金属，第一介质层和/或第二介质层通过固定锚与基板连接。
8.根据权利要求1所述的一种微发光组件，其特征在于，第二介质层从第一介质层中露出，主体通过第二介质层将半导体层序列直接或者间接固定在基板上。
9.根据权利要求8所述的一种微发光组件，其特征在于，第一介质层设置有开槽或者开孔，第二介质层从槽或者孔中露出。
10.根据权利要求9所述的一种微发光组件，其特征在于，槽或者孔设置在半导体层周边。
11.根据权利要求1所述的一种微发光组件，其特征在于，支撑结构中第一介质层和第二介质层各为单层结构。
12.根据权利要求1所述的一种微发光组件，其特征在于，第二介质层的厚度为变化的，至少部分远离主体的第二介质层厚度小于位于主体下方的第二介质层厚度。
13.根据权利要求1所述的一种微发光组件，其特征在于，主体远离基板的一侧具有粗化结构，粗化结构通过蚀刻制作。
14.根据权利要求1所述的一种微发光组件，其特征在于，主体靠近基板的一侧具有第三介质层，第三介质层包括氧化钛，第三介质层设置在主体和第一介质层之间，第一介质层和第二介质层依次包覆第三介质层的侧部。
15.根据权利要求1所述的一种微发光组件，其特征在于，第一介质层至少包括负应力方向的材料，第二介质层的材料至少包括正应力方向的材料。
16.一种微发光组件，包括：具有半导体层序列的主体，
其特征在于，包括：
至少包括第一介质层和第二介质层；第一介质层材料不同于第二介质层材料，第一介质层位于第二介质层和半导体层序列之间，
第一介质层位于第二介质层表面；
其中第二介质层厚度大于第一介质层厚度。
17.一种微发光二极管，包括：
半导体层序列，至少包括第一半导体层、第二半导体层和位于两者之间的有源层，半导体层序列至少由第一部分和第二部分组成，第一部分在水平面的投影大于第二部分在水平面的投影，第一部分设置在第二部分上方，第一部分的下表面从第二部分中露出；
第一电极，与第一半导体层电连接，第二电极与第二半导体层电连接；
残余的支撑结构设置在第一部分的下表面上；
其特征在于，残余的支撑结构至少包括第一介质层和第二介质层；第一介质层的材料不同于第二介质层的材料，第一介质层位于第二介质层和半导体层序列之间，其中第二介质层厚度为第一介质层厚度的1.5倍至10倍。
18.根据权利要求17所述的一种微发光二极管，其特征在于，第二部分至少包括有源层和第二半导体层，第二部分的侧壁上设置有第一介质层和/或第二介质层。
19.根据权利要求17所述的一种微发光组件，其特征在于，主体的第一半导体层一侧的第一表面具有粗化结构，粗化结构通过蚀刻制作。
20.根据权利要求17所述的一种微发光组件，其特征在于，主体的第二半导体层一侧的第二表面具有第三介质层，第一表面与第二表面相对设置，第三介质层包括氧化钛，第三介质层设置在主体和第一介质层之间，第一介质层和第二介质层依次包覆第三介质层的侧部。
21.根据权利要求20所述的一种微发光组件，其特征在于，在包覆第三介质层的侧部处，第一介质层和第二介质层的总厚度不小于0.5微米，且第三介质层距离第一部分边缘的距离不小于0.5微米。
22.根据权利要求17所述的一种微发光二极管，其特征在于，第一介质层的材料为氧化硅，第二介质层的材料为氮化硅，其中第一介质层的厚度为0.1微米至0.5微米；第二介质层的厚度为0.15微米至0.3微米，0.3微米至0.8微米，或者0.8微米至2微米，第一介质层的宽度为1微米至20微米，第二介质层的宽度为1微米至20微米。
23.根据权利要求17所述的一种微发光二极管，其特征在于，第二介质层部分被移除，第一介质层从第二介质层中露出。
24.根据权利要求17所述的一种微发光二极管，其特征在于，第二介质层设置有开槽或者开孔，第一介质层从槽或者孔中露出。
25.根据权利要求17所述的一种微发光二极管，其特征在于，槽或者孔设置在半导体层周边。
26.根据权利要求17所述的一种微发光二极管，其特征在于，支撑结构的第一介质层和第二介质层为单一介质层。
27.根据权利要求17所述的一种微发光二极管，其特征在于，残余的支撑结构远离半导体层序列的一端具有断裂面。
28.一种显示装置，具有支架和电路板，其特征在于，还包括权利要求17至27中任意一项所述的微发光二极管。
CN202180006407.3A 2021-09-14 2021-09-14 一种微发光组件、微发光二极管及其显示装置 Pending CN114730816A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/118184 WO2023039712A1 (zh) 2021-09-14 2021-09-14 一种微发光组件、微发光二极管及其显示装置

Publications (1)

Publication Number Publication Date
CN114730816A true CN114730816A (zh) 2022-07-08

Family

ID=82236643

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180006407.3A Pending CN114730816A (zh) 2021-09-14 2021-09-14 一种微发光组件、微发光二极管及其显示装置

Country Status (3)

Country Link
CN (1) CN114730816A (zh)
DE (1) DE112021007729T5 (zh)
WO (1) WO2023039712A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671661B (zh) * 2017-10-16 2023-09-26 英属开曼群岛商錼创科技股份有限公司 微型发光元件结构
CN109935576B (zh) * 2017-12-19 2023-05-30 英属开曼群岛商錼创科技股份有限公司 微型元件结构
TWI686962B (zh) * 2019-04-30 2020-03-01 錼創顯示科技股份有限公司 微型發光元件、結構及其顯示裝置
CN112447787A (zh) * 2020-11-30 2021-03-05 厦门乾照半导体科技有限公司 可拾取及测试的微器件及制作、测试、转移方法及显示器

Also Published As

Publication number Publication date
DE112021007729T5 (de) 2024-04-11
WO2023039712A1 (zh) 2023-03-23

Similar Documents

Publication Publication Date Title
CN108987412B (zh) 显示设备及其形成方法
CN109103315B (zh) 发光组件、微发光二极管及其显示装置
US9607907B2 (en) Electric-programmable magnetic module and picking-up and placement process for electronic devices
CN109817767B (zh) 一种微型器件及其制作方法
US9029891B2 (en) Wiring substrate, light emitting device, and manufacturing method of wiring substrate
US10700249B2 (en) Light emitting device and method of fabricating the same
TWI598287B (zh) 電子－可程式化磁性轉移模組和電子元件的轉移方法
US10862005B2 (en) Light emitting device and manufacturing method thereof
US20130146936A1 (en) Light emitting diode chip, light emitting diode package structure, and method for forming the same
CN107305915A (zh) 电子-可编程磁性转移模块和电子元件的转移方法
EP1808903A2 (en) Method of manufacturing a semiconductor light emitting apparatus
US20090095974A1 (en) Semiconductor package and manufacturing method thereof
CN112768370A (zh) 微元件的转移方法及转移装置
TW201251125A (en) Method for manufacturing a LED package
CN114730816A (zh) 一种微发光组件、微发光二极管及其显示装置
KR102494723B1 (ko) 발광 소자 및 그 제조 방법
US20230369543A1 (en) Micro light-emitting component, display device and manufacturing method thereof
KR20220057129A (ko) 반도체 발광소자 및 이를 제조하는 방법
JP2005079369A (ja) 半導体複合装置の製造方法
EP2221890B1 (en) Light emitting device package
CN114303236A (zh) 多芯片承载结构
US20230411569A1 (en) Method for manufacturing light-emitting device, and light-emitting device
US20230057589A1 (en) Light-emitting diode chip and light-emitting diode device
JP7153183B2 (ja) 発光装置の製造方法
KR102325808B1 (ko) 반도체 발광소자 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination