CN114726761B - 一种测量高精度aos链路网络数据处理延时的方法及系统 - Google Patents

一种测量高精度aos链路网络数据处理延时的方法及系统 Download PDF

Info

Publication number
CN114726761B
CN114726761B CN202210285632.1A CN202210285632A CN114726761B CN 114726761 B CN114726761 B CN 114726761B CN 202210285632 A CN202210285632 A CN 202210285632A CN 114726761 B CN114726761 B CN 114726761B
Authority
CN
China
Prior art keywords
aos
network data
delay
packet
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210285632.1A
Other languages
English (en)
Other versions
CN114726761A (zh
Inventor
朱浩文
张宁
刘甡
徐培婷
陈乾
刘奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Spaceflight Institute of TT&C and Telecommunication
Original Assignee
Shanghai Spaceflight Institute of TT&C and Telecommunication
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Spaceflight Institute of TT&C and Telecommunication filed Critical Shanghai Spaceflight Institute of TT&C and Telecommunication
Priority to CN202210285632.1A priority Critical patent/CN114726761B/zh
Publication of CN114726761A publication Critical patent/CN114726761A/zh
Application granted granted Critical
Publication of CN114726761B publication Critical patent/CN114726761B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/08Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0852Delays
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B17/00Monitoring; Testing
    • H04B17/30Monitoring; Testing of propagation channels
    • H04B17/309Measuring or estimating channel quality parameters
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Environmental & Geological Engineering (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种测量高精度AOS链路网络数据处理延时的方法,包括S1:获取网络数据I P包,并在其UDP数据区插入发送时间码;S2:进行计算校验并送入至AOS链路处理器;S3:抓取AOS帧,并在AOS帧尾部插入接收时间码;S4:依次进行解扰和虚拟信道分包,分成若干路虚拟信道AOS帧,获取虚拟信道信息;S5:进行I P包提取得到相对应的I P信息;S6:进行延时计算得到延时信息;S7:根据虚拟信道信息、I P信息和延时信息形成映射表以显示和分析。采用FPGA硬件,直接抓取底层IP数据和AOS帧数据进行时间码插入,提高实时性,减小对原AOS链路的影响;采用同一个时间基准,提高测量精度;可以精确对每一个虚拟信道、每一种IP的延迟进行实时统计和计算。

Description

一种测量高精度AOS链路网络数据处理延时的方法及系统
技术领域
本发明属于AOS链路网络数据传输测试技术领域,尤其涉及一种测量高精度AOS链路网络数据处理延时的方法及系统。
背景技术
随着航天器内部系统复杂度、数据传输速率不断提高,越来越多航天器开始采用IP技术和IP网络实现设备互联,为实现天地一体化网络通信,也需在传统AOS链路上传输网络数据。
相对于传统LVDS、RS422等自定义数据,基于IP路由的网络数据协议更加复杂,需要软件协议栈的支持,且其传输存在抖动、突发、延迟不确定的特性。因此,需要一种精确、实时的采集和计算AOS链路网络数据处理延时的方法,用于对AOS链路处理器性能进行分析和评估,对链路设计进行优化,进而发挥最佳的链路效果。传统IP延时的测量方法往往存在较大的测量误差,不适用AOS链路的量,且实时性差,无法精确的对每一个虚拟信道、每一种IP的延迟进行实时统计和计算。
发明内容
本发明的技术目的是提供一种测量高精度AOS链路网络数据处理延时的方法及系统,以解决现有技术中对AOS链路实时性差、精度低问题。
为解决上述问题,本发明的技术方案为:
一种测量高精度AOS链路网络数据处理延时的方法,包括如下步骤
S1:获取网络数据IP包,根据预设协议在网络数据IP包的UDP数据区插入发送时间码;
S2:向插入发送时间码的网络数据IP包进行计算校验,并送入至AOS链路处理器;
S3:抓取从AOS链路处理器输出的AOS帧,并根据预设协议在AOS帧尾部插入接收时间码;
S4:对插入接收时间码的AOS帧依次进行解扰和虚拟信道分包,分成若干路虚拟信道AOS帧,从而获取得到相对应的虚拟信道信息;
S5:对若干路虚拟信道AOS帧进行IP包提取,分别得到相对应的IP信息;
S6:对若干路虚拟信道AOS帧中的发送时间码和接收时间码进行延时计算,分别得到延时信息;
S7:根据虚拟信道信息、IP信息和延时信息形成映射表,并上传至上位机进行显示和分析。
其中,网络数据IP包为以太网包,步骤S1具体为利用FPGA硬件对接收的网络数据进行底层以太网包的实时抓取,根据预设协议和本地时间在网络数据IP包的UDP数据区的固定位置插入发送时间码。
其中,步骤S3具体为利用FPGA硬件对AOS帧进行实时抓取,根据预设协议和本地时间在每个AOS帧的尾部固定位置插入接收时间码,不改变帧的其他信息。
其中,插入的接收时间码和发送时间码来源于同一个本地时间基准。
其中,步骤S6中的延时计算具体为,按照预设协议从网络数据IP包内取出发送时间码,并从对应的网络数据IP包所在AOS帧中取出相对应的接收时间码,将接收时间码减去发送时间码,得出延时信息。
其中,步骤S6和步骤S7中的延时信息针对每一路路虚拟信道AOS帧、每一种IP地址的每一帧进行计算和统计。
一种测量高精度AOS链路网络数据处理延时系统,应用有如上述任意一项的测量高精度AOS链路网络数据处理延时的方法,包括高精度延时测量板卡、上位机和AOS链路处理器。
高精度延时测量板卡分别与上位机和AOS链路处理器信号连接,用于从上位机获取网络数据IP包,根据预设协议在网络数据IP包的UDP数据区插入发送时间码;向插入发送时间码的网络数据IP包进行计算校验,并送入至AOS链路处理器;还用于抓取从AOS链路处理器输出的AOS帧,并根据预设协议在AOS帧尾部插入接收时间码;对插入接收时间码的AOS帧依次进行解扰和虚拟信道分包,分成若干路虚拟信道AOS帧,从而获取得到相对应的虚拟信道信息;对若干路虚拟信道AOS帧进行IP包提取,分别得到相对应的IP信息;对若干路虚拟信道AOS帧中的发送时间码和接收时间码进行延时计算,分别得到延时信息;根据虚拟信道信息、IP信息和延时信息形成映射表。
上位机与高精度延时测量板卡信号连接,用于模拟生成网络数据,以供高精度延时测量板卡获取网络数据IP包,以及接收延时信息形成映射表进行实时显示和记录。
AOS链路处理器与高精度延时测量板卡信号连接,用于接收插入发送时间码的网络数据IP包进行AOS组帧,并向高精度延时测量板卡输出AOS帧。
本发明由于采用以上技术方案,使其与现有技术相比具有以下的优点和积极效果:
(1)本发明采用FPGA硬件,直接抓取底层IP数据和AOS帧数据进行时间码插入,提高了实时性,减小对原AOS链路的影响;
(2)发送和接收时间码采用同一个时间基准,提高了测量精度;
(3)可以精确的对每一个虚拟信道、每一种IP的延迟进行实时统计和计算,有利于精细化、针对性地分析AOS链路传输性能。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。
图1为本发明的一种测量高精度AOS链路网络数据处理延时的方法流程图;
图2为本发明的发送时间码插入协议示意图;
图3为本发明的接收时间码插入协议示意图;
图4为本发明的一种延迟状态信息表的示意图;
图5为本发明的一种测量高精度AOS链路网络数据处理延时系统的硬件组成示意图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对照附图说明本发明的具体实施方式。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,并获得其他的实施方式。
为使图面简洁,各图中只示意性地表示出了与本发明相关的部分,它们并不代表其作为产品的实际结构。另外,以使图面简洁便于理解,在有些图中具有相同结构或功能的部件,仅示意性地绘示了其中的一个,或仅标出了其中的一个。在本文中,“一个”不仅表示“仅此一个”,也可以表示“多于一个”的情形。
以下结合附图和具体实施例对本发明提出的一种测量高精度AOS链路网络数据处理延时的方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。
实施例
参看图1至图4,本实施例提供一种测量高精度AOS链路网络数据处理延时的方法,本实施例在AOS链路处理器的测试过程中插入延迟测量系统,采用同一时间基准,基于FPGA硬件对AOS链路处理器输入输出进行实时抓包并插入时间码,在每一路虚拟信道和IP包层级实现了AOS链路网络处理延时的测量,大大提高了测量精度,降低了对链路的影响,有利于AOS链路处理器复接调度性能的精确分析。
具体包括如下步骤
首先,在步骤S1中,在AOS链路处理器输入端之前,通过FPGA硬件实时抓取测试系统模拟的网络数据,直接抓取PHY芯片输入的底层以太网包,获取得到网络数据IP包。对网络数据IP包进行判别,根据预设协议和本地时间在网络数据IP包的UDP数据区的固定位置插入发送时间码,其他内容不做处理。网络数据IP包中插入时间码位置如图2所示,在UDP数据区利用3个字节表示发送时间码,单位为微秒(us)。
然后,进入步骤S2,对插入发送时间码的网络数据IP包进行计算校验,然后送入至AOS链路处理器。
接着,进入步骤S3,在AOS链路处理器的输出端,通过FPGA硬件实时抓取从AOS链路处理器输出的AOS数据,即AOS帧。然后对AOS帧进行同步处理,同步后根据协议在1024字节AOS帧的尾部固定位置插入接收时间码,其他内容不做处理。AOS帧中插入时间码的位置如图3所示,在帧的尾部增加3个字节表示接收时间码,单位为微秒(us)。
具体地,上述插入的接收时间码和发送时间码来源于同一个本地的基准时间。
然后进入步骤S4后,在接收时间码插入完成后,对插入接收时间码的AOS帧依次进行解扰和虚拟信道信息分类提取,对每一个AOS帧读取帧中的VCID信息,并将数据按照VCID进行分类缓存,即分成若干路虚拟信道AOS帧,进而获取得到相对应的虚拟信道信息。
接着进入步骤S5,对VCID相同的数据帧,按照IP over CCSDS协议,对帧中的IP信息进行提取,提取过程为:根据MPDU指针读取第一个EPDU包,根据EPDU包格式获取IP包信息,从中读取IP地址;第一个IP包解析完成后,判断后续是否仍有IP包,若仍有IP包,则继续对下一IP包进行解析。
进而进入步骤S6,在获取AOS帧的所有IP信息后,从IP包的UDP数据区获取发送时间码,并从该IP包对应的AOS帧获取接收时间码,将两者相减后得到延迟信息。针对接收的每一帧,均进行延迟计算。
最后,参看图1和图4,利用上述步骤获取的VCID信息、IP信息、延迟信息,生成对应的延迟状态表,将表信息实时发送给上位机显示、分析。本实施例中的延迟状态表格式如图4所示,表中列出了N个VCID的N个IP地址和N包数据的延迟,N可以根据具体实现的不同取不同的值。通过该表,上位机可以获取每一个VCID和IP的对应每一帧数据的延迟信息,并形成相应的延迟变化曲线。
在本实施例中,基准时间采用FPGA中的计数器实现,采用125MHz的时钟计数产生1us的计时脉冲,内部用3个字节的寄存器存储时间码,每产生1个脉冲,时间码加1,循环计数。时间码插入时,直接读取当前3字节的时间码寄存器,插入帧固定位置即可,发送时间码和接收时间码均采用该时间源。
本实施例在原有AOS链路插入延时测量系统,网络发送端增加了1帧的延迟,AOS接收端直接采用信号直连的方式转发给原有测试系统,因此对原链路基本无影响。
实施例2
参看图5,本实施例提供一种测量高精度AOS链路网络数据处理延时系统,应用有如实施例1的测量高精度AOS链路网络数据处理延时的方法,包括高精度延时测量板卡、上位机和AOS链路处理器。
高精度延时测量板卡由网络PHY芯片88E1111,LVDS接口芯片SNJ55LVDS32和FPGA芯片XC7K325T组成,由主控FPGA实现所述的高精度延迟测量处理功能。
FPGA通过网络电口与上位机连接,FPGA经网络PHY芯片88E1111与上位机信号连接,从上位机获取网络数据IP包,根据预设协议在网络数据IP包的UDP数据区插入发送时间码,向插入发送时间码的网络数据IP包进行计算校验。
其中,FPGA分别通过另一PHY芯片88E1111和LVDS芯片SNJ55LVDS32与AOS链路处理器连接,对校验后的网络数据IP包经光纤网口输出给AOS链路处理器,AOS链路处理器组AOS帧后通过LVDS电接口返回至FPGA。
然后FPGA抓取从AOS链路处理器输出的AOS帧,并根据预设协议在AOS帧尾部插入接收时间码;对插入接收时间码的AOS帧依次进行解扰和虚拟信道分包,分成若干路虚拟信道AOS帧,从而获取得到相对应的虚拟信道信息;对若干路虚拟信道AOS帧进行IP包提取,分别得到相对应的IP信息;对若干路虚拟信道AOS帧中的发送时间码和接收时间码进行延时计算,分别得到延时信息;根据虚拟信道信息、IP信息和延时信息形成映射表。
上位机与FPGA信号连接,用于模拟生成网络数据,以供FPGA获取网络数据IP包,以及接收延时信息形成映射表进行实时显示和记录。
上面结合附图对本发明的实施方式作了详细说明,但是本发明并不限于上述实施方式。即使对本发明作出各种变化,倘若这些变化属于本发明权利要求及其等同技术的范围之内,则仍落入在本发明的保护范围之中。

Claims (4)

1.一种测量高精度AOS链路网络数据处理延时的方法,其特征在于,包括如下步骤
S1:获取网络数据IP包,根据预设协议在所述网络数据IP包的UDP数据区插入发送时间码;
S2:向插入所述发送时间码的所述网络数据IP包进行计算校验,并送入至AOS链路处理器;
S3:抓取从所述AOS链路处理器输出的AOS帧,并根据预设协议在所述AOS帧尾部插入接收时间码;
S4:对插入所述接收时间码的所述AOS帧依次进行解扰和虚拟信道分包,分成若干路虚拟信道AOS帧,从而获取得到相对应的虚拟信道信息;
S5:对若干所述路虚拟信道AOS帧进行IP包提取,分别得到相对应的IP信息;
S6:对若干所述路虚拟信道AOS帧中的所述发送时间码和所述接收时间码进行延时计算,分别得到延时信息;
S7:根据所述虚拟信道信息、所述IP信息和所述延时信息形成映射表,并上传至上位机进行显示和分析;
所述网络数据IP包为以太网包,所述步骤S1具体为利用FPGA硬件对接收的网络数据进行底层以太网包的实时抓取,根据预设协议和本地时间在所述网络数据IP包的UDP数据区的固定位置插入所述发送时间码;
所述步骤S3具体为利用FPGA硬件对所述AOS帧进行实时抓取,根据预设协议和本地时间在每个AOS帧的尾部固定位置插入所述接收时间码,不改变帧的其他信息;
其中,插入的所述接收时间码和所述发送时间码来源于同一个本地时间基准。
2.根据权利要求1所述的测量高精度AOS链路网络数据处理延时的方法,其特征在于,所述步骤S6中的所述延时计算具体为,按照预设协议从所述网络数据IP包内取出所述发送时间码,并从对应的所述网络数据IP包所在所述AOS帧中取出相对应的所述接收时间码,将所述接收时间码减去所述发送时间码,得出所述延时信息。
3.根据权利要求1所述的测量高精度AOS链路网络数据处理延时的方法,其特征在于,所述步骤S6和步骤S7中的所述延时信息针对每一路所述路虚拟信道AOS帧、每一种IP地址的每一帧进行计算和统计。
4.一种测量高精度AOS链路网络数据处理延时系统,应用有如权利要求1至3任意一项所述的测量高精度AOS链路网络数据处理延时的方法,其特征在于,包括高精度延时测量板卡、上位机和AOS链路处理器;
所述高精度延时测量板卡分别与所述上位机和所述AOS链路处理器信号连接,用于从所述上位机获取网络数据IP包,根据预设协议在所述网络数据IP包的UDP数据区插入发送时间码;向插入所述发送时间码的所述网络数据IP包进行计算校验,并送入至所述AOS链路处理器;还用于抓取从所述AOS链路处理器输出的AOS帧,并根据预设协议在所述AOS帧尾部插入接收时间码;对插入所述接收时间码的所述AOS帧依次进行解扰和虚拟信道分包,分成若干路虚拟信道AOS帧,从而获取得到相对应的虚拟信道信息;对若干所述路虚拟信道AOS帧进行IP包提取,分别得到相对应的IP信息;对若干所述路虚拟信道AOS帧中的所述发送时间码和所述接收时间码进行延时计算,分别得到延时信息;根据所述虚拟信道信息、所述IP信息和所述延时信息形成映射表;
所述上位机与所述高精度延时测量板卡信号连接,用于模拟生成网络数据,以供所述高精度延时测量板卡获取所述网络数据IP包,以及接收所述延时信息形成映射表进行实时显示和记录;
所述AOS链路处理器与所述高精度延时测量板卡信号连接,用于接收插入所述发送时间码的所述网络数据IP包进行AOS组帧,并向所述高精度延时测量板卡输出所述AOS帧。
CN202210285632.1A 2022-03-23 2022-03-23 一种测量高精度aos链路网络数据处理延时的方法及系统 Active CN114726761B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210285632.1A CN114726761B (zh) 2022-03-23 2022-03-23 一种测量高精度aos链路网络数据处理延时的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210285632.1A CN114726761B (zh) 2022-03-23 2022-03-23 一种测量高精度aos链路网络数据处理延时的方法及系统

Publications (2)

Publication Number Publication Date
CN114726761A CN114726761A (zh) 2022-07-08
CN114726761B true CN114726761B (zh) 2024-07-26

Family

ID=82239648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210285632.1A Active CN114726761B (zh) 2022-03-23 2022-03-23 一种测量高精度aos链路网络数据处理延时的方法及系统

Country Status (1)

Country Link
CN (1) CN114726761B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109639351A (zh) * 2018-12-26 2019-04-16 中国人民解放军63921部队 激光统一测控方法
CN111556051A (zh) * 2020-04-26 2020-08-18 上海航天测控通信研究所 基于fpga的高速空间网络数据协议转换与复接装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9871608B1 (en) * 2016-09-29 2018-01-16 The Boeing Company Methods and apparatus for aggregation of multiple pulse code modulation channels into a signal time division multiplexing stream
CN108023787B (zh) * 2017-11-24 2020-08-04 烽火通信科技股份有限公司 基于fpga的以太网业务测试装置及方法
CN109660309B (zh) * 2018-12-26 2021-08-13 中国人民解放军63921部队 利用双向通信传输帧同步码测量距离速度钟差频差的方法
CN114218883A (zh) * 2021-12-06 2022-03-22 上海航天计算机技术研究所 一种基于uvm的aos数据处理fpga仿真验证系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109639351A (zh) * 2018-12-26 2019-04-16 中国人民解放军63921部队 激光统一测控方法
CN111556051A (zh) * 2020-04-26 2020-08-18 上海航天测控通信研究所 基于fpga的高速空间网络数据协议转换与复接装置

Also Published As

Publication number Publication date
CN114726761A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
US8068429B2 (en) Transmit scheduling
JP6149150B2 (ja) スキューのあるマルチレーン通信リンクにおけるタイムスタンプ補正
CN108650051B (zh) 通用全硬件一步式1588的时钟同步装置及方法
US7082504B2 (en) Method and apparatus for asynchronous read control
CN100479361C (zh) 同步媒介访问控制器
Ferrari et al. A distributed instrument for performance analysis of real-time ethernet networks
CN112865901B (zh) 一种基于fpga纳秒时间戳的高速数据包采集系统及方法
CN105099828A (zh) 一种高性能网络测试仪及其实现方法
CN109194433B (zh) 基于千兆afdx网络的高精度授时方法
CN106301654B (zh) 一种时间触发以太网的时间信号采样方法
CN106789430A (zh) 一种点到点链路故障检测方法
CN114765476A (zh) 具有内置准确度检查的硬件时钟
CN108712299A (zh) 一种监测直播延时的方法、装置、设备和计算机存储介质
CN114726761B (zh) 一种测量高精度aos链路网络数据处理延时的方法及系统
CN112702231B (zh) 一种网络延时的测量方法及系统
CN112134750A (zh) 网络时间协议压力测试方法和装置
CN109728978B (zh) 考虑时钟漂移的afdx交换机线速管制能力测试方法
CN116566875A (zh) 一种网卡测试系统及方法
CN103647615A (zh) 报文传输过程中延迟抖动消除方法及装置
CN114884605A (zh) 基于fpga实现网络节点时间同步的方法
US7822052B2 (en) Communication processing apparatus and totalizing system
CN101848119A (zh) 一种消除系统处理时间的高精度网络往返延迟测量方法
CN110958079B (zh) 一种测试方法、装置及测试系统
US11606156B1 (en) Clock synchronization
Zhou et al. Hats: high accuracy timestamping system based on netfpga

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant