CN114725028A - 打印机驱动系统的系统级封装芯片 - Google Patents
打印机驱动系统的系统级封装芯片 Download PDFInfo
- Publication number
- CN114725028A CN114725028A CN202110014403.1A CN202110014403A CN114725028A CN 114725028 A CN114725028 A CN 114725028A CN 202110014403 A CN202110014403 A CN 202110014403A CN 114725028 A CN114725028 A CN 114725028A
- Authority
- CN
- China
- Prior art keywords
- chip
- package
- common
- printer
- printer driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
Abstract
一种打印机驱动系统的系统级封装芯片，适用于一打印机，其包含布置在一共同封装中的一第一芯片、一第二芯片及一第三芯片；其中第一芯片及第二芯片被并排布置在共同封装中的一载体上；以及第三芯片被布置在共同封装中的第一芯片的顶部上；以及一导线载体结构被放置第三芯片之前形成在第一芯片的顶部。
Description
【技术领域】
本案是有关一种系统级芯片封装技术，特别是指一种打印机驱动系统的系统级封装芯片。
【背景技术】
近年来打印机技术不断突破创新，其制作技术可参考已知的半导体制程以降低制作成本，尤其应用在芯片封装元件的可靠度及减少元件尺寸的方面，在半导体工艺领域，为了增加速度、功率与效率，同时为了减少整体元件的尺寸，芯片做得愈来愈小，在一些情形中，芯片并列地安装在封装基材上，且通过封装基材连在一起，或直接与布线连接。在其它情形中，芯片一个接着另一个地安装于基板上，以直接连而没有任何中间布线或封装基材。这有时称为堆叠芯片封装。使用取放(pick and pick)机或许多其他类型的设备，将一个芯片放置在另一个芯片上，可将其组合封装，就像是具有两倍高度的单一个芯片。
举例一实施例，芯片可使用不同技术点，例如22nm、14nm、10nm等等来制作，可将该多个不同点组合，且与其它类型不同点组合，使得可将来自不同制程与不同制造商的不同类型芯片放在单一个封装体内。在半导体芯片封装领域中，将多个芯片组合成单一个封装，以允许两个或更多个不同类型的芯片放入单一个封装内，这可称为芯片对芯片连接的异质整合。
在封装技术中，可在一芯片上方形成重布层(RDL)并将其电连接至芯片中的主动装置。然后可形成输入/输出(I/O)连接器(诸如凸块下金属(UBM)上的焊球)以通过RDL将其电连接至芯片。此封装技术有利特征是形成扇出型封装的可能性。因此，芯片上的I/O垫可经重布以覆盖比芯片大的一区，且因此可增加包装于经封装芯片的表面上的I/O垫的数目。整合式扇出型(InFO)封装技术正变得愈加流行，当与晶圆级封装(WLP)技术组合时尤其如此。此等所得封装结构提供高功能密度，具有相对低成本及高效能封装。
【发明内容】
本案是为一种打印机驱动系统的系统级封装芯片，其主要目的是将多个不同功效的芯片进行一次性封装，不仅可提升工作效率，同时可降低制作成本及元件尺寸。
为达上述目的，本案的打印机驱动系统的系统级封装芯片，适用于一打印机，包含布置在一共同封装中的一第一芯片、一第二芯片及一第三芯片；其中第一芯片及第二芯片被并排布置在共同封装中一载体上；以及第三芯片被布置在共同封装中的第一芯片的顶部上；以及一导线载体结构被放置第三芯片之前形成在第一芯片的顶部。
为达上述目的，本案的打印机驱动系统的系统级封装芯片，适用于一打印机，包含布置在一共同封装中的一第一芯片、一第二芯片及一第三芯片；其中第一芯片、第二芯片及第三芯片以平行、并排设置于共同封装中。
为达上述目的，本案的打印机驱动系统的系统级封装芯片，适用于一打印机，包含布置在一共同封装中的一第一芯片、一第二芯片及一第三芯片；其中第一芯片、第二芯片及第三芯片以垂直、堆叠设置于共同封装中。
较佳地，第一芯片为一无线通信芯片，第二芯片为一电源整合驱动芯片，第三芯片为一打印系统单芯片。
较佳地，第一芯片为一无线通信芯片，第二芯片为一打印系统单芯片，第三芯片为一电源整合驱动芯片。
较佳地，第一芯片为一电源整合驱动芯片，第二芯片为一无线通信芯片，第三芯片为一打印系统单芯片。
较佳地，第一芯片为一电源整合驱动芯片，第二芯片为一打印系统单芯片，第三芯片为一无线通信芯片。
较佳地，第一芯片为一打印系统单芯片，第二芯片为一无线通信芯片，第三芯片为一电源整合驱动芯片。
【附图说明】
图1是本案第一实施例封装示意图(一)。
图2是本案第一实施例封装示意图(二)。
图3是本案第一实施例封装示意图(三)。
图4是本案第二实施例封装示意图(一)。
图5是本案第二实施例封装示意图(二)。
图6是本案第二实施例封装示意图(三)。
图7是本案第三实施例封装示意图(一)。
图8是本案第三实施例封装示意图(二)。
【符号说明】
1：载体
2：导线载体结构
3：垂直导电结构
5：金属球
10：系统级封装装置
20：共同封装
41、42、43、44、45、46、47、48：接触界面
A：第一芯片
B：第二芯片
C：第三芯片
H1：第一垂直尺寸
H2：第二垂直尺寸
H3：第三垂直尺寸
【具体实施方式】
体现本案特征与优点的实施例将在后段的说明中详细叙述。应理解的是本案能够在不同的态样上具有各种的变化，其皆不脱离本案的范围，且其中的说明及图示在本质上当作说明之用，而非用以限制本案。
请综合参阅图1至图8所示，以下详细说明本案实施例。本案是为一种系统级芯片封装技术，应用实施于打印机驱动系统的系统级封装芯片。
如图1及图2所示，其为本案第一实施例。系统级封装装置10包含设置在一共同封装20中的一第一芯片A、一第二芯片B及一第三芯片C，第一芯片A包含一第一垂直尺寸H1，第二芯片B包含一第二垂直尺寸H2，第三芯片C包含一第三垂直尺寸H3，其中第一芯片A与第二芯片B并排设置于共同封装20中，而第三芯片C直接或间接的设置于第一芯片A之上。借由把第一芯片A、第二芯片B及第三芯片C设置于共同封装20内，并且把薄的芯片设置在一堆叠中，而较厚的芯片与较薄的芯片堆叠设置，借此可减小系统级封装装置10的尺寸。
于本实施例中，第一芯片A为一无线通信芯片，第二芯片B为一电源整合驱动芯片，第三芯片C为一打印系统单芯片；或第一芯片A为一无线通信芯片，第二芯片B为一打印系统单芯片，第三芯片C为一电源整合驱动芯片；或第一芯片A为一电源整合驱动芯片，第二芯片B为一无线通信芯片，第三芯片C为一打印系统单芯片；或第一芯片A为一电源整合驱动芯片，第二芯片B为一打印系统单芯片，第三芯片C为一无线通信芯片；或第一芯片A为一打印系统单芯片，第二芯片B为一无线通信芯片，第三芯片C为一电源整合驱动芯片；或第一芯片A为一打印系统单芯片，第二芯片B为一电源整合驱动芯片，第三芯片C为一无线通信芯片，以上第一芯片A、第二芯片B及第三芯片C欲选择何种芯片进行系统级封装，是可依实际需求选用。
以及，共同封装20可为一扇出晶圆级系统级封装、一扇出面板系统级封装或一覆晶系统级封装。
请再一并参阅图1～图3所示，进一步说明本案第一实施例的元件关系，其中，系统级封装装置10是包含位于共同封装20中的第一芯片A与第三芯片C之间的一导线载体结构2，其中，导线载体结构2把位于第一芯片A的一横向覆盖区域外部的至少一个垂直导电结构3连接到第一芯片A，以及至少一垂直导电结构3把导线载体结构2连接到一载体1，且载体1的底面是附接外部一金属球5与一印刷电路板(PCB)连接。其中，第一芯片A的一底面表面及第二芯片B的一底面表面被布置在实质上相同的载体1基准面上。以及在第一芯片A的一底面处的一接触界面41及在第二芯片B的一底面处的一接触界面42被连接到载体1。其中在第三芯片C的一底面处的一接触界面43被连接到导线载体结构2，据此第一芯片A、第二芯片B及第三芯片C形成一部分平行并排，部分垂直重叠设置，且形成电性连接。
以及，于本实施例中，导线载体结构2可为一共同正面重新分布层结构、一共同面板结构或一共同覆晶基板的群组中的一者；载体1可为一金属载体、一扇出面板或一覆晶基板的群组中的一者。
再请参阅图1～图3所示，系统级封装装置10包含布置在共同封装20中的至少三芯片，包含第一芯片A、第二芯片B及第三芯片C分别以第一垂直尺寸H1、第二垂直尺寸H2及第三垂直尺寸H3被并排或垂直布置在共同封装20中，使其不同垂直尺寸的各芯片布置于共同封装20内，其中，第三芯片C的第三垂直尺寸H3小于第二芯片B的第二垂直尺寸H2，第三芯片C可被间接地布置在共同封装中的第一芯片A之上，据此，借由将第一芯片A、第二芯片B及第三芯片C先预先整合后，再以系统级封装装置10将第一芯片A、第二芯片B及第三芯片C封装并且设置于共同封装20之内，俾能完成一次性的芯片封装技术，俾使制造成本呈现显著的降低。
请参阅图4～图5所示，其为本案第二实施例，本实施例是为一种系统级芯片封装技术，应用实施于打印机驱动系统的系统级封装芯片，系统级封装装置10包含设置在一共同封装20中的一第一芯片A、一第二芯片B及一第三芯片C，第一芯片A包含一第一垂直尺寸H1，第二芯片B包含一第二垂直尺寸H2，第三芯片C包含一第三垂直尺寸H3，其中第一芯片A与第二芯片B及第三芯片C平行并排地设置于共同封装20中。
于本实施例中，第一芯片A为一无线通信芯片，第二芯片B为一电源整合驱动芯片，第三芯片C为一打印系统单芯片；或第一芯片A为一无线通信芯片，第二芯片B为一打印系统单芯片，第三芯片C为一电源整合驱动芯片；或第一芯片A为一电源整合驱动芯片，第二芯片B为一无线通信芯片，第三芯片C为一打印系统单芯片；或第一芯片A为一电源整合驱动芯片，第二芯片B为一打印系统单芯片，第三芯片C为一无线通信芯片；或第一芯片A为一打印系统单芯片，第二芯片B为一无线通信芯片，第三芯片C为一电源整合驱动芯片；或第一芯片A为一打印系统单芯片，第二芯片B为一电源整合驱动芯片，第三芯片C为一无线通信芯片，以上第一芯片A、第二芯片B及第三芯片C欲选择何种芯片进行系统级封装，是可依实际需求选用。
以及，共同封装20可为一扇出晶圆级系统级封装、一扇出面板系统级封装或一覆晶系统级封装。
请一并参阅图4～图6所示，进一步说明本案第二实施例的元件关系，其中，系统级封装装置10是包含位于共同封装20中的第一芯片A、第二芯片B与第三芯片C之间的一导线载体结构2，其中，导线载体结构2使得第一芯片A、第二芯片B及第三芯片C的一横向覆盖区域形成电性连接。其中，第一芯片A的一底面表面、第二芯片B及第三芯片C的一底面表面被布置在实质上相同的载体1基准面上。以及在第一芯片A的一底面处的一接触界面41、第二芯片B的一底面处的一接触界面42及第三芯片C的一底面处的一接触界面43连接至载体1，据此，第一芯片A、第二芯片B、第三芯片C形成一平行并排设置且形成电性连接。
于本实施例中，载体1可为一金属载体、一扇出面板或一覆晶基板的群组中的一者。
如图4、图5所示，系统级封装装置10包含布置在共同封装20中的至少三芯片，其中第一芯片A、第二芯片B及第三芯片C分别以第一垂直尺寸H1、第二垂直尺寸H2及第三垂直尺寸H3被并排布置在共同封装20中，使其不同垂直尺寸的各芯片布置于共同封装20内，其中，第三芯片C的第三垂直尺寸H3小于第二芯片B的第二垂直尺寸H2。据此，借由将第一芯片A、第二芯片B及第三芯片C先预先整合后，再以系统级封装装置10将第一芯片A、第二芯片B及第三芯片C封装置于共同封装20之内，俾能完成一次性的芯片封装技术，俾使制造成本呈现显著的降低。
请参阅图7及图8所示，其为本案第三实施例，本案是为一种系统级芯片封装技术，应用实施于打印机驱动系统的系统级封装芯片，系统级封装装置10包含设置在一共同封装20中的一第一芯片A、一第二芯片B及一第三芯片C，第一芯片A包含一第一垂直尺寸H1，第二芯片B包含一第二垂直尺寸H2，第三芯片C包含一第三垂直尺寸H3，其中第一芯片A与第二芯片B及第三芯片C垂直堆叠设置于共同封装20中。
于本实施例中，第一芯片A为一无线通信芯片，第二芯片B为一电源整合驱动芯片，第三芯片C为一打印系统单芯片；或第一芯片A为一无线通信芯片，第二芯片B为一打印系统单芯片，第三芯片C为一电源整合驱动芯片；或第一芯片A为一电源整合驱动芯片，第二芯片B为一无线通信芯片，第三芯片C为一打印系统单芯片；或第一芯片A为一电源整合驱动芯片，第二芯片B为一打印系统单芯片，第三芯片C为一无线通信芯片；或第一芯片A为一打印系统单芯片，第二芯片B为一无线通信芯片，第三芯片C为一电源整合驱动芯片；或第一芯片A为一打印系统单芯片，第二芯片B为一电源整合驱动芯片，第三芯片C为一无线通信芯片，以上第一芯片A、第二芯片B及第三芯片C欲选择何种芯片进行系统级封装，是可依实际需求选用。
以及，共同封装20可为一扇出晶圆级系统级封装、一扇出面板系统级封装或一覆晶系统级封装。
请一并参阅图7～图8所示，进一步说明本案第三实施例的元件关系，其中，系统级封装装置10是包含位于共同封装20中的第一芯片A、第二芯片B与第三芯片C之间的一导线载体结构2，其中，导线载体结构2使位于第一芯片A、第二芯片B及第三芯片C的一纵覆盖区域形成电性连接。其中，第一芯片A的一顶面处及底面处的一接触界面44、45与导线载体结构2及载体1连接，第二芯片B的一顶面处及底面处的一接触界面46、47共同与导线载体结构2连接，第三芯片C的一底面处的一接触界面48连接至导线载体结构2，据此第一芯片A、第二芯片B及第三芯片C形成一垂直堆叠设置且形成电性连接。
于本实施例中，载体1可为一金属载体、一扇出面板或一覆晶基板的群组中的一者。
如图7、图8所示，系统级封装装置10包含布置在共同封装20中的至少三芯片，其中第一芯片A、第二芯片B及第三芯片C分别以第一垂直尺寸H1、第二垂直尺寸H2及第三垂直尺寸H3被垂直堆叠设置在共同封装20中，使其不同垂直尺寸的各芯片布置于共同封装20内，其中，第三芯片C的第三垂直尺寸H3大于第二芯片B的第二垂直尺寸H2，而第二芯片B直接或间接的设置于第一芯片A，第三芯片C直接或间接的设置于第一芯片A之上。据此，借由将第一芯片A、第二芯片B及第三芯片C先预先整合后，再以系统级封装装置10将第一芯片A、第二芯片B及第三芯片C封装置于共同封装20之内，俾能完成一次性的芯片封装技术，俾使制造成本呈现显著的降低。
不论是第一实施例、第二实施例、或第三实施例，虽然三个芯片被叙述来配合图式所示的实施例，但实际使用上，可以在共同封装20内设置超过三的任何数量的芯片。
优先地，系统级封装装置10可以包含一内部重新分布结构，用于实现在系统级封装装置10的第一芯片A～第三芯片C之间的电气连接/或用在实现从外部装置或一印刷电路板到设置在共同封装20内的一或多个芯片(例如第三芯片C)，而不用直接接取系统级封装装置10的正面。内部重新分布层结构可包含至少一结构化金属(例如铜层)来实现金属线用于在电绝缘材料中做嵌入式的布线。
综上所述，本案为一种打印机驱动系统的系统级封装芯片，提供系统级封装装置10将第一芯片A、第二芯片B及第三芯片C一次性地封装于共同封装20内，有效改善已知的封装方式，避免一个芯片就执行一次封装，除此，第一芯片A、第二芯片B及第三芯片C可依实际需求选择采用无线通信芯片或电源整合驱动芯片或打印系统单芯片。如此一来，已知的封装方式是对应欲封装的芯片数量决定封装次数，而反观本案的系统级封装，是可将多个芯片进行一次性地封装，有效减少制造成本，及封装后的元件尺寸。
Claims (18)
1.一种打印机驱动系统的系统级封装芯片，适用于一打印机，包含布置在一共同封装中的一第一芯片、一第二芯片及一第三芯片；
其中该第一芯片及该第二芯片被并排布置在该共同封装中的一载体上；
其中该第三芯片被布置在该共同封装中的该第一芯片的顶部上；
其中一导线载体结构被放置该第三芯片之前形成在该第一芯片的顶部上。
2.如权利要求1所述的打印机驱动系统的系统级封装芯片，其特征在于，该导线载体结构把位于该第一芯片的一横向覆盖区域外部的至少一垂直导电结构连接到该第一芯片。
3.如权利要求2所述的打印机驱动系统的系统级封装芯片，其特征在于，该至少一垂直导电结构把该导线载体结构连接到该载体。
4.如权利要求1所述的打印机驱动系统的系统级封装芯片，其特征在于，该第一芯片的一底面表面及该第二芯片的一底面表面被布置在实质上相同的该载体的基准面上。
5.如权利要求1所述的打印机驱动系统的系统级封装芯片，其特征在于，在该第一芯片的一底面处的接触界面及在该第二芯片的一底面处的接触界面被连接到该载体。
6.如权利要求1所述的打印机驱动系统的系统级封装芯片，其特征在于，在该第三芯片的一底面处的接触界面被连接到该导线载体结构。
7.如权利要求1所述的打印机驱动系统的系统级封装芯片，其特征在于，该导线载体结构是为一共同正面重新分布层结构、一共同面板结构或一共同覆晶基板的群组中的一者。
8.如权利要求1所述的打印机驱动系统的系统级封装芯片，其特征在于，该载体是为一金属载体、一扇出面板或一覆晶基板的群组中的一者。
9.如权利要求1所述的打印机驱动系统的系统级封装芯片，其特征在于，该共同封装是为一扇出晶圆级系统级封装、一扇出面板系统级封装或一覆晶系统级封装。
10.如权利要求1所述的打印机驱动系统的系统级封装芯片，其特征在于，该载体的底面是附接外部金属球与印刷电路板连接。
11.如权利要求1所述的打印机驱动系统的系统级封装芯片，其特征在于，该第一芯片为一无线通信芯片，该第二芯片为一电源整合驱动芯片，该第三芯片为一打印系统单芯片。
12.如权利要求1所述的打印机驱动系统的系统级封装芯片，其特征在于，该第一芯片为一无线通信芯片，该第二芯片为一打印系统单芯片，该第三芯片为一电源整合驱动芯片。
13.如权利要求1所述的打印机驱动系统的系统级封装芯片，其特征在于，该第一芯片为一电源整合驱动芯片，该第二芯片为一无线通信芯片，该第三芯片为一打印系统单芯片。
14.如权利要求1所述的打印机驱动系统的系统级封装芯片，其特征在于，该第一芯片为一电源整合驱动芯片，该第二芯片为一打印系统单芯片，该第三芯片为一无线通信芯片。
15.如权利要求1所述的打印机驱动系统的系统级封装芯片，其特征在于，该第一芯片为一打印系统单芯片，该第二芯片为一无线通信芯片，该第三芯片为一电源整合驱动芯片。
16.如权利要求1所述的打印机驱动系统的系统级封装芯片，其特征在于，该第一芯片为一打印系统单芯片，该第二芯片为一电源整合驱动芯片，该第三芯片为一无线通信芯片。
17.一种打印机驱动系统的系统级封装芯片，适用于一打印机，包含布置在一共同封装中的一第一芯片、一第二芯片及一第三芯片；
其中该第一芯片、该第二芯片及该第三芯片平行、并排设置于一共同封装中。
18.一种打印机驱动系统的系统级封装芯片，适用于一打印机，包含布置在一共同封装中的一第一芯片、一第二芯片及一第三芯片；
其中该第一芯片、该第二芯片及该第三芯片以垂直、堆叠设置于一共同封装中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110014403.1A CN114725028A (zh) | 2021-01-06 | 2021-01-06 | 打印机驱动系统的系统级封装芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110014403.1A CN114725028A (zh) | 2021-01-06 | 2021-01-06 | 打印机驱动系统的系统级封装芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114725028A true CN114725028A (zh) | 2022-07-08 |
Family
ID=82234886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110014403.1A Pending CN114725028A (zh) | 2021-01-06 | 2021-01-06 | 打印机驱动系统的系统级封装芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114725028A (zh) |
-
2021
- 2021-01-06 CN CN202110014403.1A patent/CN114725028A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101885036B1 (ko) | 반도체 패키지 및 그 형성 방법 | |
| TWI608575B (zh) | 半導體元件、半導體封裝及其製造方法 | |
| US8704349B2 (en) | Integrated circuit package system with exposed interconnects | |
| US6437990B1 (en) | Multi-chip ball grid array IC packages | |
| US9123626B1 (en) | Integrated passive flip chip package | |
| US20040021139A1 (en) | Semiconductor dice having backside redistribution layer accessed using through-silicon vias, methods of fabrication and assemblies | |
| US20090283870A1 (en) | Semiconductor Device and Method of Conforming Conductive Vias Between Insulating Layers in Saw Streets | |
| US7952205B2 (en) | Injection molded soldering process and arrangement for three-dimensional structures | |
| US7666716B2 (en) | Fabrication method of semiconductor package | |
| US20210366873A1 (en) | Modular stacked silicon package assembly | |
| EP3547364B1 (en) | Semiconductor chip and semiconductor package including the same | |
| CN111524878A (zh) | 半导体封装、半导体封装堆叠及其制造方法 | |
| KR101013556B1 (ko) | 스택 패키지의 제조방법 | |
| CN113192937A (zh) | 半导体装置及其制造方法 | |
| CN117594566A (zh) | 半导体封装件 | |
| CN114725028A (zh) | 打印机驱动系统的系统级封装芯片 | |
| TWI744166B (zh) | 印表機驅動系統之系統級封裝晶片 | |
| US20070158858A1 (en) | Inter-stacking module system | |
| CN112397497A (zh) | 半导体封装件 | |
| US20240153886A1 (en) | Semiconductor package | |
| KR20050027384A (ko) | 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체 | |
| CN220627791U (zh) | 电子器件 | |
| US20230060520A1 (en) | Semiconductor package and semiconductor device | |
| CN221327718U (zh) | 半导体封装件 | |
| CN217788395U (zh) | 一种半导体封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |