CN114724596A - 读取电压设定方法、存储器存储装置及存储器控制器 - Google Patents

Abstract

本发明提供读取电压设定方法、存储器存储装置及存储器控制器。此方法包括：取得第一实体群组对应的第一老化等级，并使用对应至第一老化等级的第一读取电压读取第一实体群组包括的至少一第一实体程序化单元；判断第一实体程序化单元的预设区段中的错误比特数目是否大于错误比特数门槛值，并对错误比特数目被判定为大于错误比特数门槛值的次数进行计数而产生第一计数值；响应于第一计数值大于第一老化门槛值而将第一实体群组对应的第一老化等级更新为第二老化等级；以及使用对应至第二老化等级的第二读取电压从第一实体程序化单元读取数据。

Description

读取电压设定方法、存储器存储装置及存储器控制器

技术领域

本发明涉及一种存储器管理技术，尤其是涉及一种读取电压设定方法、存储器存储装置及存储器控制器。

背景技术

可复写式非易失性存储器模块(例如快闪存储器模块)具有数据非易失性保存、低耗电及数据存取快速等优点。可复写式非易失性存储器模块其中又以反及(NAND)型快闪存储器最为广泛使用，而依据每个存储单元可存储的比特数，反及(NAND)型快闪存储器可区分为单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器、多阶存储单元(MultiLevel Cell,MLC)NAND型快闪存储器与三阶存储单元(Trinary Level Cell,TLC)NAND型快闪存储器，其中SLC NAND型快闪存储器的每个存储单元可存储1个比特的数据(即，“1”与“0”)，MLC NAND型快闪存储器的每个存储单元可存储2个比特的数据并且TLC NAND型快闪存储器的每个存储单元可存储3个比特的数据。

在NAND型快闪储存器中，实体程序化单元是由排列在同一条字线上的数个存储单元所组成。由于SLC NAND型快闪储存器的每个存储单元可存储1个比特的数据，因此，在SLCNAND型快闪储存器中，排列在同一条字线上的数个存储单元是对应一个实体程序化单元。此外，由于TLC NAND型快闪储存器的每个存储单元可存储3个比特的数据，因此，在TLCNAND型快闪储存器中，排列在同一条字线上的数个存储单元可组成3个实体程序化单元，其中包括下实体程序化单元、中实体程序化单元和上实体程序化单元。

一般来说，以可复写式非易失性存储器模块作为存储介质的快闪存储器是以装置为单位来对可复写式非易失性存储器模块中各性质的程序化单元(例如，TLC NAND型快闪存储器的下实体程序化单元、中实体程序化单元和上实体程序化单元)分别设置一致的读取电压。然而，可复写式非易失性存储器模块所包括的每个存储器晶粒(die)的老化速度不一定相同，而位于各存储器晶粒的各个存储单元也可能因为快闪存储器运作时的写入、抹除等操作使得每个存储单元的老化速度不同，使得用于读取快闪存储器中某一个实体程序化单元的读取电压可能无法适用于读取另一实体程序化单元。

发明内容

本发明的实施例提供一种读取电压设定方法、存储器存储装置及存储器控制器，可取得符合实体程序化单元当前老化程度的读取电压，以减少读取数据的时间并提升数据读取效率。

本发明的实施例提供一种读取电压设定方法，用于存储器模块，其中所述存储器模块包括多个存储器晶粒。所述多个存储器晶粒具有多个实体抹除单元，每一所述实体抹除单元具有多个实体程序化单元。所述方法包括：将所述多个实体程序化单元基于所属的所述存储器晶粒分群为多个实体群组；取得所述多个实体群组中的第一实体群组对应的第一老化等级，并使用对应至所述第一老化等级的第一读取电压读取所述第一实体群组包括的至少一第一实体程序化单元，其中每一所述第一实体程序化单元具有一个或多个预设区段；判断所述第一实体程序化单元的所述预设区段中的错误比特数目是否大于错误比特数门槛值，并对所述错误比特数目被判定为大于所述错误比特数门槛值的次数进行计数而产生第一计数值；判断所述第一计数值是否大于第一老化门槛值，并响应于所述第一计数值大于所述第一老化门槛值而将所述第一实体群组对应的所述第一老化等级更新为第二老化等级；以及在所述第一实体群组被更新为对应至所述第二老化等级之后，使用对应至所述第二老化等级的第二读取电压从所述第一实体程序化单元读取数据。

本发明的实施例还提供一种存储器存储装置，包括连接接口、存储器模块以及存储器控制器。所述连接接口用以连接主机系统。所述存储器模块包括多个存储器晶粒，所述多个存储器晶粒具有多个实体抹除单元，每一所述实体抹除单元具有多个实体程序化单元。所述存储器控制器连接所述连接接口与所述存储器模块。其中所述存储器控制器用以将所述多个实体程序化单元基于所属的所述存储器晶粒分群为多个实体群组。所述存储器控制器还用以取得所述多个实体群组中的第一实体群组对应的第一老化等级，并使用对应至所述第一老化等级的第一读取电压读取所述第一实体群组包括的至少一第一实体程序化单元，其中每一所述第一实体程序化单元具有一个或多个预设区段。所述存储器控制器还用以判断所述第一实体程序化单元的所述预设区段中的错误比特数目是否大于错误比特数门槛值，并对所述错误比特数目被判定为大于所述错误比特数门槛值的次数进行计数而产生第一计数值。所述存储器控制器还用以判断所述第一计数值是否大于第一老化门槛值，并响应于所述第一计数值大于所述第一老化门槛值而将所述第一实体群组对应的所述第一老化等级更新为第二老化等级。并且，所述存储器控制器还用以在所述第一实体群组被更新为对应至所述第二老化等级之后，使用对应至所述第二老化等级的第二读取电压从所述第一实体程序化单元读取数据。

本发明的实施例还提供一种存储器控制器，包括主机接口、存储器接口、错误检查与校正电路以及存储器控制电路。所述主机接口用以连接主机系统。所述存储器接口用以连接存储器模块，其中所述存储器模块包括多个存储器晶粒，所述多个存储器晶粒具有多个实体抹除单元，每一所述实体抹除单元具有多个实体程序化单元。所述存储器控制电路连接所述主机接口、所述存储器接口与所述错误检查与校正电路。其中所述存储器控制电路用以将所述多个实体程序化单元基于所属的所述存储器晶粒分群为多个实体群组。所述存储器控制电路还用以取得所述多个实体群组中的第一实体群组对应的第一老化等级，并使用对应至所述第一老化等级的第一读取电压读取所述第一实体群组包括的至少一第一实体程序化单元，其中每一所述第一实体程序化单元具有一个或多个预设区段。所述存储器控制电路还用以判断所述第一实体程序化单元的所述预设区段中的错误比特数目是否大于错误比特数门槛值，并对所述错误比特数目被判定为大于所述错误比特数门槛值的次数进行计数而产生第一计数值。所述存储器控制电路还用以判断所述第一计数值是否大于第一老化门槛值，并响应于所述第一计数值大于所述第一老化门槛值而将所述第一实体群组对应的所述第一老化等级更新为第二老化等级。并且，所述存储器控制电路还用以在所述第一实体群组被更新为对应至所述第二老化等级之后，使用对应至所述第二老化等级的第二读取电压从所述第一实体程序化单元读取数据。

基于上述，本实施例可针对每个群组不同的老化程度来决定适合各个群组当前老化程度的读取电压，从而减少读取数据的时间。

附图说明

图1是根据本发明的一实施例所示出的存储器存储装置的示意图；

图2是根据本发明的一实施例所示出的存储器控制器的示意图；

图3是根据本发明的一实施例所示出的管理存储器模块的示意图；

图4是根据本发明的一实施例所示出的TLC NAND型快闪储存器的存储器模块的范例；

图5是根据本发明的一实施例所示出的读取电压设定方法的流程图；

图6是根据本发明的一实施例所示出的预设区段的示意图。

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

图1是根据本发明的一实施例所示出的存储器存储装置的示意图。请参照图1，存储器存储系统10包括主机系统11与存储器存储装置12。主机系统11可为任意型态的计算机系统。例如。主机系统11可为笔记本计算机、台式计算机、智能手机、平板计算机、工业计算机等。存储器存储装置12用以存储来自主机系统11的数据。例如，存储器存储装置12可包括固态硬盘、U盘或其他类型的非易失性存储装置。主机系统11可经由串行先进技术总线附属(Serial Advanced Technology Attachment,SATA)接口、外设部件互连快速(PeripheralComponent Interconnect Express,PCI Express)、通用串行总线(Universal SerialBus,USB)或其他类型的连接接口电性连接至存储器存储装置12。因此，主机系统11可将数据存储至存储器存储装置12和/或从存储器存储装置12读取数据。

存储器存储装置12可包括连接接口121、存储器模块122及存储器控制器123。连接接口121用以将存储器存储装置12连接至主机系统11。例如，连接接口121可支援SATA、PCIExpress或USB等连接接口标准。存储器存储装置12可经由连接接口121与主机系统11通信。

存储器模块122用以存储数据。存储器模块122可包括可复写式非易失性存储器模块。存储器模块122包括存储单元阵列。存储器模块122中的存储单元是以电压的形式来存储数据。例如，存储器模块122可包括单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块、多阶存储单元(Multi Level Cell,MLC)NAND型快闪存储器模块、三阶存储单元(Triple Level Cell，TLC)NAND型快闪存储器模块、四阶存储单元(Quad Level Cell，QLC)NAND型快闪存储器模块、三维NAND型快闪存储器模块(3D NAND flash memorymodule)(可具有多个三阶或四阶存储单元)或其他具有相似特性的存储器模块。存储器模块122中的存储单元是以阵列的方式设置。

存储器控制器123连接至连接接口121与存储器模块122。存储器控制器123可用以控制存储器存储装置12。例如，存储器控制器123可控制连接接口121与存储器模块122以进行数据存取与数据管理。例如，存储器控制器123可包括中央处理单元(CPU)、图形处理单元(GPU)，或是其他可编程的一般用途或特殊用途的微处理器、数字信号处理器(DigitalSignal Processor,DSP)、可编程控制器、专用集成电路(Application SpecificIntegrated Circuits,ASIC)、可编程逻辑器件(Programmable Logic Device,PLD)或其他类似装置或这些装置的组合。

在一实施例中，存储器控制器123亦称为快闪存储器控制器。在一实施例中，存储器模块122亦称为快闪存储器模块。存储器模块122可接收来自存储器控制器123的指令序列并根据此指令序列存取存储于存储单元中的数据。

图2是根据本发明的一实施例所示出的存储器控制器的示意图。请参照图1与图2，存储器控制器123包括主机接口21、存储器接口22、存储器控制电路23与错误检查与校正电路24。主机接口21用以经由连接接口121连接至主机系统11，以与主机系统11通信。存储器接口22用以连接至存储器模块122，以与存储器模块122通信。

存储器控制电路23连接至主机接口21与存储器接口22。存储器控制电路23可经由主机接口21与主机系统11沟通并经由存储器接口22存取至存储器模块122。存储器控制电路23也可视为存储器控制器123的控制核心，其具有多个控制指令，在存储器存储装置12运作时这些控制指令会被执行以实现数据的写入、读取、抹除等运作。在不同实施例中，存储器控制电路23的控制指令可以是以固件形式、代码形式或硬件形式来实作，本发明不在此限制。在以下实施例中，对于存储器控制电路23的说明等同于对于存储器控制器123的说明。此外，存储器控制电路23还可包括一或多个缓冲存储器，其用以暂存数据。

错误检查与校正电路24电性连接至存储器控制电路23，并且用以执行错误检查与校正程序来确保数据的正确性。当存储器控制电路23从主机系统11接收到写入指令时，错误检查与校正电路24会为此写入指令对应的数据产生错误检查与校正码(Error Checkingand Correcting Code，ECC Code)，并且存储器控制电路23会将数据与对应的错误检查与校正码写入至存储器模块122中。而当存储器控制电路23从存储器模块122中读取数据时，会同时读取错误检查与校正码。并且存储器控制电路23会依据读取出的错误检查与校正码对所读取的数据执行错误检查与校正程序。

图3是根据本发明的一实施例所示出的管理存储器模块的示意图。

请参照图1与图3，存储器模块122包括多个实体程序化单元，例如图3示出的实体单元301(0)～301(C)。存储器模块122是以实体程序化单元为基础来进行管理，每一个实体程序化单元都包括多个存储单元且用以非易失性地存储数据。多个实体程序化单元可组成一个实体抹除单元(例如，实体区块)。一个实体抹除单元中的多个实体程序化单元(或存储单元)可被同时抹除。此外，存储器控制电路23可配置多个逻辑单元311(0)～311(D)来映射至少部分的实体程序化单元。例如，一个逻辑单元可由一或多个逻辑地址组成。逻辑单元与实体程序化单元之间的映射关系则可记载于逻辑至实体映射表中。

在一实施例中，存储器模块逻辑地区分为数据区310、闲置区320与系统区330。逻辑上属于数据区310的实体单元301(1)～301(A)存储有来自主机系统11的数据(亦称为使用者数据)。数据区310中的实体程序化单元被抹除后就会被关连至闲置区320。换言之，闲置区320中的实体单元301(A+1)～301(B)都已被抹除且未存储有效数据。其中，闲置区320中的多个实体程序化单元可组成一个闲置实体抹除单元。

逻辑上属于系统区330的实体单元301(B+1)～301(C)是用以记录系统数据。例如，系统数据包括关于存储器模块的制造商与型号、存储器模块的实体抹除单元数、每一实体抹除单元的实体程序化单元数等。特别是，数据区310、闲置区320与系统区330的实体程序化单元的数量会根据不同的存储器规格而有所不同。

在一个存储单元可以存储多个比特(例如，MLC或TLC NAND型快闪储存器)的实施例中，属于同一条字线(或同一个字线层)的实体程序化单元至少可被分类为下实体程序化单元与上实体程序化单元。例如，在MLC NAND型快闪储存器中，一存储单元的最低有效位(Least Significant Bit，LSB)是属于下实体程序化单元，并且此存储单元的最高有效位(Most Significant Bit，MSB)是属于上实体程序化单元。下实体程序化单元的可靠度一般会高于上实体程序化单元的可靠度。在一范例实施例中，下实体程序化单元亦称为快页(fast page)，而上实体程序化单元亦称为慢页(slow page)。换言之，以MLC NAND型快闪储存器为例，在MLC NAND型快闪储存器中，排列在同一条字线上的数个存储单元可组成2个实体程序化单元，其中包括由存储单元的最低有效位(亦称为，第一有效位)所组成的下实体程序化单元和由存储单元的最高有效位(亦称为，第二有效位)所组成的上实体程序化单元。

此外，在TLC NAND型快闪储存器中，一存储单元的最低有效位(LeastSignificant Bit，LSB)是属于下实体程序化单元，此存储单元的中间有效位(CenterSignificant Bit，CSB)是属于中实体程序化单元，并且此存储单元的最高有效位(MostSignificant Bit，MSB)是属于上实体程序化单元。

图4是根据本发明的一实施例所示出的TLC NAND型快闪储存器的存储器模块的范例。需先说明的是，以下实施例是以TLC NAND型快闪储存器的架构为基础进行说明，但本领域技术人员应可将本实施例的技术调整实施在SLC NAND型快闪储存器、MLC NAND型快闪储存器、QLC NAND型快闪储存器或其他具有可存储更多比特数据的存储单元的快闪储存器。

在本实施例中，由于TLC NAND型快闪储存器的每个存储单元可存储3个比特的数据，因此，在TLC NAND型快闪储存器中，排列在同一条字线上的数个存储单元可组成3个实体程序化单元，其中包括由存储单元的最低有效位(亦称为，第一有效位)所组成的下实体程序化单元、由存储单元的中间有效位(亦称为，第三有效位)所组成的中实体程序化单元和由存储单元的最高有效位(亦称为，第二有效位)所组成的上实体程序化单元。请参照图4，存储器模块122包括存储器晶粒D(0)～D(3)，然而本发明不限制存储器晶粒的个数。每个存储器晶粒分别包括下实体程序化单元L0～Ln、中实体程序化单元M0～Mn与上实体程序化单元U0～Un。

需注意的是，虽然第一有效位为“最低有效位”，然而在其他实施例中，第一有效位也可以是“中间有效位”或“最高有效位”。类似地，在本实施例中，虽然第三有效位为“中间有效位”，然而在其他实施例中，第三有效位也可以是“最高有效位”或“最低有效位”。类似地，在本实施例中，虽然第二有效位为“最高有效位”，然而在其他实施例中，第二有效位也可以是“最低有效”或“中间有效位”。

一般来说，存储器存储装置12是以装置为单位来对存储器模块122中每个记忆体晶粒的下实体程序化单元L0～Ln、中实体程序化单元M0～Mn与上实体程序化单元U0～Un分别设置一致的读取电压。举例来说，存储器控制电路23会使用相同的读取电压对存储器晶粒D(0)～D(3)的下实体程序化单元L0～Ln进行读取操作，使用相同的读取电压对存储器晶粒D(0)～D(3)的中实体程序化单元M0～Mn进行读取操作，并使用相同的读取电压对存储器晶粒D(0)～D(3)的上实体程序化单元U0～Un进行读取操作。然而，存储器模块122中所包括的每个存储器晶粒的老化速度不一定相同，而位于各存储器晶粒的各个存储单元也可能因为快闪存储器运作时的写入、抹除等操作使得每个存储单元的老化速度不同，使得用于读取存储器模块122中某一个实体程序化单元的读取电压可能无法适用于读取另一实体程序化单元。

基于此，本发明提供的读取电压设定方法，可设定适合的读取电压来对各个实体程序化单元进行读取操作。图5是根据本发明的一实施例所示出的读取电压设定方法的流程图。请参照图5，本实施例的方法适用于上述实施例中的存储器存储装置12，以下即搭配存储器存储装置12中的各项元件说明本实施例的详细步骤。值得注意的是，图5中各步骤可以是作为多个代码或是电路，本发明不加以限制。此外，图5的方法可以搭配以下范例实施例使用，也可以单独使用，本发明不加以限制。

于步骤S502，存储器控制电路23可将多个实体程序化单元基于所属的存储器晶粒分群为多个实体群组。具体来说，存储器控制电路23可将由同一有效位组成的实体程序化单元基于所属的存储器晶粒分群为多个实体群组。例如，存储器控制电路23会将属于同一存储器晶粒且由同一有效位组成的实体程序化单元组成为一个实体群组，但本发明不在此限制组成方式。

举例来说，请参照图4示出的存储器模块122，存储器晶粒D(0)的上实体程序化单元U0～Un、中实体程序化单元M0～Mn和下实体程序化单元L0～Ln分别组成实体群组401、402和403。另外，存储器晶粒D(1)的上实体程序化单元U0～Un、中实体程序化单元M0～Mn和下实体程序化单元L0～Ln分别组成实体群组411、412和413；存储器晶粒D(2)的上实体程序化单元U0～Un、中实体程序化单元M0～Mn和下实体程序化单元L0～Ln分别组成实体群组421、422和423；存储器晶粒D(3)的上实体程序化单元U0～Un、中实体程序化单元M0～Mn和下实体程序化单元L0～Ln分别组成实体群组431、432和433。

于步骤S504，存储器控制电路23可取得多个实体群组中的第一实体群组对应的第一老化等级，并使用对应至第一老化等级的第一读取电压读取第一实体群组包括的至少一第一实体程序化单元，其中每一第一实体程序化单元具有一个或多个预设区段。具体来说，存储器控制电路23可通过查询读取电压查找表以取得对应至第一老化等级的读取电压作为第一读取电压，此读取电压查找表记录多个老化等级以及对应至每一个老化等级的读取电压。

在本实施例中，一个老化等级会对应至一个读取电压。例如，第一老化等级可对应至第一读取电压，第二老化等级可对应至第二读取电压，并且第n等级可对应至第n读取电压。对应于实体群组的老化变化程度，读取实体群组中实体程序化单元的读取电压会在第一读取电压至第n读取电压之间被更新。若当前实体群组对应至第m老化等级(m例如是0至n之间的整数)，则当前存储器控制电路23会使用对应至第m老化等级的第m读取电压读取当前实体群组中的实体程序化单元。

进一步，在本实施例中，还提出一读取电压查找表，其存储有记录存储器晶粒的老化等级与对应至老化等级的读取电压。具体地，对应至各老化等级的读取电压可通过对存储器晶粒D(0)～D(n)的事先测试与分析而决定，并记录存储器晶粒D(0)～D(n)的老化等级与对应至老化等级的读取电压于读取电压查找表中。此读取电压查找表可保存于存储器模块122或存储器控制电路23的缓冲存储器之中，本发明不在此限制。具体而言，使用预设读取电压读取存储器晶粒中的实体程序化单元，并取得每个实体程序化单元的预设区段中的错误比特数目。此预设区段是错误检查与校正电路24设定用来保护实体程序化单元中特定长度的存储数据的单位，本发明不在此限制预设区段的大小。

如上所述，错误检查与校正电路24会被配置来验证存储器模块122中存储的数据是否正确。一般来说，在执行错误检查与校正程序时，无论是编码或解码步骤，错误检查与校正电路24都需要知道要保护的数据长度才能计算出正确的特征码，以检查出正确的错误位置。在本实施例中，当存储器控制电路23接收到数据时，存储器控制电路23会先将数据分割为多个码框(frame)。之后，错误检查与校正电路24再产生各码框对应的错误检查与校正码，以将这些码框与其各自对应的错误检查与校正码分别编码形成为错误检查与校正框。错误检查与校正框的大小是依据存储器模块122的规格书来决定的，也就是每个单位必须保护多少个比特。例如，错误检查与校正框为512bytes，保护12个比特。但必须了解的是，错误检查与校正框的大小亦可以是1K bytes或2K bytes等，本发明不在此限制。值得一提的是，每个实体程序化单元的大小会至少大于一个错误检查与校正框的大小，以使得存储在实体程序化单元的数据，可以以错误检查与校正框的大小为单位来受到错误检查与校正电路24的保护。而错误检查与校正框在本发明的范例实施例中，只是一个用来设定检查每个实体程式化单元的错误比特数目的预设区段的大小的例子，本发明不限于此。

进一步，可依据每个实体程式化单元的预设区段中的错误比特数目大于一预设门槛值的次数(或依据数据持续写入的时间)来将多个实体程式化单元区分为不同老化等级。例如，将多个实体程式化单元区分为老中青三个老化等级。并且，记录可正确读取每个老化等级的实体程序化单元中存储的数据的读取电压。接着，各个老化等级对应的读取电压可依据所记录的读取电压而制定并存储。

在一实施例中，可进一步将由同一有效位组成的实体程序化单元分组至同一群组中进行测试。以TLC NAND型快闪储存器为例，将存储器晶粒中的上实体程序化单元组成同一群组，并将此群组中包括的上实体程序化单元依据每个上实体程式化单元的预设区段中的错误比特数目大于一预设门槛值的次数来将这些上实体程式化单元区分为不同老化等级。接着，记录可正确读取每个老化等级的上实体程序化单元中存储的数据的读取电压，且各个老化等级对应的读取电压可依据所记录的读取电压而制定并存储。中实体程序化单元和下实体程序化单元的测试方式可参照前述，于此不再赘述。例如，参照下表1，多个上实体程序化单元、多个中实体程序化单元和多个下实体程序化单元可被分别区分为老化等级0、老化等级1和老化等级2等三个老化等级。在本实施例中，属于老化等级0的实体程序化单元的老化程度比属于老化等级1的实体程序化单元低，属于老化等级1的实体程序化单元的老化程度比属于老化等级2的实体程序化单元低。

下表1为读取电压查找表的范例。经过实验之后，对应至老化等级的读取电压可被制定并存储，如下表1示出的读取电压V0～V8。值得注意的是，所制定的读取电压为适合读取该老化程度的实体程序化单元的电压。参照下表1可知，可分别记录上实体程序化单元、中实体程序化单元和下实体程序化单元对应至不同老化等级的读取电压。在一实施例中，老化等级0亦称为初始老化等级，并且老化等级0对应的读取电压亦称为初始读取电压。

表1

	上实体程序化单元	中实体程序化单元	下实体程序化单元
				老化等级0	V0	V3	V6
老化等级1	V1	V4	V7
				老化等级2	V2	V5	V8

在本实施例中，当需要取得用于读取某一有效位所组成的实体程序化单元(例如，由第一有效位所组成的第一实体程序化单元)的读取电压时，存储器控制电路23可查询读取电压查找表中关联于第一实体程序化单元的栏位，以取得关联于第一实体程序化单元的栏位中对应至特定老化等级的读取电压来进行读取操作。此读取电压查找表中记录有关联于由不同有效位所组成的多个实体程序化单元的多个老化等级以及对应至每一个老化等级的读取电压。

于步骤S506，存储器控制电路23可判断第一实体程序化单元的预设区段中的错误比特数目是否大于错误比特数门槛值，并对错误比特数目被判定为大于错误比特数门槛值的次数进行计数而产生第一计数值。

在本实施例中，在存储器存储装置12运作时，存储器控制电路23会计数每个实体群组中实体程序化单元的预设区段中的错误比特数目大于一预设门槛值的次数。例如，在本实施例中，错误检查与校正电路24最大的保护能力为12个比特。因此当预设区段所发生的错误比特数目大于12时，错误检查与校正电路24将无法校正预设区段内的错误数据，导致存储于此预设区段内的数据不能正常读取。基此，存储器控制电路23会记录实体群组包括的实体程序化单元的预设区段中的错误比特数目超过系统预先定义的错误比特数门槛值的次数，以产生第一计数值。例如，系统预先定义的错误比特数门槛值为9。此系统预先定义的错误比特数门槛值可以是在出厂时定义，或是出厂后由固件或软件设定。值得注意的是，此错误比特数门槛值不超过错误检查与校正电路24最大保护能力。在本实施例中，一个实体群组会对应至一个第一计数值，此对应关系可记录于一个错误次数查找表中。

图6是根据本发明的一实施例所示出的预设区段的示意图。请参照图6，在本实施例中，实体群组401中的上实体程序化单元U0的大小为2K bytes(2048bytes)，可存储4个预设区段的数据，分别为第一预设区段61、第二预设区段62、第三预设区段63和第四预设区段64。其中每个预设区段的大小为512bytes。再者，上实体程序化单元U1类似于上实体程序化单元U0，可存储4个预设区段的数据，分别为第一预设区段65、第二预设区段66、第三预设区段67和第四预设区段68。在存储器存储装置12运作的过程中，存储器控制电路23会持续侦测每个预设区段发生的错误比特数目，并在某个预设区段发生的错误比特数目大于预设门槛值时更新此预设区段对应的实体群组所对应的第一计数值。

请同时参照图6与上表1，假设实体群组401目前的老化等级对应至上表1的老化等级0，因此存储器控制电路23会使用对应至老化等级0的读取电压V0来读取实体群组401中包括的实体程序化单元。在本实施例中，当存储器控制电路23使用对应至老化等级0的读取电压V0来读取实体程序化单元U0时，若第一预设区段61的错误比特数目大于错误比特数门槛值(例如为9)，存储器控制电路23会将对应至实体群组401的第一计数值更新为1。接着，若存储器控制电路23使用对应至老化等级0的读取电压V0读取实体程序化单元U0时，第二预设区段62的错误比特数目大于错误比特数门槛值，存储器控制电路23可再将对应至实体群组401的第一计数值更新为2，以此类推。

于步骤S508，存储器控制电路23可判断第一计数值是否大于老化门槛值，并响应于第一计数值大于老化门槛值而将第一实体群组对应的第一老化等级更新为第二老化等级。此第一计数值可藉由查询错误次数查找表来取得。下表2为错误次数查找表的范例。

表2

实体群组	计数值
		401	1

参照上表1的范例，实体群组401对应的第一计数值为1，表示存储器控制电路23判定实体群组401包括的实体程序化单元的预设区段中的错误比特数目超过错误比特数门槛值的次数为一次。存储器控制电路23可查找表1来取得实体群组401对应的第一计数值，而取得的第一计数值为1。

于步骤S510，存储器控制电路23可在第一实体群组被更新为对应至第二老化等级之后，使用对应至第二老化等级的第二读取电压从第一实体程序化单元读取数据。

具体来说，实体群组对应的第一计数值会随着实体程序化单元的老化而持续累积。当第一计数值累积到一定程度时，表示此实体程序化单元的老化程度已经进入到下一个等级，而需要使用另外一个适当的读取电压才能正确地读取此实体程序化单元中的数据。因此，在本实施例中，存储器控制电路23可判断第一计数值是否大于一老化门槛值，本发明不在此限制老化门槛值的大小。当存储器控制电路23判定第一计数值大于老化门槛值时，可将实体群组对应的老化等级更新为下一个对应至更高老化程度的老化等级。

接续前例，请同时参照图6与上表1，假设实体群组401目前的老化等级对应至上表1的老化等级0。当存储器控制电路23判定对应至实体群组401的第一计数值大于第一老化门槛值时，可依照分级规则将实体群组401的老化等级0更新为老化等级1。存储器控制电路23可在实体群组401被更新为对应至老化等级1之后，使用对应至老化等级1的读取电压V1从实体群组401中的实体程序化单元(例如，实体程序化单元U0)读取数据。在本实施例中，实体群组401的第一计数值会在存储器存储装置12运作时持续累积，当存储器控制电路23判定对应至实体群组401的第一计数值大于第二老化门槛值时，可依照分级规则将实体群组401的老化等级1更新为老化等级2。在本实施中，此第二老化门槛值大于上述第一老化门槛值。存储器控制电路23可在实体群组401被更新为对应至老化等级2之后，使用对应至老化等级2的读取电压V2从实体群组401中的实体程序化单元(例如，实体程序化单元U0)读取数据。应注意的是，本发明并不限于上述老化等级的分级方式，本领域人员当可经由上述范例实施例的启示，自行设计划分为更多等级的规则。

综上所述，本实施例提供的读取电压设定方法、存储器存储装置及存储器控制器，可将多个实体程序化单元基于其所属的存储器晶粒进行分群，并且依据各个群组的发生错误比特数目被判定为大于错误比特数门槛值的次数来决定群组对应的老化等级。如此一来，本实施例可针对每个群组不同的老化程度来决定适合各个群组当前老化程度的读取电压，从而减少读取数据的时间。此外，还可将多个实体程序化单元基于组成该些实体程序化单元的有效位进行分群，使得具有相同特性的实体程序化单元群组在一起。因此，由相同有效位组成的实体程序化单元的群组，可依据该有效位对照的老化分级和此老化分级对应的读取电压来决定适合该群组当前老化程度的读取电压，从而决定更符合当前老化程度的读取电压，以减少读取数据的时间并提升数据读取效率。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (18)

1.一种读取电压设定方法，用于存储器模块，其中所述存储器模块包括多个存储器晶粒，所述多个存储器晶粒具有多个实体抹除单元，每一所述实体抹除单元具有多个实体程序化单元，所述方法包括：

将所述多个实体程序化单元基于所属的所述存储器晶粒分群为多个实体群组；

取得所述多个实体群组中的第一实体群组对应的第一老化等级，并使用对应至所述第一老化等级的第一读取电压读取所述第一实体群组包括的至少一第一实体程序化单元，其中每一所述第一实体程序化单元具有一个或多个预设区段；

判断所述第一实体程序化单元的所述预设区段中的错误比特数目是否大于错误比特数门槛值，并对所述错误比特数目被判定为大于所述错误比特数门槛值的次数进行计数而产生第一计数值；

判断所述第一计数值是否大于第一老化门槛值，并响应于所述第一计数值大于所述第一老化门槛值而将所述第一实体群组对应的所述第一老化等级更新为第二老化等级；以及

在所述第一实体群组被更新为对应至所述第二老化等级之后，使用对应至所述第二老化等级的第二读取电压从所述第一实体程序化单元读取数据。

2.根据权利要求1所述的读取电压设定方法，其特征在于，使用对应至所述第一老化等级的所述第一读取电压读取所述第一实体群组包括的所述至少一第一实体程序化单元的步骤包括：

查询读取电压查找表以取得对应至所述第一老化等级的读取电压作为所述第一读取电压，其中所述读取电压查找表记录多个老化等级以及对应至每一个所述老化等级的读取电压。

3.根据权利要求1所述的读取电压设定方法，其特征在于，所述存储器模块具有多个存储单元，所述多个存储单元中的每一个存储单元具有第一有效位，所述存储单元组成所述至少一第一实体程序化单元，

其中将所述多个实体程序化单元基于所属的所述存储器晶粒分群为所述多个实体群组的步骤包括：

将属于同一所述存储器晶粒且由所述第一有效位所组成的所述至少一第一实体程序化单元组成所述第一实体群组。

4.根据权利要求3所述的读取电压设定方法，其特征在于，使用对应至所述第一老化等级的所述第一读取电压读取所述第一实体群组包括的所述至少一第一实体程序化单元的步骤包括：

查询读取电压查找表中关联于所述第一实体程序化单元的栏位，以取得关联于所述第一实体程序化单元的栏位中对应至所述第一老化等级的读取电压作为所述第一读取电压，其中所述读取电压查找表记录关联于由不同有效位所组成的所述多个实体程序化单元的多个老化等级以及对应至每一个所述老化等级的读取电压。

5.根据权利要求1所述的读取电压设定方法，其特征在于，所述方法还包括：

记录所述第一实体群组与对应至所述第一实体群组的所述第一计数值于错误次数查找表中。

6.根据权利要求1所述的读取电压设定方法，其特征在于，所述方法还包括：

判断所述第一计数值是否大于第二老化门槛值，并响应于所述第一计数值大于所述第二老化门槛值而将所述第一实体群组对应的所述第二老化等级更新为第三老化等级，其中所述第二老化门槛值大于所述第一老化门槛值。

7.一种存储器存储装置，其特征在于，包括：

连接接口，用以连接主机系统；

存储器模块，包括多个存储器晶粒，所述多个存储器晶粒具有多个实体抹除单元，每一所述实体抹除单元具有多个实体程序化单元；以及

存储器控制器，连接所述连接接口与所述存储器模块，

其中所述存储器控制器用以将所述多个实体程序化单元基于所属的所述存储器晶粒分群为多个实体群组，

所述存储器控制器还用以取得所述多个实体群组中的第一实体群组对应的第一老化等级，并使用对应至所述第一老化等级的第一读取电压读取所述第一实体群组包括的至少一第一实体程序化单元，其中每一所述第一实体程序化单元具有一个或多个预设区段，

所述存储器控制器还用以判断所述第一实体程序化单元的所述预设区段中的错误比特数目是否大于错误比特数门槛值，并对所述错误比特数目被判定为大于所述错误比特数门槛值的次数进行计数而产生第一计数值，

所述存储器控制器还用以判断所述第一计数值是否大于第一老化门槛值，并响应于所述第一计数值大于所述第一老化门槛值而将所述第一实体群组对应的所述第一老化等级更新为第二老化等级，并且

所述存储器控制器还用以在所述第一实体群组被更新为对应至所述第二老化等级之后，使用对应至所述第二老化等级的第二读取电压从所述第一实体程序化单元读取数据。

8.根据权利要求7所述的存储器存储装置，其特征在于，所述存储器控制器还用以查询读取电压查找表以取得对应至所述第一老化等级的读取电压作为所述第一读取电压，其中所述读取电压查找表记录多个老化等级以及对应至每一个所述老化等级的读取电压。

9.根据权利要求7所述的存储器存储装置，其特征在于，所述存储器模块具有多个存储单元，所述多个存储单元中的每一个存储单元具有第一有效位，所述存储单元组成所述至少一第一实体程序化单元，

其中所述存储器控制器还用以将属于同一所述存储器晶粒且由所述第一有效位所组成的所述至少一第一实体程序化单元组成所述第一实体群组。

10.根据权利要求9所述的存储器存储装置，其特征在于，所述存储器控制器还用以查询读取电压查找表中关联于所述第一实体程序化单元的栏位，以取得关联于所述第一实体程序化单元的栏位中对应至所述第一老化等级的读取电压作为所述第一读取电压，其中所述读取电压查找表记录关联于由不同有效位所组成的所述多个实体程序化单元的多个老化等级以及对应至每一个所述老化等级的读取电压。

11.根据权利要求7所述的存储器存储装置，其特征在于，所述存储器控制器还用以记录所述第一实体群组与对应至所述第一实体群组的所述第一计数值于错误次数查找表中。

12.根据权利要求7所述的存储器存储装置，其特征在于，所述存储器控制器还用以判断所述第一计数值是否大于第二老化门槛值，并响应于所述第一计数值大于所述第二老化门槛值而将所述第一实体群组对应的所述第二老化等级更新为第三老化等级，其中所述第二老化门槛值大于所述第一老化门槛值。

13.一种存储器控制器，其特征在于，包括：

主机接口，用以连接主机系统；

存储器接口，用以连接存储器模块，其中所述存储器模块包括多个存储器晶粒，所述多个存储器晶粒具有多个实体抹除单元，每一所述实体抹除单元具有多个实体程序化单元；

错误检查与校正电路；以及

存储器控制电路，连接所述主机接口、所述存储器接口与所述错误检查与校正电路，

其中所述存储器控制电路用以将所述多个实体程序化单元基于所属的所述存储器晶粒分群为多个实体群组，

所述存储器控制电路还用以取得所述多个实体群组中的第一实体群组对应的第一老化等级，并使用对应至所述第一老化等级的第一读取电压读取所述第一实体群组包括的至少一第一实体程序化单元，其中每一所述第一实体程序化单元具有一个或多个预设区段，

所述存储器控制电路还用以判断所述第一实体程序化单元的所述预设区段中的错误比特数目是否大于错误比特数门槛值，并对所述错误比特数目被判定为大于所述错误比特数门槛值的次数进行计数而产生第一计数值，

所述存储器控制电路还用以判断所述第一计数值是否大于第一老化门槛值，并响应于所述第一计数值大于所述第一老化门槛值而将所述第一实体群组对应的所述第一老化等级更新为第二老化等级，并且

所述存储器控制电路还用以在所述第一实体群组被更新为对应至所述第二老化等级之后，使用对应至所述第二老化等级的第二读取电压从所述第一实体程序化单元读取数据。

14.根据权利要求13所述的存储器控制器，其特征在于，所述存储器控制电路还用以查询读取电压查找表以取得对应至所述第一老化等级的读取电压作为所述第一读取电压，其中所述读取电压查找表记录多个老化等级以及对应至每一个所述老化等级的读取电压。

15.根据权利要求13所述的存储器控制器，其特征在于，所述存储器模块具有多个存储单元，所述多个存储单元中的每一个存储单元具有第一有效位，所述存储单元组成所述至少一第一实体程序化单元，

其中所述存储器控制电路还用以将属于同一所述存储器晶粒且由所述第一有效位所组成的所述至少一第一实体程序化单元组成所述第一实体群组。

16.根据权利要求15所述的存储器控制器，其特征在于，所述存储器控制电路还用以查询读取电压查找表中关联于所述第一实体程序化单元的栏位，以取得关联于所述第一实体程序化单元的栏位中对应至所述第一老化等级的读取电压作为所述第一读取电压，其中所述读取电压查找表记录关联于由不同有效位所组成的所述多个实体程序化单元的多个老化等级以及对应至每一个所述老化等级的读取电压。

17.根据权利要求13所述的存储器控制器，其特征在于，所述存储器控制电路还用以记录所述第一实体群组与对应至所述第一实体群组的所述第一计数值于错误次数查找表中。

18.根据权利要求13所述的存储器控制器，其特征在于，所述存储器控制电路还用以判断所述第一计数值是否大于第二老化门槛值，并响应于所述第一计数值大于所述第二老化门槛值而将所述第一实体群组对应的所述第二老化等级更新为第三老化等级，其中所述第二老化门槛值大于所述第一老化门槛值。

Images