CN114709180A - 三维扇出型封装结构及其制作方法 - Google Patents

三维扇出型封装结构及其制作方法 Download PDF

Info

Publication number
CN114709180A
CN114709180A CN202210344662.5A CN202210344662A CN114709180A CN 114709180 A CN114709180 A CN 114709180A CN 202210344662 A CN202210344662 A CN 202210344662A CN 114709180 A CN114709180 A CN 114709180A
Authority
CN
China
Prior art keywords
chip
metal
electrically connected
layer
dimensional fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210344662.5A
Other languages
English (en)
Inventor
王森民
白胜清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yongsi Semiconductor Ningbo Co ltd
Original Assignee
Yongsi Semiconductor Ningbo Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yongsi Semiconductor Ningbo Co ltd filed Critical Yongsi Semiconductor Ningbo Co ltd
Priority to CN202210344662.5A priority Critical patent/CN114709180A/zh
Publication of CN114709180A publication Critical patent/CN114709180A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种三维扇出型封装结构及其制作方法，涉及半导体封装技术领域。该三维扇出型封装结构包括具有第一表面和第二表面的功能芯片，第一表面上具有芯片焊盘，芯片焊盘上设置有第一金属柱；围设于功能芯片的外周的多个第二金属柱，第二金属柱与第一金属柱电连接；包覆功能芯片、第一金属柱和第二金属柱的塑封体；设于塑封体一侧且与第二金属柱电连接的第一重布线层，第一重布线层上设有多个呈矩阵排布的打线焊盘；设于塑封体另一侧且与第二金属柱电连接的第二重布线层，第二重布线层上设有多个呈矩阵排布的第一锡球。该三维扇出型封装结构能够提高单位面积的讯号连接点密度。

Description

三维扇出型封装结构及其制作方法
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种三维扇出型封装结构及其制作方法。
背景技术
半导体工业通过持续减小最小特征尺寸来继续提高各种各样电子元件的整合密度，使得在给定的面积下可以集成更多的电子元件。目前，最先进的封装解决方案包括晶圆级芯片尺寸封装、扇出型晶圆级封装倒装芯片以及堆叠型封装等等。
传统的扇出型晶圆级封装(Fan-out wafer level packaging，FOWLP)，是对晶圆级芯片尺寸封装技术的补充，通过再构圆片的方式将芯片讯号接点端口引出，在重构的塑封体上形成焊球或凸点终端数组，在一定范围内可替代传统的引线键和焊球数组封装或倒装芯片焊球数组封装(<500讯号接点数)封装结构，特别适用于蓬勃发展的便携式消费电子领域。然而，传统的扇出封装通常是在平面上进行展开，当产品需要有较多的讯号连接点位时，平面的展开会导致整体的封装面积过大，在重构圆片上所能乘载的芯片数量也随之降低；而过大的封装面积，在后续切割成为单颗芯片时，单颗芯片也容易受翘曲的影响而导致在后续和基板连接时产生异常。
发明内容
本发明的目的在于提供一种三维扇出型封装结构及其制作方法，其能够在不增加封装面积的前提下提高单位面积的讯号连接点密度。
本发明的实施例是这样实现的：
本发明的一方面，提供一种三维扇出型封装结构，该三维扇出型封装结构包括：功能芯片，具有相对的第一表面和第二表面，第一表面上具有芯片焊盘，芯片焊盘上设置有第一金属柱；多个第二金属柱，围设于功能芯片的外周，且第二金属柱与第一金属柱电连接；塑封体，包覆功能芯片、第一金属柱和第二金属柱；设于塑封体一侧的第一重布线层，第一重布线层与第二金属柱电连接，且第一重布线层上设有多个呈矩阵排布的打线焊盘；设于塑封体另一侧的第二重布线层，第二重布线层与第二金属柱电连接，且第二重布线层上设有多个呈矩阵排布的第一锡球。该三维扇出型封装结构能够在不增加封装面积的前提下提高单位面积的讯号连接点密度。
可选地，第一金属柱的高度和功能芯片的高度之和小于第二金属柱的高度。
可选地，三维扇出型封装结构还包括位于功能芯片和第一金属柱之间的第一钝化层，且第一金属柱穿过第一钝化层与功能芯片的芯片焊盘电连接。
可选地，三维扇出型封装结构还包括位于塑封体和打线焊盘之间的第二钝化层，第一重布线层位于第二钝化层内，且打线焊盘穿过第二钝化层与第一重布线层电连接。
可选地，三维扇出型封装结构还包括位于塑封体和第一锡球之间的第三钝化层，第二重布线层位于第三钝化层内，且第一锡球穿过第三钝化层与第二重布线层电连接。
可选地，三维扇出型封装结构还包括基板，塑封体通过第一锡球封装在基板上，基板上设有讯号连接点，一部分讯号连接点与第一锡球电连接、另一部分讯号连接点通过打线方式与打线焊盘电连接。
可选地，三维扇出型封装结构还包括设于基板背离塑封体一侧的第二锡球。
可选地，第一金属柱的材料为Cu、Ni、Sn、Ag、Au、Al、Fe、Pb、Pt、Pd中的任意一种或至少两种金属形成的合金。
可选地，第二金属柱的材料为Cu、Ni、Sn、Ag、Au、Al、Fe、Pb、Pt、Pd中的任意一种或至少两种金属形成的合金。
本发明的另一方面，提供一种三维扇出型封装结构的制作方法，该三维扇出型封装结构的制作方法包括：
在功能芯片的芯片焊盘上形成第一金属柱；
在第一载体上贴敷第一临时薄膜，第一临时薄膜上形成具有倒装芯片区与围设于倒装芯片区外周的扇出连接区的线路层，并在倒装芯片区形成焊盘、在扇出连接区形成多个与倒装芯片区的焊盘电连接的第二金属柱；
将功能芯片倒装在倒装芯片区，以使第一金属柱和倒装芯片区的焊盘电连接；
通过塑封料将功能芯片、第一金属柱和第二金属柱进行塑封，并研磨塑封料，以使第一金属柱和第二金属柱露出，以得到塑封体；
在塑封体远离第一载体的一侧形成第二重布线层，并在第二重布线层上形成多个呈矩阵排布的第一锡球；
剥离第一载体和第一临时薄膜，以得到第一器件；
将第一器件靠近第二重布线层的一侧通过第二临时薄膜黏合在第二载体上；
在第一器件远离第二重布线层的一侧形成第一重布线层，并在第一重布线层上形成多个呈矩阵排布的打线焊盘；
剥离第二载体和第二临时薄膜，以得到第二器件；
对第二器件进行切割以得到单颗重构芯片；
将单颗重构芯片封装在基板上，并使得基板上的一部分讯号连接点与第一锡球电连接、另一部分讯号连接点通过打线方式与打线焊盘电连接。
本发明的有益效果包括：
本申请提供的三维扇出型封装结构，包括功能芯片，具有相对的第一表面和第二表面，第一表面上具有芯片焊盘，芯片焊盘上设置有第一金属柱；多个第二金属柱，围设于功能芯片的外周，且第二金属柱与第一金属柱电连接；塑封体，包覆功能芯片、第一金属柱和第二金属柱；设于塑封体一侧的第一重布线层，第一重布线层与第二金属柱电连接，且第一重布线层上设有多个呈矩阵排布的打线焊盘；设于塑封体另一侧的第二重布线层，第二重布线层与第二金属柱电连接，且第二重布线层上设有多个呈矩阵排布的第一锡球。本申请提供的三维扇出型封装结构，一方面，在封装时，可以分别通过位于功能芯片一侧的多个打线焊盘和位于功能芯片的另一侧的多个第一锡球与基板上的讯号连接点进行连接，由于本申请在功能芯片的上下两侧均设置了对应的连接结构(即分别是打线焊盘和第一锡球)，且相对两侧的连接结构均呈矩阵排列，因此，本申请可以在双面扇出的基础上实现三维封装；另一方面，本申请提供的三维扇出型封装结构因可以实现三维封装，因此，其相对现有技术而言，在一定的体积内能够与更多的讯号连接点连接，从而获得更精细的布线线宽及高密度的封装结构，更适用于未来高讯号连接点的封装方式及结构(或者，也可以说，在连接同数量的讯号连接点的基础上，本申请相对现有技术而言可以有效减少封装面积)。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明一些实施例提供的三维扇出型封装结构的结构示意图之一；
图2为本发明一些实施例提供的三维扇出型封装结构的制作方法的流程示意图；
图3为本发明一些实施例提供的三维扇出型封装结构的制备过程示意图之一；
图4为本发明一些实施例提供的三维扇出型封装结构的制备过程示意图之二；
图5为本发明一些实施例提供的第一临时薄膜上的线路层的俯视图；
图6为本发明一些实施例提供的倒装芯片区和扇出连接区的关系图；
图7为本发明一些实施例提供的三维扇出型封装结构的制备过程示意图之三；
图8为本发明一些实施例提供的三维扇出型封装结构的制备过程示意图之四；
图9为本发明一些实施例提供的三维扇出型封装结构的制备过程示意图之五；
图10为本发明一些实施例提供的三维扇出型封装结构的制备过程示意图之六；
图11为本发明一些实施例提供的三维扇出型封装结构的制备过程示意图之七；
图12为本发明一些实施例提供的三维扇出型封装结构的制备过程示意图之八；
图13为本发明一些实施例提供的三维扇出型封装结构的制备过程示意图之九；
图14为本发明一些实施例提供的三维扇出型封装结构的制备过程示意图之十；
图15为本发明一些实施例提供的三维扇出型封装结构的制备过程示意图之十一；
图16为本发明一些实施例提供的三维扇出型封装结构的制备过程示意图之十二；
图17为本发明一些实施例提供的三维扇出型封装结构的结构示意图之二。
图标：10-功能芯片；11-芯片焊盘；20-第一金属柱；30-第二金属柱；40-塑封体；50-第一重布线层；51-打线焊盘；60-第二重布线层；61-第一锡球；71-第一钝化层；72-第二钝化层；73-第三钝化层；80-基板；81-第二锡球；82-讯号连接点；91-第一载体；92-第一临时薄膜；93-线路层；A-倒装芯片区；B-扇出连接区；94-焊盘；95-第二临时薄膜；96-第二载体；100-第一器件；200-第二器件；300-单颗重构芯片。
具体实施方式
下文陈述的实施方式表示使得本领域技术人员能够实践所述实施方式所必需的信息，并且示出了实践所述实施方式的最佳模式。在参照附图阅读以下描述之后，本领域技术人员将了解本发明的概念，并且将认识到本文中未具体提出的这些概念的应用。应理解，这些概念和应用属于本发明和随附权利要求的范围内。
应当理解，虽然术语第一、第二等可以在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区域分一个元件与另一个元件。例如，在不脱离本发明的范围的情况下，第一元件可称为第二元件，并且类似地，第二元件可称为第一元件。如本文所使用，术语“和/或”包括相关联的所列项中的一个或多个的任何和所有组合。
应当理解，当一个元件(诸如层、区域或衬底)被称为“在另一个元件上”或“延伸到另一个元件上”时，其可以直接在另一个元件上或直接延伸到另一个元件上，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时，不存在介于中间的元件。同样，应当理解，当元件(诸如层、区域或衬底)被称为“在另一个元件之上”或“在另一个元件之上延伸”时，其可以直接在另一个元件之上或直接在另一个元件之上延伸，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件之上”或“直接在另一个元件之上延伸”时，不存在介于中间的元件。还应当理解，当一个元件被称为“连接”或“耦接”到另一个元件时，其可以直接连接或耦接到另一个元件，或者可以存在介于中间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在介于中间的元件。
诸如“在…下方”或“在…上方”或“上部”或“下部”或“水平”或“垂直”的相关术语在本文中可用来描述一个元件、层或区域与另一个元件、层或区域的关系，如图中所示出。应当理解，这些术语和上文所论述的那些术语意图涵盖装置的除图中所描绘的取向之外的不同取向。
本文中使用的术语仅用于描述特定实施方式的目的，而且并不意图限制本发明。如本文所使用，除非上下文明确地指出，否则单数形式“一”、“一个”和“所述”意图同样包括复数形式。还应当理解，当在本文中使用时，术语“包括”指明存在所述特征、整数、步骤、操作、元件和/或部件，但并不排除存在或者增添一个或多个其他特征、整数、步骤、操作、元件、部件和/或上述各项的组。
除非另外界定，否则本文中使用的所有术语(包括技术术语和科学术语)的含义与本发明所属领域的普通技术人员通常理解的含义相同。还应当理解，本文所使用的术语应解释为含义与它们在本说明书和相关领域的情况下的含义一致，而不能以理想化或者过度正式的意义进行解释，除非本文中已明确这样界定。
请参照图1，本实施例提供一种三维扇出型封装结构，该三维扇出型封装结构包括：功能芯片10，具有相对的第一表面和第二表面，第一表面上具有芯片焊盘11，芯片焊盘11上设置有第一金属柱20；多个第二金属柱30，围设于功能芯片10的外周，且第二金属柱30与第一金属柱20电连接；塑封体40，包覆功能芯片10、第一金属柱20和第二金属柱30；设于塑封体40一侧的第一重布线层50，第一重布线层50与第二金属柱30电连接，且第一重布线层50上设有多个呈矩阵排布的打线焊盘51；设于塑封体40另一侧的第二重布线层60，第二重布线层60与第二金属柱30电连接，且第二重布线层60上设有多个呈矩阵排布的第一锡球61。
其中，第一金属柱20和功能芯片10的芯片焊盘11连接，第二金属柱30围设于功能芯片10的外周，且一端与第一金属柱20的一端连接。示例性地，第一金属柱20和第二金属柱30之间可以通过金属线路层93电性连接，如图1所示。
塑封体40用于塑封第一金属柱20、第二金属柱30和功能芯片10。其中，塑封体40的材料本领域技术人员可以自行选择，本申请不做具体限制。
第一重布线层50位于塑封体40的一侧(对应至图1中，第一重布线层50位于塑封体40的上方)，第一重布线层50和第二金属柱30电连接，第一重布线层50上设置有多个打线焊盘51，且多个打线焊盘51呈矩阵排列于第一重布线层50上。
还有，本申请的第二重布线层60位于塑封体40的另一侧(即第一重布线层50和第二重布线层60位于塑封体40的相对侧，对应至图1中，第二重布线层60位于塑封体40的下方)，第二重布线层60上设有多个第一锡球61，且同样地，在本实施例中，多个第一锡球61呈矩阵排列于第二重布线层60上。这样，一方面，本申请提供的三维扇出型封装结构可以在双面扇出的基础上实现三维封装，从而提高功能芯片10全面性包封，进而提高封装可靠性；另一方面，能够在一定的体积内，本申请可以连接更多的讯号连接点82，从而提高单位面积的讯号连接点82的密度，进而获得更精细的布线线宽和高密度的封装结构，能够适用于未来高讯号连接点82的封装方式和结构。请参照图17，图17示出了第一锡球61和打线焊盘51分别和基板80上的讯号连接点82的连接方式。
综上所述，本申请提供的三维扇出型封装结构，包括功能芯片10，具有相对的第一表面和第二表面，第一表面上具有芯片焊盘11，芯片焊盘11上设置有第一金属柱20；多个第二金属柱30，围设于功能芯片10的外周，且第二金属柱30与第一金属柱20电连接；塑封体40，包覆功能芯片10、第一金属柱20和第二金属柱30；设于塑封体40一侧的第一重布线层50，第一重布线层50与第二金属柱30电连接，且第一重布线层50上设有多个呈矩阵排布的打线焊盘51；设于塑封体40另一侧的第二重布线层60，第二重布线层60与第二金属柱30电连接，且第二重布线层60上设有多个呈矩阵排布的第一锡球61。本申请提供的三维扇出型封装结构，一方面，在封装时，可以分别通过位于功能芯片10一侧的多个打线焊盘51和位于功能芯片10的另一侧的多个第一锡球61与基板80上的讯号连接点82进行连接，由于本申请在功能芯片10的上下两侧均设置了对应的连接结构(即分别是打线焊盘51和第一锡球61)，且相对两侧的连接结构均呈矩阵排列，因此，本申请可以在双面扇出的基础上能够实现三维封装；另一方面，本申请提供的三维扇出型封装结构因可以实现三维封装，因此，其相对现有技术而言，在一定的体积内能够与更多的讯号连接点82连接，从而获得更精细的布线线宽及高密度的封装结构，更适用于未来高讯号连接点82的封装方式及结构(或者，也可以说，在连接同数量的讯号连接点82的基础上，本申请相对现有技术而言可以有效减少封装面积)。
请参照图1，在本实施例中，第一金属柱20的高度和功能芯片10的高度之和小于第二金属柱30的高度。
可选地，请继续参照图1，三维扇出型封装结构还包括位于功能芯片10和第一金属柱20之间的第一钝化层71，且第一金属柱20穿过第一钝化层71与功能芯片10的芯片焊盘11电连接。第一钝化层71的设置可以起到绝缘作用。需要注意的是，第一钝化层71需要设有对应的开口，用于使得第一金属柱20穿过该开口以与功能芯片10的芯片焊盘11连接。
还有，该三维扇出型封装结构还包括位于塑封体40和打线焊盘51之间的第二钝化层72，第一重布线层50位于第二钝化层72内，且打线焊盘51穿过第二钝化层72与第一重布线层50电连接。
第二钝化层72同样具有绝缘的作用，且第二钝化层72上也应当设置有用于使得打线焊盘51穿过以与第一重布线层50连接的开口。
需要说明的是，在本实施例中，用于连接第一金属柱20和第二金属柱30的金属线路层93也可以设于第二钝化层72内。这时，第二钝化层72也对应设置有用于分别供第一金属柱20和第二金属柱30穿过的开口。
在本实施例中，三维扇出型封装结构还包括位于塑封体40和第一锡球61之间的第三钝化层73，第二重布线层60位于第三钝化层73内，且第一锡球61穿过第三钝化层73与第二重布线层60电连接。与第二钝化层72同理，第三钝化层73也能起到绝缘作用，且第三钝化层73也应该设置有用于供第二金属柱30穿过以与第二重布线层60连接的开口。
可选地，三维扇出型封装结构还包括基板80，塑封体40通过第一锡球61封装在基板80上，基板80上设有讯号连接点82，一部分讯号连接点82与第一锡球61电连接、另一部分讯号连接点82通过打线与打线焊盘51电连接。这样，功能芯片10便可以实现三维封装。
在本实施例中，三维扇出型封装结构还包括设于基板80背离塑封体40一侧的第二锡球81。
可选地，第一金属柱20的材料为Cu、Ni、Sn、Ag、Au、Al、Fe、Pb、Pt、Pd中的任意一种或至少两种金属形成的合金。第二金属柱30的材料为Cu、Ni、Sn、Ag、Au、Al、Fe、Pb、Pt、Pd中的任意一种或至少两种金属形成的合金。具体地，本申请对第一金属柱20和第二金属柱30的材料不做特殊限制，本领域技术人员可以在上述材料中进行核实的选择。
请参照图2，本发明的另一方面，提供一种三维扇出型封装结构的制作方法，该三维扇出型封装结构的制作方法包括以下步骤：
S101、在功能芯片10的芯片焊盘11上形成第一金属柱20，如图3所示。
需要说明的是，在形成第一金属柱20之前，还可以在功能芯片10上形成第一钝化层71，如图3所示。在形成第一钝化层71之后，需要在第一钝化层71上进行开孔以形成开口，这样，第一金属柱20便可以通过该开口和芯片焊盘11连接。
S102、在第一载体91上贴敷第一临时薄膜92，第一临时薄膜92上形成具有倒装芯片区A与围设于倒装芯片区A外周的扇出连接区B的线路层93，并在倒装芯片区A形成焊盘94、在扇出连接区B形成多个与倒装芯片区A的焊盘94电连接的第二金属柱30，如图4所示。
第一临时薄膜92上设置的线路层93，可以用于后续将第一金属柱20和第二金属柱30电连接。线路层93具有倒装芯片区A和围设于倒装芯片区A外周的扇出连接区B，如图6所示。
需要说明的是，三维扇出型封装结构在制作时可以同时制备多个，然后通过切割的方式进行分割，以得到单个三维扇出型封装结构。当多个三维扇出型封装结构同时制作时，请参照图5所示，这时，第一临时薄膜92上的线路层93可以包括多个倒装芯片区A，每个倒装芯片区A分别具有围设于该倒装芯片区A外周的扇出连接区B。
同样地，在第一临时薄膜92上形成线路层93之后，还可以在线路层93上形成第二钝化层72，并在第二钝化层72上形成用于使得第二金属柱30穿过以与线路层93连接的开口，以及形成露出倒装芯片区A的焊盘94的开口，如图7所示。
S103、将功能芯片10倒装在倒装芯片区A，以使第一金属柱20和倒装芯片区A的焊盘94电连接，如图8所示。
S104、通过塑封料将功能芯片10、第一金属柱20和第二金属柱30进行塑封，并研磨塑封料，以使第二金属柱30露出，以得到塑封体40，如图9和图10所示。
其中，研磨塑封料以使得第二金属柱30露出的工艺为本领域技术人员所熟知，故本申请不做赘述。
S105、在塑封体40远离第一载体91的一侧形成第二重布线层60，并在第二重布线层60上形成多个呈矩阵排列的第一锡球61，如图11所示。
其中，第二重布线层60和第二金属柱30电连接。
S106、剥离第一载体91和第一临时薄膜92，以得到第一器件100，如图12所示。
S107、将第一器件100靠近第二重布线层60的一侧通过第二临时薄膜95黏合在第二载体96上，如图13所示。
其中，设置第二临时薄膜95能够便于后续对第二载体96进行剥离。
S108、在第一器件100远离第二重布线层60的一侧形成第一重布线层50，并在第一重布线层50上形成多个呈矩阵排列的打线焊盘51，如图14所示。
这样，能够便于后续通过打线焊盘51和第一锡球61实现功能芯片10的双面扇出，且通过将第一锡球61和打线焊盘51分别呈矩阵排列设置，能够便于实现功能芯片10的三维扇出。
S109、剥离第二载体96和第二临时薄膜95，以得到第二器件200，如图15所示。
S110、对第二器件200进行切割以得到单颗重构芯片300，如图16所示。
S111、将单颗重构芯片300封装在基板80上，并使得基板80上的一部分讯号连接点82与第一锡球61电连接、另一部分讯号连接点82通过打线方式与打线焊盘51电连接，如图1和图17所示，位于基板80中间部分的讯号连接点82和第一锡球61电连接，位于基板80外周的讯号连接点82和打线焊盘51通过打线方式电连接。如此，便可以实现功能芯片10的三维扇出。
以上所述仅为本发明的可选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。

Claims (10)

1.一种三维扇出型封装结构，其特征在于，包括：
功能芯片，具有相对的第一表面和第二表面，所述第一表面上具有芯片焊盘，所述芯片焊盘上设置有第一金属柱；
多个第二金属柱，围设于所述功能芯片的外周，且所述第二金属柱与所述第一金属柱电连接；
塑封体，包覆所述功能芯片、所述第一金属柱和所述第二金属柱；
设于所述塑封体一侧的第一重布线层，所述第一重布线层与所述第二金属柱电连接，且所述第一重布线层上设有多个呈矩阵排布的打线焊盘；
设于所述塑封体另一侧的第二重布线层，所述第二重布线层与所述第二金属柱电连接，且所述第二重布线层上设有多个呈矩阵排布的第一锡球。
2.根据权利要求1所述的三维扇出型封装结构，其特征在于，所述第一金属柱的高度和所述功能芯片的高度之和小于所述第二金属柱的高度。
3.根据权利要求1所述的三维扇出型封装结构，其特征在于，所述三维扇出型封装结构还包括位于所述功能芯片和所述第一金属柱之间的第一钝化层，且所述第一金属柱穿过所述第一钝化层与所述功能芯片的芯片焊盘电连接。
4.根据权利要求1所述的三维扇出型封装结构，其特征在于，所述三维扇出型封装结构还包括位于所述塑封体和所述打线焊盘之间的第二钝化层，所述第一重布线层位于所述第二钝化层内，且所述打线焊盘穿过所述第二钝化层与所述第一重布线层电连接。
5.根据权利要求1所述的三维扇出型封装结构，其特征在于，所述三维扇出型封装结构还包括位于所述塑封体和所述第一锡球之间的第三钝化层，所述第二重布线层位于所述第三钝化层内，且所述第一锡球穿过所述第三钝化层与所述第二重布线层电连接。
6.根据权利要求1所述的三维扇出型封装结构，其特征在于，所述三维扇出型封装结构还包括基板，所述塑封体通过所述第一锡球封装在所述基板上，所述基板上设有讯号连接点，一部分所述讯号连接点与所述第一锡球电连接、另一部分所述讯号连接点通过打线方式与所述打线焊盘电连接。
7.根据权利要求6所述的三维扇出型封装结构，其特征在于，所述三维扇出型封装结构还包括设于所述基板背离所述塑封体一侧的第二锡球。
8.根据权利要求1所述的三维扇出型封装结构，其特征在于，所述第一金属柱的材料为Cu、Ni、Sn、Ag、Au、Al、Fe、Pb、Pt、Pd中的任意一种或至少两种金属形成的合金。
9.根据权利要求1所述的三维扇出型封装结构，其特征在于，所述第二金属柱的材料为Cu、Ni、Sn、Ag、Au、Al、Fe、Pb、Pt、Pd中的任意一种或至少两种金属形成的合金。
10.一种三维扇出型封装结构的制作方法，其特征在于，包括：
在功能芯片的芯片焊盘上形成第一金属柱；
在第一载体上贴敷第一临时薄膜，所述第一临时薄膜上形成具有倒装芯片区与围设于所述倒装芯片区外周的扇出连接区的线路层，并在所述倒装芯片区形成焊盘、在所述扇出连接区形成多个与所述倒装芯片区的焊盘电连接的第二金属柱；
将所述功能芯片倒装在所述倒装芯片区，以使所述第一金属柱和所述倒装芯片区的焊盘电连接；
通过塑封料将所述功能芯片、所述第一金属柱和所述第二金属柱进行塑封，并研磨所述塑封料，以使所述第二金属柱露出，以得到塑封体；
在所述塑封体远离所述第一载体的一侧形成第二重布线层，并在所述第二重布线层上形成多个呈矩阵排布的第一锡球；
剥离所述第一载体和所述第一临时薄膜，以得到第一器件；
将所述第一器件靠近所述第二重布线层的一侧通过第二临时薄膜黏合在第二载体上；
在所述第一器件远离所述第二重布线层的一侧形成第一重布线层，并在所述第一重布线层上形成多个呈矩阵排布的打线焊盘；
剥离所述第二载体和所述第二临时薄膜，以得到第二器件；
对所述第二器件进行切割以得到单颗重构芯片；
将所述单颗重构芯片封装在基板上，并使得所述基板上的一部分讯号连接点与所述第一锡球电连接、另一部分所述讯号连接点通过打线方式与所述打线焊盘电连接。
CN202210344662.5A 2022-03-31 2022-03-31 三维扇出型封装结构及其制作方法 Pending CN114709180A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210344662.5A CN114709180A (zh) 2022-03-31 2022-03-31 三维扇出型封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210344662.5A CN114709180A (zh) 2022-03-31 2022-03-31 三维扇出型封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN114709180A true CN114709180A (zh) 2022-07-05

Family

ID=82172184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210344662.5A Pending CN114709180A (zh) 2022-03-31 2022-03-31 三维扇出型封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN114709180A (zh)

Similar Documents

Publication Publication Date Title
US5594275A (en) J-leaded semiconductor package having a plurality of stacked ball grid array packages
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
US6844619B2 (en) Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same
US8710647B2 (en) Semiconductor device having a first conductive member connecting a chip to a wiring board pad and a second conductive member connecting the wiring board pad to a land on an insulator covering the chip and the wiring board
US7045899B2 (en) Semiconductor device and fabrication method of the same
US6519846B2 (en) Chip size package and method of fabricating the same
US7338837B2 (en) Semiconductor packages for enhanced number of terminals, speed and power performance
US6803254B2 (en) Wire bonding method for a semiconductor package
US6664644B2 (en) Semiconductor device and method for manufacturing the same
US6762079B2 (en) Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure
US6781240B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US20060115929A1 (en) Die-to-die connection method and assemblies and packages including dice so connected
US7939383B2 (en) Method for fabricating semiconductor package free of substrate
US20060073635A1 (en) Three dimensional package type stacking for thinner package application
KR20050022558A (ko) Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조
US11742331B2 (en) Method of manufacturing a semiconductor package including a dam structure surrounding a semiconductor chip mounting region
US11587905B2 (en) Multi-chip package and manufacturing method thereof
US6344687B1 (en) Dual-chip packaging
JP2001156251A (ja) 半導体装置
CN114709180A (zh) 三维扇出型封装结构及其制作方法
KR20010073946A (ko) 딤플 방식의 측면 패드가 구비된 반도체 소자 및 그제조방법
JP3491606B2 (ja) 半導体デバイスとその製造方法
CN114709142A (zh) 扇出堆栈封装方法、芯片封装结构和电子设备
CN114429912A (zh) 晶圆级扇出封装结构及其制备方法
KR20230002398U (ko) 칩 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination