CN114429912A - 晶圆级扇出封装结构及其制备方法 - Google Patents

晶圆级扇出封装结构及其制备方法 Download PDF

Info

Publication number
CN114429912A
CN114429912A CN202210067105.3A CN202210067105A CN114429912A CN 114429912 A CN114429912 A CN 114429912A CN 202210067105 A CN202210067105 A CN 202210067105A CN 114429912 A CN114429912 A CN 114429912A
Authority
CN
China
Prior art keywords
wafer
functional
chip
conductive
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210067105.3A
Other languages
English (en)
Inventor
钟磊
李利
张超
何正鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yongsi Semiconductor Ningbo Co ltd
Original Assignee
Yongsi Semiconductor Ningbo Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yongsi Semiconductor Ningbo Co ltd filed Critical Yongsi Semiconductor Ningbo Co ltd
Priority to CN202210067105.3A priority Critical patent/CN114429912A/zh
Publication of CN114429912A publication Critical patent/CN114429912A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明的实施例提供了一种晶圆级扇出封装结构及其制备方法，涉及芯片封装技术领域，该方法可以同时制备功能芯片和基底晶圆，在制备好功能芯片和基底晶圆后，将功能芯片倒装贴设在芯片贴装区，然后在基底晶圆上设置塑封体，然后在塑封体上完成布线，以形成晶圆布线层，最后在晶圆布线层上植球后切割。相较于现有技术，本发明能够同时进行基底晶圆和功能芯片的制作，并直接将功能芯片贴设在基底晶圆上完成芯片制作，相较于常规的依次形成层级结构，本发明能够大幅降低工艺难度，并且能实现功能芯片全面性包封使之提高封装可靠性，具有整体封装时间短及成本低等优势，缩短了工艺流程时间，有效改善晶圆级扇出封装的流片时间。

Description

晶圆级扇出封装结构及其制备方法
技术领域
本发明涉及芯片封装技术领域，具体而言，涉及一种晶圆级扇出封装结构及其制备方法。
背景技术
随着半导体行业的快速发展，晶圆级扇出封装结构广泛应用于半导体行业中。随着芯片变得越来越小，讯号接点数越来越多，传统的封装已不能满足高接点数的需求。晶圆级扇出封装技术(FOWLP)是对晶圆级芯片尺寸封装技术的补充，通过再构圆片的方式将芯片讯号接点端口引出，在重构的塑封体上形成焊球或凸点终端数组，在一定范围内可替代传统的引线键和焊球数组(WBBGA)封装或倒装芯片焊球数组(FCBGA)封装(<500讯号接点数)封装结构，特别适用于蓬勃发展的便携式消费电子领域。
FOWLP工艺主要有eWLB(Embedded Wafer Level BGA)技术，标准的eWLB工艺流程如下:首先在一个载片上贴膜，然后把芯片焊盘面朝下放置于膜上，使用晶圆级注塑工艺，将芯片塑封到塑封料中，固化模塑料，移除载片，之后对塑有芯片的塑封料圆片进行晶圆级工艺，在芯片焊盘暴露的一侧进行钝化、金属再布线、制备凸点底部金属层、植球，最后切片完成封装。过往的晶圆级扇出封装整体流片时间长达一个月之久，耗时长，对于芯片的封装代工实为一种考验。
发明内容
本发明的目的包括，例如，提供了一种晶圆级扇出封装结构的制备方法和晶圆级扇出封装结构，其能够缩短工艺流程时间，有效改善晶圆级扇出封装的流片时间。
本发明的实施例可以这样实现：
第一方面，本发明提供一种晶圆级扇出封装结构的制备方法，包括：
制备一侧加工有第一导电柱的功能芯片；
制备表面加工有第二导电柱的基底晶圆，其中所述基底晶圆上具有芯片贴装区，所述第二导电柱设置在芯片贴装区周围；
将所述功能芯片倒置入所述芯片贴装区，以使所述第一导电柱与所述基底晶圆连接；
在所述基底晶圆上设置包覆在所述功能芯片和所述第二导电柱外的塑封体；
在所述塑封体上设置与所述第二导电柱连接的晶圆布线层；
在所述晶圆布线层上植球，以形成焊球；
切割所述塑封体和所述基底晶圆；
其中，所述功能芯片和所述基底晶圆同时制备。
在可选的实施方式中，制备一侧加工有第一导电柱的功能芯片的步骤，包括：
提供一功能晶圆；
在所述功能晶圆上形成第一导电柱；
切割所述功能晶圆，以形成所述功能芯片。
在可选的实施方式中，制备表面加工有第二导电柱的基底晶圆的步骤，包括：
提供一基底硅片；
在所述基底硅片上进行重布线路工艺，以形成基底线路层；
在所述基底线路层上形成第二导电柱；
其中，所述基底线路层上具有芯片贴装区和连接导电区，连接导电区围设在所述芯片贴装区的周围，所述第二导电柱设置在所述连接导电区。
在可选的实施方式中，在所述塑封体上设置与所述第二导电柱电连接的晶圆布线层的步骤之前，所述方法还包括：
研磨所述塑封体，以使所述第二导电柱露出。
在可选的实施方式中，切割所述塑封体和所述基底晶圆的步骤之前，所述方法还包括：
研磨所述基底晶圆远离所述塑封体的一侧表面，以减薄所述基底晶圆。
在可选的实施方式中，研磨所述基底晶圆远离所述塑封体的一侧表面的步骤之后，所述方法还包括：
在所述基底晶圆远离所述塑封体的一侧表面设置背胶膜层。
在可选的实施方式中，将所述功能芯片倒置入所述芯片贴装区的步骤，包括：
将多个所述功能芯片倒置入所述芯片贴装区，以使每个所述功能芯片上的所述第一导电柱与所述基底晶圆连接；
其中，多个所述功能芯片中至少两个尺寸不同。
在可选的实施方式中，将所述功能芯片倒置入所述芯片贴装区的步骤，包括：
将多个所述功能芯片一一对应地倒置入多个所述芯片贴装区，以使每个所述功能芯片上的所述第一导电柱与所述基底晶圆连接；
其中，多个所述功能芯片中至少两个尺寸不同。
第二方面，本发明提供一种晶圆级扇出封装结构，其采用如前述实施方式任一项所述的晶圆级扇出封装结构的制备方法制备形成，所述晶圆级扇出封装结构包括：
表面加工有第二导电柱的基底晶圆，其中所述基底晶圆上具有芯片贴装区，所述第二导电柱设置在芯片贴装区周围；
倒置贴装在所述芯片贴装区的功能芯片，其中所述功能芯片一侧加工有第一导电柱，所述第一导电柱与所述基底晶圆连接；
设置在所述基底晶圆上，并包覆在所述功能芯片和所述第二导电柱外的塑封体；
设置在所述塑封体上，并与所述第二导电柱连接的晶圆布线层；
以及，设置在所述晶圆布线层上的焊球。
在可选的实施方式中，所述芯片贴装区内贴装有多个所述功能芯片，且多个所述功能芯片中至少两个尺寸不同。
在可选的实施方式中，所述基底晶圆上设置有多个芯片贴装区，每个所述芯片贴装区内均贴装有所述功能芯片，且多个所述功能芯片中至少两个尺寸不同。
本发明实施例的有益效果包括，例如：
本发明实施例提供的晶圆级扇出封装结构的制备方法，可以同时制备功能芯片和基底晶圆，其中功能芯片一侧加工有第一导电柱，基底晶圆的表面加工有第二导电柱，且基底晶圆上具有芯片贴装区，第二导电柱设置在芯片贴装区周围，在制备好功能芯片和基底晶圆后，将功能芯片倒装贴设在芯片贴装区，使得第一导电柱与基底晶圆连接，然后在基底晶圆上设置包覆在功能芯片和第二导电柱外的塑封体，然后在塑封体上完成布线，以形成晶圆布线层，最后在晶圆布线层上植球后切割，以得到单颗的晶圆级扇出封装结构。相较于现有技术，本发明提供的晶圆级扇出封装结构的制备方法，能够同时进行基底晶圆和功能芯片的制作，并直接将功能芯片贴设在基底晶圆上完成芯片制作，相较于常规的依次形成层级结构，本发明能够大幅降低工艺难度，并且能实现功能芯片全面性包封使之提高封装可靠性，具有整体封装时间短及成本低等优势，缩短了工艺流程时间，有效改善晶圆级扇出封装的流片时间。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的晶圆级扇出封装结构的制备方法的步骤框图；
图2至图9为本发明第一实施例提供的晶圆级扇出封装结构的制备方法的工艺流程图；
图10为本发明第一实施例提供的晶圆级扇出封装结构示意图；
图11至图13为本发明第二实施例提供的晶圆级扇出封装结构的制备方法的工艺流程图；
图14至图15为本发明第三实施例提供的晶圆级扇出封装结构的制备方法的工艺流程图。
图标：100-晶圆级扇出封装结构；110-基底晶圆；111-第二导电柱；113-背胶膜层；130-功能晶圆；131-功能芯片；133-第一导电柱；150-塑封体；170-晶圆布线层；190-焊球。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的，标准的eWLB工艺流程如下:首先在一个载片上贴膜，然后把芯片焊盘面朝下放置于膜上，使用晶圆级注塑工艺，将芯片塑封到塑封料中，固化模塑料，移除载片，之后对塑有芯片的塑封料圆片进行晶圆级工艺，在芯片焊盘暴露的一侧进行钝化、金属再布线、制备凸点底部金属层、植球，最后切片完成封装。过往的晶圆级扇出封装整体流片时间长达一个月之久，对于芯片的封装代工实为一种考验。而本申请采用的结构可同时两手进行准备，于功能芯片的晶圆上先行长出铜柱，并同时于空白硅片上前置铜线重新布线，将所需的扇出区域先行在空白硅片上进行制备，再结合倒装工艺进行芯片的黏合最终进行塑封及植球，此种结构方式可有效改善晶圆级扇出封装的流片时间。
此外，既有的晶圆扇出封装，是透过临时健合等方式将基材与塑封后的晶圆进行粘贴，后续还需要解健合，而通过本申请提供的此种方式不需要再进行解健合等一系列复杂流程，可缩短封装的流片时长。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
第一实施例
参见图1和图10，本实施例提供了一种晶圆级扇出封装结构的制备方法，用于制备晶圆级扇出封装结构100，并且该晶圆级扇出封装结构100为全包封结构，采用本实施例提供的晶圆级扇出封装结构的制备方法，利用成熟的倒装工艺，能够大幅降低工艺难度，并且能实现功能芯片131全面性包封使之提高封装可靠性，具有整体封装时间短及成本低等优势，缩短了工艺流程时间，有效改善晶圆级扇出封装的流片时间。
本实施例提供的晶圆级扇出封装结构的制备方法，包括以下步骤：
S1：制备一侧加工有第一导电柱133的功能芯片131。
具体地，功能芯片131可以由功能晶圆130制备形成，并且在功能芯片131的正面形成有第一导电柱133。在制芯步骤S1时，具体可以采用以下工艺。
结合参见图2，在功能芯片131的晶圆上进行铜柱体加工并进行切割。具体地，首先提供一功能晶圆130，该功能晶圆130上具有多个用于构成功能芯片131的功能区，然后在该功能晶圆130上形成第一导电柱133，最后切割该功能晶圆130，以形成功能芯片131。其中，可以在功能晶圆130上进行铜柱体加工并进行切割，从而得到带有铜柱的功能芯片131。
S2：制备表面加工有第二导电柱111的基底晶圆110。
具体地，其中基底晶圆110上具有芯片贴装区，第二导电柱111设置在芯片贴装区周围。
在实际制备时，结合参见图3，在空白硅片上进行重布线路布置倒装芯片区及扇出连接铜柱区。具体地，首先提供一基底硅片，该基底硅片为空白硅片，然后在基底硅片上进行重布线路工艺，以形成基底线路层，最后在基底线路层上形成第二导电柱111；其中，基底线路层上具有芯片贴装区和连接导电区，连接导电区围设在芯片贴装区的周围，第二导电柱111设置在连接导电区。
在本实施例中，第二导电柱111也为铜柱，在完成布线后，可以进行铜柱体加工工艺，从而将连接导电区布置为扇出连接铜柱区，芯片贴装区作为倒装芯片区。
需要说明的是，本实施例中步骤S1和步骤S2可以同时进行，即可以利用不同的反应腔室制备基底晶圆110和功能芯片131，从而方便在执行步骤S3时能够直接将功能芯片131贴装在基底晶圆110上，大大缩短了工艺流程，有效改善晶圆级扇出封装的流片时间。
S3：将功能芯片131倒置入芯片贴装区，以使第一导电柱133与基底晶圆110连接。
具体地，功能芯片131采用正面朝下的方式装入芯片贴装区，从而使得第一导电柱133与基地晶圆上的焊盘连接，实现电连接。
结合参见图4，进行倒装工艺，将功能芯片131倒置入芯片贴装区，使铜柱与基底晶圆110上的焊盘进行结合。采用成熟的倒装工艺实现功能芯片131的贴装，能够保证工艺的可靠性，并且进一步缩短工艺流程，降低工艺难度。
S4：在基底晶圆110上设置包覆在功能芯片131和第二导电柱111外的塑封体150。
具体而言，结合参见图5，将塑封料进行填充或模压等方式将芯片贴装区与扇出连接铜柱区进行包封，从而将功能芯片131和第二导电柱111整体包覆在内，起到保护的作用。
S5：研磨塑封体150，以使第二导电柱111露出。
具体而言，结合参见图6，进行塑封体150表面研磨使扇出连接铜柱区的连接铜柱露出。
S6：在塑封体150上设置与第二导电柱111连接的晶圆布线层170。
具体而言，结合参见图7，在研磨完成后，正面上进行晶圆级重布线路，以形成晶圆布线层170，其中晶圆布线层170与第二导电柱111电连接，从而实现扇出导电连接。
S7：在晶圆布线层170上植球，以形成焊球190。
具体而言，请继续参见图7，在晶圆布线层170完成后，可以在晶圆布线层170的焊盘上植球，从而形成焊球190，植球工艺和焊球190材料均可以参考现有技术中的扇出型封装结构。
S8：研磨基底晶圆110远离塑封体150的一侧表面，以减薄基底晶圆110。
具体而言，结合参见图8，在完成植球后，可以根据需要进行硅片减薄工艺，例如根据所需封装厚度进行基底晶圆110背面研磨。当然，如若此处基底晶圆110的自身厚度适当，则可以省去该研磨步骤。
S9：在基底晶圆110远离塑封体150的一侧表面设置背胶膜层113。
具体而言，结合参见图9，研磨完后在基底晶圆110的背面贴上一层背胶膜，起到保护作用，提高产品可靠性。
S10：切割塑封体150和基底晶圆。
具体而言，结合参见图10，进行芯片切割完成整体扇出封装工艺。
本实施例还提供了一种晶圆级扇出封装结构100，其采用了前述的制备方法制备而成，其中该晶圆级扇出封装结构100包括基底晶圆110、功能芯片131、塑封体150、晶圆布线层170和焊球190，其中基底晶圆110的表面加工有第二导电柱111，且基底晶圆110上具有芯片贴装区，第二导电柱111设置在芯片贴装区周围；功能芯片131倒置贴装在芯片贴装区，其中功能芯片131一侧加工有第一导电柱133，第一导电柱133与基底晶圆110连接；塑封体150设置在基底晶圆110上，并包覆在功能芯片131和第二导电柱111外，晶圆布线层170设置在塑封体150上，并与第二导电柱111连接，焊球190设置在晶圆布线层170上。
本实施例提供了一种晶圆级扇出封装结构及其制备方法，充分利用成熟的倒装技术及硅片易加工等特性，采用先行在硅片上构置一个或多个倒装芯片区与后续扇出连接铜柱区，后续透过芯片倒装方式，将功能芯片131上的铜柱凸点与芯片贴合区上的焊盘进行结合，再透过填充或模压等方式将功能芯片131与扇出连接铜柱区进行包封，塑封后的圆片正面进行物理研磨或化学研磨等方式，研磨直至扇出连接铜柱区的铜柱露出，后续在正面上进行晶圆级重布线路与植球工艺，该结构能实现功能芯片131全面性包封使之提高封装可靠性，具有整体封装时间短及成本低等优势。由于塑封的散热性能佳及硅片抗翘曲能力佳等特性。有利于提高封装的散热性，并解决过往塑封造成的芯片偏移及翘曲等问题，从而获得更精细的布线线宽及高密度的封装结构，更适用于未来多芯片集成的扇出封装方式及结构。
综上所述，本实施例提供的晶圆级扇出封装结构及其制备方法，可以同时制备功能芯片131和基底晶圆110，其中功能芯片131一侧加工有第一导电柱133，基底晶圆110的表面加工有第二导电柱111，且基底晶圆110上具有芯片贴装区，第二导电柱111设置在芯片贴装区周围，在制备好功能芯片131和基底晶圆110后，将功能芯片131倒装贴设在芯片贴装区，使得第一导电柱133与基底晶圆110连接，然后在基底晶圆110上设置包覆在功能芯片131和第二导电柱111外的塑封体150，然后在塑封体150上完成布线，以形成晶圆布线层170，最后在晶圆布线层170上植球后切割，以得到单颗的晶圆级扇出封装结构100。也就是说，本实施例能够同时进行基底晶圆110和功能芯片131的制作，并直接将功能芯片131贴设在基底晶圆110上完成芯片制作，相较于常规的依次形成层级结构，本发明能够大幅降低工艺难度，并且能实现功能芯片131全面性包封使之提高封装可靠性，具有整体封装时间短及成本低等优势，缩短了工艺流程时间，有效改善晶圆级扇出封装的流片时间。
第二实施例
本实施例提供了一种晶圆级扇出封装结构的制备方法，其基本步骤和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
本实施例提供的制备方法，包括以下步骤:
S1：制备一侧加工有第一导电柱133的功能芯片131。
结合参见图11，在不同大小功能芯片131的晶圆上进行铜柱体加工并进行切割。具体地，首先提供至少两个功能晶圆130，每个功能晶圆130上具有多个用于构成功能芯片131的功能区，然后在该功能晶圆130上形成不同尺寸规模的第一导电柱133，最后分别切割该功能晶圆130，以形成多种不同尺寸的功能芯片131。其中，可以在功能晶圆130上进行铜柱体加工并进行切割，从而得到带有铜柱的功能芯片131。
需要说明的是，此处以两种功能芯片131为例进行说明，该两种功能芯片131的尺寸不同，故其上的第一导电柱133的数量也可以不同，且大尺寸功能芯片131上的铜柱数量多于小尺寸功能芯片131上的铜柱数量。
S2：制备表面加工有第二导电柱111的基底晶圆110。
具体地，结合参见图12，在空白硅片上进行重布线路布置倒装芯片区及扇出连接铜柱区。首先提供一基底硅片，该基底硅片为空白硅片，然后在基底硅片上进行重布线路工艺，以形成基底线路层，最后在基底线路层上形成第二导电柱111；其中，基底线路层上具有芯片贴装区和连接导电区，连接导电区围设在芯片贴装区的周围，第二导电柱111设置在连接导电区。
在本实施例中，基底线路层上同一个扇出连接铜柱区内具有分隔的两个芯片贴装区，且两个芯片贴装区的尺寸大小不同。
S3：将多个功能芯片131一一对应地倒置入多个芯片贴装区。
其中，多个功能芯片131中至少两个尺寸不同。具体而言，将大尺寸的功能芯片131和小尺寸的功能芯片131分别倒置入大尺寸的芯片贴装区和小尺寸的芯片贴装区，并保证铜柱与基底晶圆110上的焊盘电连接。
结合参见图13，进行倒装工艺，将大小功能芯片131分别倒置入大小芯片贴装区，使铜柱与基底晶圆110上的焊盘进行结合。
步骤S4至步骤S10的基本工艺与第一实施例相同，具体可以参考第一实施例。
与第一实施例不同的是，本实施例中执行步骤S10时，能够将相邻两个功能芯片131切割在同一个晶圆级扇出封装结构100中，从而使得得到的晶圆级扇出封装结构100中能够得到更多的功能芯片131和更多的焊球190。
本实施例还提供了一种晶圆级扇出封装结构100，其采用了前述的制备方法制备而成，其中该晶圆级扇出封装结构100包括基底晶圆110、多个功能芯片131、塑封体150、晶圆布线层170和焊球190，其中基底晶圆110的表面加工有第二导电柱111，且基底晶圆110上具有多个芯片贴装区，第二导电柱111设置在芯片贴装区周围；多个功能芯片131分别倒置贴装在多个芯片贴装区，其中每个功能芯片131一侧加工有第一导电柱133，第一导电柱133与基底晶圆110连接；塑封体150设置在基底晶圆110上，并包覆在功能芯片131和第二导电柱111外，晶圆布线层170设置在塑封体150上，并与第二导电柱111连接，焊球190设置在晶圆布线层170上。
在本实施例中，塑封体150中设置有两个不同尺寸的功能芯片131，同时基底晶圆110上具有两个不同尺寸的芯片贴装区，两个功能芯片131分别贴装在两个芯片贴装区内。
综上所述，本实施例提供的晶圆级扇出封装结构及其制备方法，可以同时制备功能芯片131和基底晶圆110，其中功能芯片131一侧加工有第一导电柱133，基底晶圆110的表面加工有第二导电柱111，且基底晶圆110上具有芯片贴装区，第二导电柱111设置在芯片贴装区周围，在制备好功能芯片131和基底晶圆110后，将功能芯片131倒装贴设在芯片贴装区，使得第一导电柱133与基底晶圆110连接，然后在基底晶圆110上设置包覆在功能芯片131和第二导电柱111外的塑封体150，然后在塑封体150上完成布线，以形成晶圆布线层170，最后在晶圆布线层170上植球后切割，以得到单颗的晶圆级扇出封装结构100。也就是说，本实施例能够同时进行基底晶圆110和功能芯片131的制作，并直接将功能芯片131贴设在基底晶圆110上完成芯片制作，相较于常规的依次形成层级结构，本发明能够大幅降低工艺难度，并且能实现功能芯片131全面性包封使之提高封装可靠性，具有整体封装时间短及成本低等优势，缩短了工艺流程时间，有效改善晶圆级扇出封装的流片时间。并且，本实施例中可以制备包括多个不同尺寸功能芯片131的晶圆级扇出封装结构100，从而提升了芯片封装数量，实现了不同尺寸大小功能芯片131分别倒装入大小芯片贴装区的晶圆级扇出封装制作方法和结构。
第三实施例
本实施例提供了一种晶圆级扇出封装结构的制备方法，其基本步骤和原理及产生的技术效果和第一实施例或第二实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例或第二实施例中相应内容。
本实施例提供的制备方法，包括以下步骤:
S1：制备一侧加工有第一导电柱133的功能芯片131。
结合参见图11，在不同大小功能芯片131的晶圆上进行铜柱体加工并进行切割。具体地，首先提供至少两个功能晶圆130，每个功能晶圆130上具有多个用于构成功能芯片131的功能区，然后在该功能晶圆130上形成不同尺寸规模的第一导电柱133，最后分别切割该功能晶圆130，以形成多种不同尺寸的功能芯片131。其中，可以在功能晶圆130上进行铜柱体加工并进行切割，从而得到带有铜柱的功能芯片131。
需要说明的是，此处以两种功能芯片131为例进行说明，该两种功能芯片131的尺寸不同，故其上的第一导电柱133的数量也可以不同，且大尺寸功能芯片131上的铜柱数量多于小尺寸功能芯片131上的铜柱数量。
S2：制备表面加工有第二导电柱111的基底晶圆110。
具体地，结合参见图14，在空白硅片上进行重布线路布置倒装芯片区及扇出连接铜柱区。首先在基底硅片上进行重布线路工艺，以形成基底线路层，然后在基底线路层上形成第二导电柱111；其中，基底线路层上具有芯片贴装区和连接导电区，连接导电区围设在芯片贴装区的周围，第二导电柱111设置在连接导电区。
在本实施例中，芯片贴装区的尺寸大于第一实施例中的芯片贴装区的尺寸。
S3：将多个功能芯片131一一对应地倒置入多个芯片贴装区。
其中，多个功能芯片131中至少两个尺寸不同。具体而言，将大尺寸的功能芯片131和小尺寸的功能芯片131同时倒置入同一芯片贴装区，并保证铜柱与基底晶圆110上的焊盘电连接。也就是说，将多个功能芯片131倒置入芯片贴装区，以使每个功能芯片131上的第一导电柱133与基底晶圆110连接。
具体地，结合参见图15，进行倒装工艺，将大小功能芯片131依据焊盘位置倒置入芯片区，使铜柱与基底晶圆110上的焊盘进行结合。
步骤S4至步骤S10的基本工艺与第一实施例相同，具体可以参考第一实施例。
本实施例还提供了一种晶圆级扇出封装结构100，其采用了前述的制备方法制备而成，其中该晶圆级扇出封装结构100包括基底晶圆110、多个功能芯片131、塑封体150、晶圆布线层170和焊球190，其中基底晶圆110的表面加工有第二导电柱111，且基底晶圆110上具有芯片贴装区，第二导电柱111设置在芯片贴装区周围；多个功能芯片131倒置贴装在该芯片贴装区，其中每个功能芯片131一侧加工有第一导电柱133，第一导电柱133与基底晶圆110连接；塑封体150设置在基底晶圆110上，并包覆在功能芯片131和第二导电柱111外，晶圆布线层170设置在塑封体150上，并与第二导电柱111连接，焊球190设置在晶圆布线层170上。
在本实施例中，塑封体150中设置有两个不同尺寸的功能芯片131，同时基底晶圆110上具有一个芯片贴装区，两个功能芯片131同时贴装该芯片贴装区内。
综上所述，本实施例提供的晶圆级扇出封装结构及其制备方法，能够同时进行基底晶圆110和功能芯片131的制作，并直接将功能芯片131贴设在基底晶圆110上完成芯片制作，相较于常规的依次形成层级结构，本发明能够大幅降低工艺难度，并且能实现功能芯片131全面性包封使之提高封装可靠性，具有整体封装时间短及成本低等优势，缩短了工艺流程时间，有效改善晶圆级扇出封装的流片时间。并且，本实施例中可以制备包括多个不同尺寸功能芯片131的晶圆级扇出封装结构100，从而提升了芯片封装数量，实现了不同尺寸大小功能芯片131分别倒装入大小芯片贴装区的晶圆级扇出封装制作方法和结构。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种晶圆级扇出封装结构的制备方法，其特征在于，包括：
制备一侧加工有第一导电柱的功能芯片；
制备表面加工有第二导电柱的基底晶圆，其中所述基底晶圆上具有芯片贴装区，所述第二导电柱设置在芯片贴装区周围；
将所述功能芯片倒置入所述芯片贴装区，以使所述第一导电柱与所述基底晶圆连接；
在所述基底晶圆上设置包覆在所述功能芯片和所述第二导电柱外的塑封体；
在所述塑封体上设置与所述第二导电柱连接的晶圆布线层；
在所述晶圆布线层上植球，以形成焊球；
切割所述塑封体和所述基底晶圆；
其中，所述功能芯片和所述基底晶圆同时制备。
2.根据权利要求1所述的晶圆级扇出封装结构的制备方法，其特征在于，制备一侧加工有第一导电柱的功能芯片的步骤，包括：
提供一功能晶圆；
在所述功能晶圆上形成第一导电柱；
切割所述功能晶圆，以形成所述功能芯片。
3.根据权利要求1所述的晶圆级扇出封装结构的制备方法，其特征在于，制备表面加工有第二导电柱的基底晶圆的步骤，包括：
提供一基底硅片；
在所述基底硅片上进行重布线路工艺，以形成基底线路层；
在所述基底线路层上形成第二导电柱；
其中，所述基底线路层上具有芯片贴装区和连接导电区，连接导电区围设在所述芯片贴装区的周围，所述第二导电柱设置在所述连接导电区。
4.根据权利要求1所述的晶圆级扇出封装结构的制备方法，其特征在于，在所述塑封体上设置与所述第二导电柱电连接的晶圆布线层的步骤之前，所述方法还包括：
研磨所述塑封体，以使所述第二导电柱露出。
5.根据权利要求1所述的晶圆级扇出封装结构的制备方法，其特征在于，切割所述塑封体和所述基底晶圆的步骤之前，所述方法还包括：
研磨所述基底晶圆远离所述塑封体的一侧表面，以减薄所述基底晶圆。
6.根据权利要求5所述的晶圆级扇出封装结构的制备方法，其特征在于，研磨所述基底晶圆远离所述塑封体的一侧表面的步骤之后，所述方法还包括：
在所述基底晶圆远离所述塑封体的一侧表面设置背胶膜层。
7.根据权利要求1-6任一项所述的晶圆级扇出封装结构的制备方法，其特征在于，将所述功能芯片倒置入所述芯片贴装区的步骤，包括：
将多个所述功能芯片倒置入所述芯片贴装区，以使每个所述功能芯片上的所述第一导电柱与所述基底晶圆连接；
其中，多个所述功能芯片中至少两个尺寸不同。
8.根据权利要求1-6任一项所述的晶圆级扇出封装结构的制备方法，其特征在于，将所述功能芯片倒置入所述芯片贴装区的步骤，包括：
将多个所述功能芯片一一对应地倒置入多个所述芯片贴装区，以使每个所述功能芯片上的所述第一导电柱与所述基底晶圆连接；
其中，多个所述功能芯片中至少两个尺寸不同。
9.一种晶圆级扇出封装结构，其采用如权利要求1-8任一项所述的晶圆级扇出封装结构的制备方法制备形成，其特征在于，所述晶圆级扇出封装结构包括：
表面加工有第二导电柱的基底晶圆，其中所述基底晶圆上具有芯片贴装区，所述第二导电柱设置在芯片贴装区周围；
倒置贴装在所述芯片贴装区的功能芯片，其中所述功能芯片一侧加工有第一导电柱，所述第一导电柱与所述基底晶圆连接；
设置在所述基底晶圆上，并包覆在所述功能芯片和所述第二导电柱外的塑封体；
设置在所述塑封体上，并与所述第二导电柱连接的晶圆布线层；
以及，设置在所述晶圆布线层上的焊球。
10.根据权利要求9所述的晶圆级扇出封装结构，其特征在于，所述芯片贴装区内贴装有多个所述功能芯片，且多个所述功能芯片中至少两个尺寸不同。
11.根据权利要求9所述的晶圆级扇出封装结构，其特征在于，所述基底晶圆上设置有多个芯片贴装区，每个所述芯片贴装区内均贴装有所述功能芯片，且多个所述功能芯片中至少两个尺寸不同。
CN202210067105.3A 2022-01-20 2022-01-20 晶圆级扇出封装结构及其制备方法 Pending CN114429912A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210067105.3A CN114429912A (zh) 2022-01-20 2022-01-20 晶圆级扇出封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210067105.3A CN114429912A (zh) 2022-01-20 2022-01-20 晶圆级扇出封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN114429912A true CN114429912A (zh) 2022-05-03

Family

ID=81313413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210067105.3A Pending CN114429912A (zh) 2022-01-20 2022-01-20 晶圆级扇出封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN114429912A (zh)

Similar Documents

Publication Publication Date Title
CN106952831B (zh) 使用热与机械强化层的装置及其制造方法
US10867897B2 (en) PoP device
US7198980B2 (en) Methods for assembling multiple semiconductor devices
US7573136B2 (en) Semiconductor device assemblies and packages including multiple semiconductor device components
TWI531044B (zh) 半導體封裝及其製造方法
US7326592B2 (en) Stacked die package
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
US8093711B2 (en) Semiconductor device
US8647924B2 (en) Semiconductor package and method of packaging semiconductor devices
US20110209908A1 (en) Conductor package structure and method of the same
CN106169459A (zh) 半导体封装组件及其形成方法
CN109637985B (zh) 一种芯片扇出的封装结构及其制造方法
EP2005469B1 (en) Method of making a carrierless chip package for integrated circuit devices
US20230361091A1 (en) Electronic package and manufacturing method thereof
CN103035578B (zh) 形成具有较大载体的重构晶片的半导体器件和方法
US20130069223A1 (en) Flash memory card without a substrate and its fabrication method
US8283780B2 (en) Surface mount semiconductor device
CN115692222A (zh) 芯片封装结构及制备方法
US20080237831A1 (en) Multi-chip semiconductor package structure
US20070281393A1 (en) Method of forming a trace embedded package
CN114937608A (zh) 一种高密度互连的封装结构及其制备方法
CN114429912A (zh) 晶圆级扇出封装结构及其制备方法
US9177897B1 (en) Integrated circuit packaging system with trace protection layer and method of manufacture thereof
CN113130412A (zh) 半导体芯片封装结构及其制备方法
CN112928032A (zh) 电子封装件的制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination