CN114708837A - 像素驱动电路及其驱动方法、显示面板、显示装置 - Google Patents

像素驱动电路及其驱动方法、显示面板、显示装置 Download PDF

Info

Publication number
CN114708837A
CN114708837A CN202210394661.1A CN202210394661A CN114708837A CN 114708837 A CN114708837 A CN 114708837A CN 202210394661 A CN202210394661 A CN 202210394661A CN 114708837 A CN114708837 A CN 114708837A
Authority
CN
China
Prior art keywords
terminal
circuit
transistor
sub
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210394661.1A
Other languages
English (en)
Other versions
CN114708837B (zh
Inventor
王志冲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210394661.1A priority Critical patent/CN114708837B/zh
Publication of CN114708837A publication Critical patent/CN114708837A/zh
Application granted granted Critical
Publication of CN114708837B publication Critical patent/CN114708837B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开提供了一种像素驱动电路及其驱动方法、显示面板、显示装置，涉及显示技术领域，能过减少像素驱动电路需要的GOA驱动信号组数、降低驱动风险、减少版图布局空间占用。该像素驱动电路包括：第一晶体管、写入子电路、补偿子电路、发光控制子电路、初始化子电路和第一节点。第一晶体管与第一电压端、第一节点和补偿子电路电连接。写入子电路，与数据电压端、第一控制信号端、第一节点电连接。补偿子电路，与第二控制信号端、第一电压端和第一节点电连接。初始化子电路，与初始化信号端、第三控制信号端、发光器件的阳极电连接。发光控制子电路，与第四控制信号端、第一节点和发光器件的阳极电连接，发光器件的阴极与第二电压端电连接。

Description

像素驱动电路及其驱动方法、显示面板、显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法、显示面板、显示装置。
背景技术
在显示技术领域，有机发光二极管(Organic Light-emitting diode，OLED)显示装置由于具有色域广、对比度高、节能、可折叠性等优点，已经越来越多地被应用于高性能显示中。
OLED显示装置可以包括多个亚像素，该多个亚像素均包括一一对应设置的像素驱动电路和发光器件。其中，像素驱动电路可以在阵列基板栅极驱动(Gate Driver OnArray，GOA)驱动信号的控制下，驱动与其对应的发光器件发光。
现有技术中的像素驱动电路需要的GOA驱动信号组数多，驱动风险高，且占用版图布局空间多。
发明内容
本公开的实施例的目的在于提供一种像素驱动电路及其驱动方法、显示面板、显示装置，用于减少像素驱动电路需要的GOA驱动信号组数、降低驱动风险、减少版图布局空间占用。
为达到上述目的，本公开的实施例提供了如下技术方案：
一方面，提供一种像素驱动电路，包括：第一晶体管、写入子电路、补偿子电路、发光控制子电路、初始化子电路和第一节点。
所述第一晶体管的第一端与第一电压端电连接，所述第一晶体管的第二端与所述第一节点电连接，所述第一晶体管的控制端与补偿子电路电连接；所述第一晶体管被配置为在所述补偿子电路的作用下将第一电压端的电压写入第一节点。
所述写入子电路与数据电压端、第一控制信号端、所述第一节点电连接；所述写入子电路被配置为根据所述第一控制信号端的信号，将数据电压端的电压写入第一节点。
所述补偿子电路与第二控制信号端、所述第一电压端和所述第一节点电连接；所述补偿子电路被配置为根据所述第二控制信号端的信号控制所述第一晶体管将第一电压端的电压写入所述第一节点，并在所述数据电压端的电压写入所述第一节点后，将所述第一节点的电压耦合至所述第一晶体管的控制端。
所述初始化子电路与初始化信号端、第三控制信号端、发光器件的阳极电连接；所述初始化子电路被配置为根据第三控制信号端的信号，将所述初始化信号端的电压作为复位电压传输至所述发光器件的阳极。
所述发光控制子电路，与第四控制信号端、所述第一节点和所述发光器件的阳极电连接；所述发光器件的阴极与第二电压端电连接；所述发光控制子电路被配置为根据所述第四控制信号端的信号，将第一电压端与第二电压端之间形成电流通路，以驱动所述发光器件发光。
本公开实施例提供的像素驱动电路，通过将初始化子电路与其他子电路独立开，连接于发光器件的阳极，使得发光器件的阳极复位操作可以仅在驱动周期的一个阶段进行。即，在第一节点N1的电位变化值耦合至第一晶体管M1的控制端后，发光器件的阳极电位仍然为初始化信号端的电压，无需在该阶段再次进行复位操作。从而，使得与初始化子电路电连接的控制信号端的信号，在该驱动周期的第二个阶段可以处于低电平，进而使得该控制信号端的信号与第一控制信号端的信号变为波形相同的同一组GOA驱动信号，可以由同一个GOA移位提供。从而，实现减少该像素驱动电路所需要的GOA驱动信号组数，进而实现降低驱动风险，简化版图布局。
在一些实施例中，所述补偿子电路包括第二晶体管和第一电容。所述第二晶体管的控制端与所述第二控制信号端电连接，所述第二晶体管的第一端与所述第一电压端电连接，所述第二晶体管的第二端与所述第一晶体管的控制端和所述第一电容的第一端电连接；所述第一电容的第二端与所述第一节点电连接。
所述补偿子电路被配置为通过所述第一电容，将所述第一节点的电压耦合至所述第一晶体管的控制端。
在一些实施例中，所述初始化子电路包括第三晶体管。所述第三晶体管的控制端与所述第三控制信号端电连接，所述第三晶体管的第一端与所述初始化信号端电连接，所述第三晶体管的第二端与所述发光器件的阳极电连接。
在一些实施例中，所述第三控制信号端的信号可以与所述第一控制信号端的信号或者所述第二控制信号端的信号相同；
或者，所述第三控制信号端的信号还可以为所述第四控制信号端的信号的反相信号。
在一些实施例中，所述写入子电路包括第四晶体管，所述第四晶体管的控制端与所述第一控制信号端电连接，所述第四晶体管的第一端与所述数据电压端电连接，所述第四晶体管的第二端与所述第一节点电连接。
在一些实施例中，所述发光控制子电路包括第五晶体管，所述第五晶体管的控制端与所述第四控制信号端电连接，所述第五晶体管的第一端与所述第一节点电连接，所述第五晶体管的第二端与所述发光器件的阳极电连接。
在一些实施例中，所述第一电容为叠层电容。
另一方面，提供一种显示面板，包括多个亚像素，每个亚像素均包括发光器件以及如上述任一实施例所述的像素驱动电路。
在一些实施例中，所述显示面板还包括与所述像素驱动电路电连接的多条扫描信号线；
每行亚像素中的像素驱动电路的第一控制信号端，以及相邻的下一行亚像素中的像素驱动电路的第二控制信号端均与所述每行亚像素对应的扫描信号线电连接。
又一方面，提供一种显示装置，所述显示装置包括柔性电路板以及如上述任一实施例所述的显示面板；所述柔性电路板与所述显示面板电连接。
再一方面，提供一种像素驱动电路的驱动方法，所述像素驱动电路包括：第一晶体管，写入子电路，补偿子电路，发光控制子电路，初始化子电路和第一节点。
所述像素驱动电路的驱动方法的一个驱动周期包括：阈值电压检测阶段、数据写入阶段和发光阶段。
在所述阈值电压检测阶段，所述补偿子电路根据第二控制信号端的信号，控制所述第一晶体管将第一电压端的电压写入所述第一节点。
在所述数据写入阶段，所述写入子电路根据第一控制信号端的信号，将数据电压端的电压写入第一节点；所述补偿子电路将所述第一节点的电压耦合至所述第一晶体管的控制端。
在所述阈值电压检测阶段和/或所述数据写入阶段，所述初始化子电路根据第三控制信号端的信号，将初始化信号端的电压作为复位电压传输至发光器件的阳极。
在所述发光阶段，所述发光控制子电路根据第四控制信号端的信号，将第一电压端与第二电压端之间形成电流通路，以驱动所述发光器件发光。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为根据一些实施例的显示装置的结构图；
图2为根据一些实施例的显示模组的结构图；
图3为根据一些实施例的显示面板的结构图之一；
图4为现有技术中的像素驱动电路的结构图；
图5为现有技术中的像素驱动电路的驱动方法的时序图；
图6为根据一些实施例的像素驱动电路的结构图之一；
图7为根据一些实施例的像素驱动电路的驱动方法的时序图之一；
图8为根据一些实施例的像素驱动电路的结构图之二；
图9为根据一些实施例的像素驱动电路的驱动方法的时序图之二；
图10为根据一些实施例的显示面板的结构图之二；
图11为图3中沿剖面线A-A＇处的剖视图；
图12A为根据一些实施例的显示面板的版图设计图之一；
图12B为根据一些实施例的显示面板的版图设计图之二；
图12C为根据一些实施例的显示面板的版图设计图之三；
图12D为根据一些实施例的显示面板的版图设计图之四；
图12E为根据一些实施例的显示面板的版图设计图之五；
图12F为根据一些实施例的显示面板的版图设计图之六；
图13为根据一些实施例的像素驱动电路的驱动方法的流程图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例”、“一些实施例”、“示例性实施例”、“示例”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。
“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。
如本文中所使用，根据上下文，术语“如果”任选地被解释为意思是“当……时”或“在……时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定……”或“如果检测到[所陈述的条件或事件]”任选地被解释为是指“在确定……时”或“响应于确定……”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。
本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
如本文所使用的那样，“约”、“大致”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。
应当理解的是，当层或元件被称为在另一层或基板上时，可以是该层或元件直接在另一层或基板上，或者也可以是该层或元件与另一层或基板之间存在中间层。
在显示技术领域，OLED显示装置由于具有色域广、对比度高、节能、可折叠性等优点，已经越来越多地被应用于高性能显示中。
如图1所示，本公开的一些实施例提供一种显示装置100，该显示装置100可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是的图像的任何装置。更明确地说，预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。
在一些实施例中，该显示装置100包括显示模组110和壳体130。
在一些实施例中，如图2所示，显示模组110包括显示面板111、柔性电路板112、驱动芯片以及其他电子配件等。
上述显示面板111的类型包括多种，可以根据实际需要选择设置。
示例性地，上述显示面板111可以为电致发光显示面板，例如，可以为有机发光二极管(Organic Light Emitting Diode，简称OLED)显示面板、量子点发光二极管(QuantumDot Light Emitting Diodes，简称QLED)显示面板等，本公开实施例对此不做具体限定。
下面以上述显示面板111为OLED显示面板为例，对本公开的一些实施例进行示意性说明。
在一些实施例中，如图2和图3所示，上述显示面板111具有显示区A，以及设置在显示区至少一侧的周边区B。图2和图3中均以周边区B围绕显示区A为例进行示意。
其中，显示区A为显示图像的区域，显示区A被配置为设置亚像素P。周边区B为不显示图像的区域，周边区B被配置为设置显示驱动电路，例如，栅极驱动电路和源极驱动电路。
示例性地，如图2和图3所示，上述显示面板111包括设置在衬底1的一侧、且位于显示区A的多个亚像素P。在一些示例中，上述多个亚像素P至少包括第一颜色亚像素、第二颜色亚像素和第三颜色亚像素。示例性的，第一颜色、第二颜色和第三颜色可以为三基色(例如红色、绿色和蓝色)。
该多个亚像素P排列为多行和多列，每行包括沿第一方向X排列为的多个亚像素P，每列包括沿第二方向Y排列的多个亚像素P。其中，每行亚像素P可以包括多个亚像素P，每列亚像素P可以包括多个亚像素P。
此处，第一方向X和第二方向Y相互交叉。第一方向X和第二方向Y之间的夹角可以根据实际需要选择设置。示例性地，第一方向X和第二方向Y之间的夹角可以为85°、89°或90°等。
在一些实施例中，如图2和图3所示，上述显示面板111还可以包括设置在衬底1的一侧、且位于显示区A的多条栅线GL以及多条数据线DL。其中，该多条栅线GL沿第一方向X延伸，该多条数据线DL沿第二方向Y延伸。
示例性地，可以将沿第一方向X排列成一行的亚像素P称为同一行亚像素P，将沿第二方向Y排列成一列的亚像素P称为同一列亚像素P。同一行亚像素P可以与同一条栅线GL电连接，同一列亚像素P可以与同一条数据线DL电连接。
每个亚像素P均可以包括像素驱动电路10以及与像素驱动电路10电连接的发光器件。其中，一条栅线GL可以与同一行亚像素P中的多个像素驱动电路10电连接，一条数据线DL可以与同一列亚像素P中的多个像素驱动电路10电连接。
对于每一个亚像素P，其像素驱动电路10可以通过栅线GL接收GOA驱动信号，并通过数据线DL接收数据电压端的电压信号，以使得该像素驱动电路10在GOA驱动信号的控制下，驱动对应的发光器件根据数据电压端的电压信号进行发光。
如图4所示，现有技术中的像素驱动电路10包括6个薄膜场效应晶体管(Thin FilmTransistor，TFT)和2个电容。该6个TFT分别为晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5和晶体管T6。该2个电容分别为电容C1和电容C2。其中，晶体管T1的控制端与发光控制信号端EM1电连接，晶体管T1的第一端与第一电压端ELVDD电连接，晶体管T1的第二端与晶体管T2的第一端和晶体管T3的第一端电连接。晶体管T2的控制端与复位控制信号端Rst电连接，晶体管T2的第二端与晶体管T3的控制端和电容C1的第一端电连接。晶体管T3的第二端与晶体管T4的第一端和晶体管T5的第一端电连接。电容C1的第二端与晶体管T5的第二端、晶体管T6的第一端、电容C2的第一端、以及有机发光二极管D的阳极电连接。晶体管T5的控制端与发光控制信号端EM2电连接。晶体管T6的控制端与复位控制信号端Rst电连接，晶体管T6的第二端与初始化信号端Vint电连接。晶体管T4的控制端和电容C2的第二端均与控制信号端Gate电连接，晶体管T4的第二端与数据电压端Vdata电连接。有机发光二极管D的阴极与第二电压端ELVSS电连接。
参照图4和图5，现有技术的像素驱动电路10的一个驱动周期分为t1、t2和t3三个阶段。
其中，在t1阶段，复位控制信号端Rst的信号和发光控制信号端EM1的信号处于高电平，控制信号端Gate的信号和发光控制信号端EM2的信号处于低电平。即，在该t1阶段，晶体管T1、晶体管T2和晶体管T6导通，晶体管T4和晶体管T5关断，使得初始化信号端Vint的电压可以通过晶体管T6输入有机发光二极管D的阳极和电容C1的第二端，从而实现有机发光二极管D阳极电位的复位。并且，在晶体管T1和晶体管T2导通的情况下，第一电压端ELVDD的电压可以通过晶体管T1输入晶体管T3的第一端和晶体管T2的第一端，并通过晶体管T2输入晶体管T3的控制端和电容C1的第一端。电容C1将初始化信号端Vint的电压耦合至晶体管T3的控制端后，晶体管T3的控制端电位高于其第一端电位，晶体管T3会导通，从而使第一电压端ELVDD的电压可以通过该晶体管T3传输至晶体管T5的第一端。
在t2阶段，复位控制信号端Rst的信号和控制信号端Gate的信号处于高电平，发光控制信号端EM1的信号和发光控制信号端EM2的信号处于低电平。即，在该t2阶段，晶体管T2、晶体管T4和晶体管T6导通，晶体管T1和晶体管T5关断。在晶体管T4导通的情况下，数据电压端Vdata的电压可以通过晶体管T4输入晶体管T5的第一端。
在t3阶段，发光控制信号端EM1的信号和发光控制信号端EM2的信号处于高电平，复位控制信号端Rst的信号和控制信号端Gate的信号处于低电平。即，在该t3阶段，晶体管T1和晶体管T5导通，晶体管T2、晶体管T6和晶体管T4关断，使得像素驱动电路10的第一电压端ELVDD与第二电压端ELVSS之间形成电流通路，从而实现驱动有机发光二极管D发光。
可见，现有技术中的像素驱动电路10需要4组不同的GOA驱动信号(即，复位控制信号端Rst的信号、控制信号端Gate的信号、发光控制信号端EM1的信号和发光控制信号端EM2的信号)，若其中某一组或者几组GOA驱动信号出现驱动故障，则该像素驱动电路10整体无法驱动，故其驱动风险高。此外，在上述现有技术中，每一行亚像素的像素驱动电路10的4个控制信号端，均分别与对应的信号线电连接，即每一行亚像素的像素驱动电路10至少需要连接4条信号线，故该像素驱动电路10占用版图布局空间多。
针对上述技术问题，本公开提供了一种像素驱动电路10。下面结合图6，对该像素驱动电路10的结构进行描述。
如图6所示，本公开提供的像素驱动电路10包括：第一晶体管M1、写入子电路11、补偿子电路12、发光控制子电路13、初始化子电路14和第一节点N1。
其中，第一晶体管M1的第一端与第一电压端ELVDD电连接，第一晶体管M1的第二端与第一节点N1电连接，第一晶体管M1的控制端与补偿子电路12电连接。第一晶体管M1被配置为在补偿子电路12的作用下将第一电压端ELVDD的电压写入第一节点N1。
应理解，本公开实施例中提到的晶体管可以是第一端为漏极，第二端为源极；也可以是第一端为源极，第二端为漏极，对此不作限定。此外，根据晶体管导电方式的不同，可以将晶体管分为增强型晶体管和耗尽型晶体管；根据制备晶体管所需衬底的不同，可以将晶体管分为TFT和金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)；根据晶体管导电沟道类型的不同，可以将晶体管分为P型晶体管和N型晶体管。本公开实施例中均以像素驱动电路10中的晶体管为增强型N型MOSFET为例，本发明实施例不对像素电路中晶体管的类型进行限定。
写入子电路11与数据电压端Vdata、第一控制信号端Gate、第一节点N1电连接；写入子电路11被配置为根据第一控制信号端Gate的信号，将数据电压端Vdata的电压写入第一节点N1。
补偿子电路12与第二控制信号端Rst、第一电压端ELVDD和第一节点N1电连接；补偿子电路12被配置为根据第二控制信号端Rst的信号控制第一晶体管M1将第一电压端的电压写入第一节点N1，并在数据电压端Vdata的电压写入第一节点N1后，将第一节点N1的电压耦合至第一晶体管M1的控制端。
初始化子电路14与初始化信号端Vint、第三控制信号端、发光器件D0的阳极电连接；初始化子电路14被配置为根据第三控制信号端的信号，将初始化信号端Vint的电压作为复位电压传输至发光器件D0的阳极。
示例性地，上述第三控制信号端的信号可以与第一控制信号端Gate的信号或者第二控制信号端Rst的信号相同。或者，该第三控制信号端的信号也可以为第四控制信号端EM的信号的反相信号。应理解，图6仅是以第三控制信号端的信号与第二控制信号端Rst的信号相同(即初始化子电路14与第二控制信号端Rst电连接)为例进行的示例性说明，本公开对此不作限定。
发光控制子电路13与第四控制信号端EM、第一节点N1和发光器件D0的阳极电连接；发光器件D0的阴极与第二电压端ELVSS电连接；发光控制子电路13被配置为根据第四控制信号端EM的信号，将第一电压端ELVDD与第二电压端ELVSS之间形成电流通路，以驱动发光器件D0发光。
下面，结合图6和图7，对本公开提供的像素驱动电路10的工作过程进行示例性说明。
参照图7，在一些实施例中，本公开提供的像素驱动电路10的一个驱动周期可以包括阈值电压检测阶段(t1)、数据写入阶段(t2)和发光阶段(t3)。
其中，在阈值电压检测阶段，向第一控制信号端Gate和第四控制信号端EM输入低电平信号，向第二控制信号端Rst输入高电平信号。此时，在第二控制信号端Rst的信号的控制下，补偿子电路12工作，可以控制第一晶体管M1导通，从而使得第一电压端ELVDD的电压VDD通过第一晶体管M1传输至第一节点N1。另外，在第二控制信号端Rst的信号的控制下，初始化子电路14工作，可以将初始化信号端Vint的电压Vinitial作为复位电压传输至发光器件D0的阳极，实现发光器件D0的阳极复位。
在数据写入阶段，向第二控制信号端Rst和第四控制信号端EM输入低电平信号，向第一控制信号端Gate输入高电平信号。此时，在第一控制信号端Gate的信号的控制下，写入子电路11工作，从而使得数据电压端Vdata的电压可以写入第一节点N1。当电压Vdata写入第一节点N1后，补偿子电路12可以将第一节点N1的电位变化值耦合至第一晶体管M1的控制端。
在发光阶段，向第一控制信号端Gate和第二控制信号端Rst输入低电平信号，向第四控制信号端EM输入高电平信号。此时，在第四控制信号端EM的信号的控制下，发光控制子电路13工作，从而使得第一电压端ELVDD与第二电压端ELVSS之间形成电流通路，以驱动发光器件D0发光。
本公开实施例提供的像素驱动电路，通过将初始化子电路14与其他子电路独立开，连接于发光器件D0的阳极，使得发光器件D0的阳极复位操作可以仅在阈值电压检测阶段进行。即，在数据写入阶段，第一节点N1的电位变化值耦合至第一晶体管M1的控制端后，发光器件D0的阳极电位仍然为初始化信号端Vint的电压Vinitial，无需在该阶段再次进行复位操作。从而，使得与初始化子电路14电连接的第二控制信号端Rst的信号，在该数据写入阶段可以处于低电平，进而使得第二控制信号端Rst的信号与第一控制信号端Gate的信号变为波形相同的同一组GOA驱动信号，可以由同一个GOA移位提供。从而，实现减少该像素驱动电路所需要的GOA驱动信号组数，进而实现降低驱动风险，简化版图布局。
示例性地，本公开提供的像素驱动电路10的初始化子电路14也可以是被配置为根据第一控制信号端Gate，或者第四控制信号端EM的信号的反相信号IEM，将初始化信号端Vint的电压作为复位电压传输至发光器件D0的阳极。
作为一种可能的实现方式，初始化子电路14在数据写入阶段，根据第一控制信号端Gate的信号，将初始化信号端Vint的电压作为复位电压传输至发光器件D0的阳极。
例如，结合图6和图7，在阈值电压检测阶段，向第一控制信号端Gate输入低电平信号；在数据写入阶段，向第一控制信号端Gate输入高电平信号。此时，在第一控制信号端Gate的信号的控制下，初始化子电路14在数据写入阶段工作，从而控制初始化信号端Vint的电压Vinitial在数据写入阶段通过初始化子电路14输入发光器件D0的阳极。
作为另一种可能的实现方式，初始化子电路14在阈值电压检测阶段和数据写入阶段，根据第四控制信号端EM的信号的反相信号IEM，将初始化信号端Vint的电压作为复位电压传输至发光器件D0的阳极。
例如，结合图6和图9，在阈值电压检测阶段和数据写入阶段，向第三控制信号端IEM输入高电平信号。此时，初始化子电路14在阈值电压检测阶段和数据写入阶段工作，从而控制初始化信号端Vint的电压Vinitial在阈值电压检测阶段和数据写入阶段通过初始化子电路14输入发光器件D0的阳极。
下面，参照图8，对本公开提供的像素驱动电路10的各个子电路的结构作示例性说明。
在一些实施例中，如图8所示，补偿子电路12包括第二晶体管M2和第一电容C1。其中，第二晶体管M2的控制端与第二控制信号端Rst电连接，第二晶体管M2的第一端与第一电压端ELVDD电连接，第二晶体管M2的第二端与第一晶体管M1的控制端和第一电容C1的第一端电连接；第一电容C1的第二端与第一节点N1电连接。
在该实施例中，在阈值电压检测阶段，向第一控制信号端Gate和第四控制信号端EM输入低电平信号，向第二控制信号端Rst输入高电平信号。此时，在第二控制信号端Rst的信号的控制下，第二晶体管M2导通。这样，当第一电压端ELVDD的电压VDD通过第二晶体管M2输入第一晶体管M1的控制端至后，第一晶体管M1的控制端的电位会高于其第二端的电位，此时第一晶体管M1导通，第一电压端ELVDD的电压VDD通过第一晶体管M1写入第一节点N1(也即向第一节点N1充电)。示例性地，当第一节点N1的电位为VDD-Vth时，第一晶体管M1关断，充电停止。其中，Vth为第一晶体管M1的阈值电压。
在一些实施例中，初始化子电路14包括第三晶体管M3，第三晶体管M3的控制端与第三控制信号端电连接，第三晶体管M3的第一端与初始化信号端Vint电连接，第三晶体管M3的第二端与发光器件D0的阳极电连接。在该实施例中，在阈值电压检测阶段，向第三控制信号端输入高电平信号。此时，在第三控制信号端的信号的控制下，第三晶体管M3导通。这样，初始化信号端Vint的电压Vinitial会在该阈值电压检测阶段，通过第三晶体管M3输入发光器件D0的阳极。
示例性地，第三控制信号端的信号可以与第一控制信号端Gate的信号或者第二控制信号端Rst的信号相同。或者，第三控制信号端的信号还可以为第四控制信号端EM的信号的反相信号。
在一些实施例中，写入子电路11包括第四晶体管M4，第四晶体管M4的控制端与第一控制信号端Gate电连接，第四晶体管M4的第一端与数据电压端Vdata电连接，第四晶体管M4的第二端与第一节点N1电连接。在该实施例中，在数据写入阶段，向第一控制信号端Gate输入高电平信号，向第二控制信号端Rst和第四控制信号端EM输入低电平信号。此时，在第一控制信号端Gate的信号的控制下，第四晶体管M4导通。这样，数据电压端Vdata的电压Vdata会在该数据写入阶段通过第四晶体管M4写入第一节点N1。
在一些实施例中，补偿子电路12被配置为通过第一电容C1，将第一节点N1的电压耦合至第一晶体管M1的控制端。在该实施例中，在数据写入阶段，当电压Vdata写入第一节点N1后，补偿子电路12的第一电容C1可以将第一节点N1的电位变化值Vdata-(VDD-Vth)耦合至第一晶体管M1的控制端。此时，第一晶体管M1的控制端的电位为VDD+[Vdata-(VDD-Vth)]，即Vdata+Vth。
在一些实施例中，发光控制子电路13包括第五晶体管M5，第五晶体管M5的控制端与第四控制信号端EM电连接，第五晶体管M5的第一端与第一节点N1电连接，第五晶体管M5的第二端与发光器件D0的阳极电连接。在该实施例中，在发光阶段，向第一控制信号端Gate和第二控制信号端Rst输入低电平信号，向第四控制信号端EM输入高电平信号。此时，在第四控制信号端EM的信号的控制下，第五晶体管M5导通。这样，第一电压端ELVDD与第二电压端ELVSS之间形成电流通路，驱动电流通过第一晶体管M1和第五晶体管M5流至发光器件D0的阳极，发光器件D0发光。
示例性地，在发光阶段，发光器件D0阳极的电位从前一阶段的Vinitial变为本阶段的Voled。此时，第一晶体管M1的控制端的电位随发光器件D0阳极的电位变化，变为Vdata+Vth+(Voled-Vinitial)。
因此，在发光阶段，第一晶体管M1的栅极与源极之间的压差Vgs＝Vdata+Vth+(Voled-Vinitial)-Voled＝Vdata+Vth-Vinitial。这样，此时流经第一晶体管M1的驱动电流为：
I＝K(Vgs-Vth)2＝K(Vdata-Vinitial)2
其中，K为系数，
Figure BDA0003596911590000121
Figure BDA0003596911590000122
第一晶体管M1的宽长比，Cox为第一晶体管M1的栅极绝缘层电容，μ为第一晶体管M1的载流子迁移率。
一些实施例中，第一电容C1为叠层电容。例如，第一电容C1可以为固态叠层高分子电容(Multilayer Polymer Capacitor，MLPC)。利用叠层电容体积小、高低温性能佳的特征，可以进一步减少版图空间占用、提升像素驱动电路10的高低温性能。
如图10所示，本公开一些实施例提供一种显示面板200。该显示面板200包括多个亚像素P，每个亚像素P均包括发光器件D0以及如前文所述的像素驱动电路10。
本公开一些实施例所提供的显示面板200所能实现的有益效果，至少包含与本公开一些实施例所提供的像素驱动电路10所能达到的相同的有益效果，在此不做赘述。
作为一种可能的实现方式，参照图10，本公开提供的显示面板200还包括与像素驱动电路10电连接的多条扫描信号线RS。其中，每行亚像素中的像素驱动电路10的第一控制信号端Gate，以及相邻的下一行亚像素中的像素驱动电路10的第二控制信号端Rst均与该每行亚像素对应的扫描信号线RS电连接。其中，栅线GL被配置为向该亚像素P的像素驱动电路10传输第一控制信号端Gate的信号。发光控制信号线EM被配置为向该亚像素P的像素驱动电路10传输第四控制信号端EM的信号。扫描信号线RS被配置为向该亚像素P的像素驱动电路10传输第二控制信号端Rst的信号。数据线DL被配置为向该亚像素P的像素驱动电路10传输数据电压端Vdata的电压。其中，数据电压端Vdata的电压来自于与各条数据线DL耦接的源极驱动器S。
在该种实现方式下，每行亚像素的像素驱动电路10的第一控制信号端Gate与其相邻的下一行亚像素中的像素驱动电路10的第二控制信号端Rst共用一条扫描信号线RS，有利于减少显示面板200所需的扫描信号线数量，从而减少显示面板200中扫描信号线所占用的空间，简化了显示面板200中的版图布局，为显示面板200的窄边框设计提供便利。
作为另一种可能的实现方式，本公开提供的显示面板200中，每行亚像素中的像素驱动电路10的第一控制信号端Gate可以与其对应的栅线GL电连接，每行亚像素中的像素驱动电路10的第二控制信号端Rst可以与其对应的扫描信号线RS电连接。
另外，本公开提供的显示面板200中，每行亚像素中的像素驱动电路10的第四控制信号端EM的信号可以为固定宽度信号，也可以为脉宽调制信号。当第四控制信号端EM的信号为脉宽调制信号时，第四控制信号端EM的一个信号可以同时驱动至少2行像素。
此外，当本公开提供的显示面板200的像素驱动电路10的第三控制信号端的信号为第四控制信号端EM的信号的反相信号IEM时，该反相信号IEM可以是由GOA上第四控制信号端EM的信号的生成单元生成的，也可以是由GOA上其他单独的信号生成单元生成的。示例性地，可以通过在第四控制信号端EM的信号生成单元上增加一个反相器模块，实现由同一个生成单元生成第四控制信号端EM的信号和反相信号IEM。
示例性地，本公开提供的显示面板的局部截面结构可以参照图11。如图11所示，子像素P包括发光器件D0和像素驱动电路10，像素驱动电路10包括多个晶体管101。晶体管101包括有源层1011、源极1012、漏极1013和栅极1014，源极1012和漏极1013分别与有源层1011接触。沿垂直于衬底1且远离衬底1的方向，发光器件D0包括依次设置的第一电极层d1、发光功能层d2以及第二电极层d3，第一电极层d1和多个晶体管101中至少一个晶体管101的源极1012或漏极1013电连接，图11中以第一电极层d1和晶体管101的源极1012电连接进行示意。例如，结合图8所示的像素驱动电路10，图11中的第一电极层d1可以与图8所示的像素驱动电路10中的第五晶体管M5的源极1012电连接。
需要说明的是，上述源极1012和漏极1013可以互换，即图11中的1012表示漏极，图11中的1013表示源极。
在一些实施例中，发光功能层d2仅包括发光层。在另一些实施例中，发光功能层d2除包括发光层外，还包括电子传输层(election transporting layer，简称ETL)、电子注入层(election injection layer，简称EIL)、空穴传输层(hole transporting layer，简称HTL)和空穴注入层(hole injection layer，简称HIL)中的至少一个。
在一些实施例中，如图11所示，显示面板200还包括像素界定层d4，像素界定层d4包括多个开口区，一个发光器件D0设置于一个开口区中。
在一些实施例中，如图11所示，显示面板200还包括设置于晶体管101和第一电极层d1之间的第一平坦层d5。
在一些实施例中，如图11所示，显示面板200还包括设置于发光器件D0远离衬底1的一侧的封装层2。其中，封装层2可以为封装薄膜，还可以为封装盖板。
示例性地，本公开提供的显示面板200的版图设计方式可以参照图12A、图12B、图12C、图12D、图12E及图12F。
其中，图12A示出了该显示面板200的有源层Poly的一种布局方式。示例性地，该有源层Poly可以作为上述像素驱动电路10中多个晶体管101的有源层1011。
图12B示出了该显示面板200的第一金属层Gate1的一种布局方式。示例性地，该第一金属层Gate1可以作为上述像素驱动电路10中多个晶体管101的栅极1014。例如，该第一金属层Gate1可以作为各个晶体管101的栅极1014，用于连接上述图8所示的像素驱动电路10中的第一控制信号端Gate、第二控制信号端Rst和第四控制信号端EM。当每行亚像素的像素驱动电路10的第一控制信号端Gate与其相邻的下一行亚像素中的像素驱动电路10的第二控制信号端Rst共用一条扫描信号线RS时，如图12B所示，该第一金属层连接第一控制信号端Gate或第二控制信号端Rst的第一金属层Gate1的区域可以公用。如此一来，可以简化第一金属层Gate1的版图设计，缩小版图所占用的空间。
图12C示出了该显示面板200的第二金属层Gate2的布局方式。图12D示出了该显示面板200的接触孔层CNT的布局方式，该接触孔层CNT可以用于连接该显示面板200的版图中的各个层，还可以用于固定和定位该版图中的各个器件。
图12E示出了该显示面板200的第三金属层SD的布局方式。示例性地，该第三金属层SD可以作为上述像素驱动电路10中各个晶体管的源、漏极。示例性地，该第三金属层SD可以用于连接上述像素驱动电路10中的第一电压端ELVDD、数据电压端Vdata、初始化信号端Vint和第二电压端ELVSS。
示例性地，将前述显示面板200的各层逐层集成后，可以得到如图12F所示的版图结构。示例性地，如图12F所示，该显示面板200还可以包含至少一个绝缘层PLN。
应理解，本公开提供的显示面板200的版图中还可以包含图12F中未示出的其他结构，本申请对此不做限制。
如图13所示，本公开一些实施例提供一种像素驱动电路10的驱动方法。该像素驱动电路10包括：第一晶体管M1，写入子电路11，补偿子电路12，发光控制子电路13，初始化子电路14和第一节点N1。该像素驱动电路10的驱动方法的一个驱动周期包括：阈值电压检测阶段、数据写入阶段和发光阶段。
在阈值电压检测阶段：
S1、补偿子电路12根据第二控制信号端Rst的信号，控制第一晶体管M1将第一电压端ELVDD的电压VDD写入第一节点N1。
示例性地，结合图8和图9，在阈值电压检测阶段，向第一控制信号端Gate和第四控制信号端EM输入低电平信号，向第二控制信号端Rst输入高电平信号。即，在阈值电压检测阶段，第二晶体管M2导通，第四晶体管M4和第五晶体管M5关断。这样，当第一电压端ELVDD的电压VDD通过第二晶体管M2输入第一晶体管M1的控制端至后，第一晶体管M1的控制端的电位会高于其第二端的电位，此时第一晶体管M1导通。第一晶体管M1导通后，第一电压端ELVDD的电压VDD会通过第一晶体管M1将第一电压端的电压写入第一节点N1(也即向第一节点N1充电)，且当第一节点N1的电位为VDD-Vth时，第一晶体管M1关断，充电停止。
在阈值电压检测阶段和/或数据写入阶段：
S2、初始化子电路14根据第三控制信号端的信号，将初始化信号端Vint的电压作为复位电压传输至发光器件D0的阳极。
作为第一种可能的实现方式，初始化子电路14在阈值电压检测阶段，根据第三控制信号端的信号，将初始化信号端Vint的电压Vinitial作为复位电压传输至发光器件D0的阳极。示例性地，在该种实现方式下，第三控制信号端的信号与第二控制信号端Rst的信号相同。
示例性地，结合图8和图9，在阈值电压检测阶段，向第二控制信号端Rst输入高电平信号。即，在阈值电压检测阶段，第三晶体管M3导通。这样，初始化信号端Vint的电压Vinitial会在阈值电压检测阶段，通过第三晶体管M3输入发光器件D0的阳极。
作为第二种可能的实现方式，初始化子电路14在数据写入阶段，根据第三控制信号端的信号，将初始化信号端Vint的电压作为复位电压传输至发光器件D0的阳极。示例性地，在该种实现方式下，第三控制信号端的信号与第一控制信号端Gate的信号相同。
示例性地，结合图8和图9，在阈值电压检测阶段，向第一控制信号端Gate输入低电平信号；在数据写入阶段，向第一控制信号端Gate输入高电平信号。即，第三晶体管M3在阈值电压检测阶段关断，且在数据写入阶段导通。这样，初始化信号端Vint的电压Vinitial会在数据写入阶段，通过第三晶体管M3输入发光器件D0的阳极。
作为第三种可能的实现方式，初始化子电路14在阈值电压检测阶段和数据写入阶段，根据第三控制信号端的信号，将初始化信号端Vint的电压作为复位电压传输至发光器件D0的阳极。示例性地，在该种实现方式下，第三控制信号端的信号为第四控制信号端EM的信号的反相信号IEM。
示例性地，结合图8和图9，在阈值电压检测阶段和数据写入阶段，向第三控制信号端IEM输入高电平信号。即，第三晶体管M3在阈值电压检测阶段和数据写入阶段导通。这样，初始化信号端Vint的电压Vinitial会在阈值电压检测阶段和数据写入阶段，通过第三晶体管M3输入发光器件D0的阳极。
在数据写入阶段：
S3、写入子电路11根据第一控制信号端Gate的信号，将数据电压端Vdata的电压写入第一节点N1；补偿子电路12将第一节点N1的电压耦合至第一晶体管M1的控制端。
示例性地，结合图8和图9，在数据写入阶段，向第一控制信号端Gate输入高电平信号，向第二控制信号端Rst和第四控制信号端EM输入低电平信号。即，在数据写入阶段，第四晶体管M4导通。这样，数据电压端Vdata的电压Vdata会通过第四晶体管M4写入第一节点N1。
示例性地，继续结合图8和图9，当电压Vdata写入第一节点N1后，补偿子电路12的第一电容C1可以将第一节点N1的电位变化值Vdata-(VDD-Vth)耦合至第一晶体管M1的控制端。此时，第一晶体管M1的控制端的电位为VDD+[Vdata-(VDD-Vth)]，即Vdata+Vth。
在发光阶段：
S4、发光控制子电路13根据第四控制信号端EM的信号，将第一电压端ELVDD与第二电压端ELVSS之间形成电流通路，以驱动发光器件D0发光。
示例性地，结合图8和图9，在发光阶段，向第一控制信号端Gate和第二控制信号端Rst输入低电平信号，向第四控制信号端EM输入高电平信号。即，在发光阶段，第五晶体管M5导通，第四晶体管M2和第二晶体管M4关断。这样，发光器件D0阳极的电位从前一阶段的Vinitial变为本阶段的Voled。此时，第一晶体管M1的控制端的电位随发光器件D0阳极的电位变化，变为Vdata+Vth+(Voled-Vinitial)。
因此，在发光阶段，第一晶体管M1的栅极与源极之间的压差Vgs＝Vdata+Vth+(Voled-Vinitial)-Voled＝Vdata+Vth-Vinitial。这样，此时流经第一晶体管M1的驱动电流为：
I＝K(Vgs-Vth)2＝K(Vdata-Vinitial)2
本公开一些实施例所提供的像素驱动电路10的驱动方法所能实现的有益效果，至少包含与本公开一些实施例所提供的像素驱动电路10所能达到的相同的有益效果，在此不做赘述。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种像素驱动电路，其特征在于，包括：第一晶体管、写入子电路、补偿子电路、发光控制子电路、初始化子电路和第一节点；
所述第一晶体管的第一端与第一电压端电连接，所述第一晶体管的第二端与所述第一节点电连接，所述第一晶体管的控制端与补偿子电路电连接；所述第一晶体管被配置为在所述补偿子电路的作用下将第一电压端的电压写入第一节点；
所述写入子电路与数据电压端、第一控制信号端、所述第一节点电连接；所述写入子电路被配置为根据所述第一控制信号端的信号，将数据电压端的电压写入第一节点；
所述补偿子电路与第二控制信号端、所述第一电压端和所述第一节点电连接；所述补偿子电路被配置为根据所述第二控制信号端的信号控制所述第一晶体管将第一电压端的电压写入所述第一节点，并在所述数据电压端的电压写入所述第一节点后，将所述第一节点的电压耦合至所述第一晶体管的控制端；
所述初始化子电路与初始化信号端、第三控制信号端、发光器件的阳极电连接；所述初始化子电路被配置为根据第三控制信号端的信号，将所述初始化信号端的电压作为复位电压传输至所述发光器件的阳极；
所述发光控制子电路与第四控制信号端、所述第一节点和所述发光器件的阳极电连接；所述发光器件的阴极与第二电压端电连接；所述发光控制子电路被配置为根据所述第四控制信号端的信号，将第一电压端与第二电压端之间形成电流通路，以驱动所述发光器件发光。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述补偿子电路包括第二晶体管和第一电容；所述第二晶体管的控制端与所述第二控制信号端电连接，所述第二晶体管的第一端与所述第一电压端电连接，所述第二晶体管的第二端与所述第一晶体管的控制端和所述第一电容的第一端电连接；所述第一电容的第二端与所述第一节点电连接；
所述补偿子电路被配置为通过所述第一电容，将所述第一节点的电压耦合至所述第一晶体管的控制端。
3.根据权利要求1或2所述的像素驱动电路，其特征在于，所述初始化子电路包括第三晶体管，所述第三晶体管的控制端与所述第三控制信号端电连接，所述第三晶体管的第一端与所述初始化信号端电连接，所述第三晶体管的第二端与所述发光器件的阳极电连接。
4.根据权利要求3所述的像素驱动电路，其特征在于，所述第三控制信号端的信号与所述第一控制信号端的信号或者所述第二控制信号端的信号相同；
或者，所述第三控制信号端的信号为所述第四控制信号端的信号的反相信号。
5.根据权利要求1或2所述的像素驱动电路，其特征在于，所述写入子电路包括第四晶体管，所述第四晶体管的控制端与所述第一控制信号端电连接，所述第四晶体管的第一端与所述数据电压端电连接，所述第四晶体管的第二端与所述第一节点电连接。
6.根据权利要求1或2所述的像素驱动电路，其特征在于，所述发光控制子电路包括第五晶体管，所述第五晶体管的控制端与所述第四控制信号端电连接，所述第五晶体管的第一端与所述第一节点电连接，所述第五晶体管的第二端与所述发光器件的阳极电连接。
7.根据权利要求2所述的像素驱动电路，其特征在于，所述第一电容为叠层电容。
8.一种显示面板，其特征在于，包括多个亚像素，每个亚像素均包括发光器件以及如权利要求1-7任一项所述的像素驱动电路。
9.根据权利要求8所述的显示面板，其特征在于，所述显示面板还包括与所述像素驱动电路电连接的多条扫描信号线；
每行亚像素中的像素驱动电路的第一控制信号端，以及相邻的下一行亚像素中的像素驱动电路的第二控制信号端均与所述每行亚像素对应的扫描信号线电连接。
10.一种显示装置，其特征在于，所述显示装置包括柔性电路板以及如权利要求8或9所述的显示面板；所述柔性电路板与所述显示面板电连接。
11.一种像素驱动电路的驱动方法，其特征在于，所述像素驱动电路包括：第一晶体管，写入子电路，补偿子电路，发光控制子电路，初始化子电路和第一节点；
所述像素驱动电路的驱动方法的一个驱动周期包括：阈值电压检测阶段、数据写入阶段和发光阶段；
在所述阈值电压检测阶段，
所述补偿子电路根据第二控制信号端的信号，控制所述第一晶体管将第一电压端的电压写入所述第一节点；
在所述数据写入阶段，
所述写入子电路根据第一控制信号端的信号，将数据电压端的电压写入第一节点；所述补偿子电路将所述第一节点的电压耦合至所述第一晶体管的控制端；
在所述阈值电压检测阶段和/或所述数据写入阶段，所述初始化子电路根据第三控制信号端的信号，将初始化信号端的电压作为复位电压传输至发光器件的阳极；
在所述发光阶段，
所述发光控制子电路根据第四控制信号端的信号，将第一电压端与第二电压端之间形成电流通路，以驱动所述发光器件发光。
CN202210394661.1A 2022-04-14 2022-04-14 像素驱动电路及其驱动方法、显示面板、显示装置 Active CN114708837B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210394661.1A CN114708837B (zh) 2022-04-14 2022-04-14 像素驱动电路及其驱动方法、显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210394661.1A CN114708837B (zh) 2022-04-14 2022-04-14 像素驱动电路及其驱动方法、显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN114708837A true CN114708837A (zh) 2022-07-05
CN114708837B CN114708837B (zh) 2023-10-03

Family

ID=82174991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210394661.1A Active CN114708837B (zh) 2022-04-14 2022-04-14 像素驱动电路及其驱动方法、显示面板、显示装置

Country Status (1)

Country Link
CN (1) CN114708837B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120169679A1 (en) * 2010-12-30 2012-07-05 Chih-Ying Lin Liquid crystal display device
US20200035164A1 (en) * 2018-07-27 2020-01-30 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit and method of driving the same, display panel, and display apparatus
CN111063301A (zh) * 2020-01-09 2020-04-24 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及显示装置
CN113658555A (zh) * 2021-08-17 2021-11-16 京东方科技集团股份有限公司 一种像素驱动电路、驱动方法及显示面板
CN113744683A (zh) * 2021-09-03 2021-12-03 北京京东方技术开发有限公司 像素电路、驱动方法和显示装置
CN114120909A (zh) * 2021-12-07 2022-03-01 云谷（固安）科技有限公司 像素电路及显示面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120169679A1 (en) * 2010-12-30 2012-07-05 Chih-Ying Lin Liquid crystal display device
US20200035164A1 (en) * 2018-07-27 2020-01-30 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit and method of driving the same, display panel, and display apparatus
CN111063301A (zh) * 2020-01-09 2020-04-24 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及显示装置
CN113658555A (zh) * 2021-08-17 2021-11-16 京东方科技集团股份有限公司 一种像素驱动电路、驱动方法及显示面板
CN113744683A (zh) * 2021-09-03 2021-12-03 北京京东方技术开发有限公司 像素电路、驱动方法和显示装置
CN114120909A (zh) * 2021-12-07 2022-03-01 云谷（固安）科技有限公司 像素电路及显示面板

Also Published As

Publication number Publication date
CN114708837B (zh) 2023-10-03

Similar Documents

Publication Publication Date Title
US11605322B2 (en) Pixel circuit, driving method thereof and display device
US20160035276A1 (en) Oled pixel circuit, driving method of the same, and display device
US20240062721A1 (en) Pixel Circuit and Driving Method Thereof, and Display Panel
US10535306B2 (en) Pixel circuit, display panel, display device and driving method
US10770000B2 (en) Pixel circuit, driving method, display panel and display device
US11893936B2 (en) Pixel driving circuit, display panel, driving methods, and display apparatus
US20190325826A1 (en) Pixel circuit, method for driving the same, display panel and display device
CN107369412B (zh) 一种像素电路及其驱动方法、显示装置
US11538417B2 (en) Light emission control shift register and method thereof, gate driving circuit, and display device
WO2022156306A1 (zh) 像素电路及驱动方法、显示面板、显示装置
US20210201831A1 (en) Display device and driving method thereof
CN112382237A (zh) 一种像素电路及其驱动方法、显示基板及显示装置
CN112201198A (zh) 多路选择电路、多路选择器、驱动方法、显示面板及装置
CN111354315B (zh) 显示面板及显示装置、像素驱动方法
EP4020447B1 (en) Pixel circuit and driving method therefor, and display substrate and driving method therefor, and display device
US11322090B2 (en) Pixel driving circuit and method, and display device
CN113658554B (zh) 像素驱动电路、像素驱动方法及显示装置
WO2021249127A1 (zh) 像素驱动电路及其驱动方法、显示面板及显示装置
WO2023231742A9 (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN114446228B (zh) 显示面板和使用该显示面板的显示装置
US11568797B2 (en) Light-emitting driving circuit and driving method thereof, and light-emitting apparatus
CN114708837B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN114694589A (zh) 像素驱动电路及方法、显示面板
US11854480B2 (en) Pixel circuit, method for driving pixel circuit and display device
US20240185795A1 (en) Display substrate, display device and driving method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant