CN114696606A - 升降压变换器的斜坡电压生成电路 - Google Patents

Abstract

本发明公开了一种升降压变换器的斜坡电压生成电路。斜坡电压生成电路采用第一比较器将与输出电压相关的第一电压信号和输入电压的分压信号进行比较，获得包含时间信息的计时信号，然后根据计时信号控制充放电模块中基准电流对电容的充电过程，然后通过采样保持模块将电容上的包含输入电压和输出电压的比值信息提取出来，最终根据输出模块进行增益输出得到包含输入电压和输出电压的比值关系的斜坡电压信号。

Description

升降压变换器的斜坡电压生成电路

技术领域

本发明涉及电子电路技术领域，更具体地涉及一种升降压变换器的斜坡电压生成电路。

背景技术

现有的具有宽输入电压的DC/DC变换器包括级联升降压变换器、H桥升降压变换器、库克变换器以及SEPIC(Single Enable Primary Inductance Converter，单端初级电感变换器)等结构。其中H桥升降压变换器(单电感器或者非反相升降压变换器)由于具有输入输出同相、开关损耗低、输出电压可升可降等优点而广泛应用于电力、通信及电子仪器等领域，对其电路开关的优化策略也成为当前研究的热点。

基于输入电压和输出电压之间的关系，升降压变换器工作在三种不同的操作模式下。这些模式包括buck(降压)模式、boost(升压)模式以及buck-boost(降压-升压)模式。当输入电压高于输出电压时，升降压变换器工作在buck模式，将输入电压降低至其输出所需的电压水平；当输入电压低于输出电压时，升降压变换器工作在boost模式，将输入电压增大至输出所需要的电压水平；当输入电压接近输出电压时，升降压变换器工作在buck-boost模式。

现有的升降压变换器的工作原理主要是实时采集输出电压，根据实时输出电压和期望输出电压之间的误差以及与输入电压和输出电压成一定比值关系的斜坡电压来产生相应的控制信号，以调节功率级电路中的开关管的开关状态和导通占空比，进而改变输入电流来改变输出电压，因此，如何获得精确的斜坡电压是提高升降压变换器控制精度的关键。

发明内容

有鉴于此，本发明的目的在于提供一种升降压变换器的斜坡电压生成电路，可以生成精确的包含输入电压和输出电压比值关系的斜坡电压信号。

根据本发明实施例，提供了一种升降压变换器的斜坡电压生成电路，包括：第一比较器，用于将与输出电压相关的第一电压信号与输入电压的分压信号相比较，以生成比较信号；逻辑模块，用于根据所述比较信号、外部控制信号以及所述外部控制信号的延时信号生成第一计时信号和第三计时信号；充放电模块，用于基于所述第一计时信号和第二计时信号执行充放电操作，以生成第二电压信号；采样保持模块，用于基于所述第二电压信号与所述外部控制信号的延时信号生成第三电压信号；以及输出模块，用于基于所述第三电压信号与所述外部控制信号生成包含所述输入电压与所述输出电压的比值关系的斜坡电压信号。

可选的，所述斜坡电压生成电路还包括：第一电压生成模块，用于根据所述第三计时信号以及所述输出电压生成所述第一电压信号。

可选的，所述斜坡电压生成电路还包括：第二计时信号生成模块，用于根据所述外部控制信号以及所述外部控制信号的延时信号生成所述第二计时信号。

可选的，所述逻辑模块包括：RS触发器，置位端接收所述比较信号，复位端接收所述外部控制信号，输出端用于提供第一输出信号；第一或门，用于根据所述第一输出信号和所述外部控制信号的延时信号生成所述第一计时信号；以及第二或门，用于根据所述第一输出信号和所述外部控制信号生成所述第三计时信号。

可选的，所述第一电压生成模块包括：第一跨导放大器，正相输入端接收所述输出电压，反相输入端接地；第一电容，第一端连接至所述第一跨导放大器的输出端，第二端接地；以及第一晶体管，第一端连接至所述第一电容的第一端，控制端用于接收所述第三计时信号，第二端接地，其中，所述第三计时信号用于控制所述第一电容的充电时间，以在所述第一电容的第一端生成所述第一电压信号。

可选的，所述充放电模块包括：电流源，第一端连接至电源电压；第二晶体管，第一端连接至所述电流源的第二端，控制端接收所述第一计时信号；第二电容，第一端连接至所述第二晶体管的第二端，第二端接地；以及第三晶体管，第一端连接至所述第二电容的第一端，控制端接收所述第二计时信号，第二端接地，其中，所述第一计时信号和所述第二计时信号分别用于控制所述第二晶体管和所述第三晶体管的导通和关断，以在所述第二晶体管导通且所述第三晶体管关断时，根据所述电流源对所述第二电容充电，在所述第二晶体管关断且所述第三晶体管导通时，所述第二电容对地放电，从而在所述第二电容的第一端生成所述第二电压信号。

可选的，所述第二晶体管选自PMOS管，所述第三晶体管选自NMOS管。

可选的，所述采样保持模块包括：缓冲器，输入端接收所述第二电压信号；第一开关，第一端连接至所述缓冲器的输出端，控制端接收所述外部控制信号的延时信号；以及第三电容，第一端连接至所述第一开关的第二端，第二端接地，其中，所述外部控制信号的延时信号用于控制所述第一开关的导通和关断，以在所述第一开关导通时对所述第二电压信号进行采样，在所述第一开关关断时进行保持，以在所述第三电容的第一端生成所述第三电压信号。

可选的，所述输出模块包括：第二跨导放大器，正相输入端接收所述第三电压信号，反相输入端接地；第四电容，第一端连接至所述第二跨导放大器的输出端，第二端接地；以及第四晶体管，第一端连接至所述第四电容的第一端，控制端接收所述外部控制信号，第二端接地，其中，所述外部控制信号用于控制所述第四晶体管的导通和关断，以在所述第四晶体管关断时，所述第二跨导放大器根据所述第三电压信号向所述第四电容充电，在所述第四晶体管导通时，所述第四电容的第一端对地放电，以在所述第四电容的第一端生成所述斜坡电压信号。

可选的，所述第二计时信号生成模块包括：反相器，输入端接收所述外部控制信号；或非门，第一输入端连接至所述反相器的输出端，第二输入端接收所述外部控制信号的延时信号，输出端用于输出所述第二计时信号。

本发明的斜坡电压生成电路采用第一比较器将与输出电压相关的第一电压信号和输入电压的分压信号进行比较，获得包含时间信息的计时信号，然后根据计时信号控制充放电模块中基准电流对电容的充电过程，然后通过采样保持模块将电容上的包含输入电压和输出电压的比值信息提取出来，最终根据输出模块进行增益输出得到包含输入电压和输出电压的比值关系的斜坡电压信号。本发明实施例的斜坡电压生成电路可以得到精确的包含输入电压和输出电压的比值关系的斜坡电压信号，继而提高了采用该斜坡电压生成电路的升降压变换器的控制精度。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

图1示出根据本发明第一实施例的一种升降压变换器的示意性电路图；

图2示出根据本发明第二实施例的一种斜坡电压生成电路的示意性电路图；

图3示出根据本发明第二实施例的斜坡电压生成电路中的第一电压生成模块的示意性电路图；

图4示出根据本发明第二实施例的斜坡电压生成电路中的逻辑模块的示意性电路图；

图5示出根据本发明第二实施例的斜坡电压生成电路中的充放电模块的示意性电路图；

图6示出根据本发明第二实施例的斜坡电压生成电路中的第二计时信号生成模块的示意性电路图；

图7示出根据本发明第二实施例的斜坡电压生成电路中的采样保持模块的示意性电路图；

图8示出根据本发明第二实施例的斜坡电压生成电路中的输出模块的示意性电路图；

图9示出根据本发明第二实施例的斜坡电压生成电路的工作波形图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

需要理解的是，在以下的描述中，功率开关是指变换器中在其导通时使得储能元件(例如电感)开始储能，流过储能元件电流上升的开关器件。对应的，整流开关是指主动导通时，使得变换器中的储能元件(例如电感)开始释放电能，流过储能元件的电流开始下降的开关器件。

图1示出根据本发明第一实施例的一种升降压变换器的示意性电路图。如图1所示，升降压变换器包括功率级电路100和控制电路200。功率级电路100包括由功率开关Q1和整流元件Q2组成的第一开关电路、由功率开关Q3和整流元件Q4组成的第二开关电路以及储能元件L。在本发明中，功率级电路100的功率开关指升降压变换器中间歇导通控制功率流入储能元件使得纯元件储能或释放能量的开关。整流元件指升降压变换器中间歇导通使得储能元件所储存的能量可以流向负载的开关。

在本实施例中，功率开关Q1和Q3可以是任何可控半导体开关器件，例如金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极晶体管(IGBT)等。整流元件Q2和Q4可以是任何可控半导体开关器件，例如金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极晶体管(IGBT)等。在一些实施例中，整流元件Q2和Q4也可以是整流二极管。储能元件L可以是电感或者变压器。

在本实施例中，功率开关Q1连接在输入电压Vin的输入端和储能元件L的第一端之间，整流元件Q2连接在储能元件L的第一端和参考地之间。整流元件Q4连接在输出电压Vout(的输出端和储能元件L的第二端之间，功率开关Q3连接在储能元件L的第二端和地之间。随着功率开关Q1和Q3的导通和关断，储能元件L储存和输出能量。输出电容Cout连接在输出电压Vout的输出端和参考地之间，用于对输出电压Vout进行滤波。

其中，功率开关Q1的控制端接收第一控制信号Vg1，整流元件Q2的控制端接收第二控制信号Vg2。第一控制信号Vg1和第二控制信号Vg2分别用于控制功率开关Q1和整流元件Q2的交替导通和关断。例如，功率开关Q1和整流元件Q2均为NMOS晶体管时，第一控制信号Vg1和第二控制信号Vg2为相互反相的信号。又例如功率开关Q1和整流元件Q2分别为NMOS晶体管和PMOS晶体管时，第一控制信号Vg1和第二控制信号Vg2为相同的信号。

功率开关Q3的控制端接收第三控制信号Vg3，整流元件Q4的控制端接收第四控制信号Vg4。第三控制信号Vg3和第四控制信号Vg4分别用于控制功率开关Q3和整流元件Q4的交替导通和关断。例如，功率开关Q3和整流元件Q4均为NMOS晶体管时，第三控制信号Vg3和第四控制信号Vg4为相互反相的信号。又例如功率开关Q3和整流元件Q4分别为NMOS晶体管和PMOS晶体管时，第三控制信号Vg3和第四控制信号Vg4为相同的信号。

控制电路200包括误差放大器EA、比较器210和逻辑和驱动电路220。误差放大器EA用于将输出电压Vout的反馈电压VFB与参考电压VREF进行比较，以获得误差信号Vea。比较器210将误差信号Vea与斜坡电压信号Vramp进行比较，以生成比较信号Vcomp。逻辑和驱动电路220用于根据比较信号Vcomp生成所述第一至第四控制信号Vg1和Vg4，以控制功率级电路100中的功率开关Q1和Q3以及整流元件Q2和Q4的开关状态和导通占空比。

其中，斜坡电压生成电路300用于生成包含输入电压Vin和输出电压Vout的比值关系的斜坡电压信号Vramp。进一步的，斜坡电压生成电路300将输入电压Vin与输出电压Vout进行比较，获得一个包含时间信息的信号控制基准电流对电容的充电过程，然后通过采样保持电路，将电容上的包含输入电压Vin与输出电压Vout的比值信息提取出来，最终得到所述斜坡电压信号Vramp。

图2示出根据本发明第二实施例的一种斜坡电压生成电路的示意性电路图。如图2所示，斜坡电压生成电路300包括比较器COMP、第一电压生成模块310、逻辑模块320、充放电模块330、第二计时信号生成模块340、采样保持模块350、输出模块360以及电阻R1和R2。

其中，电阻R1和电阻R2用于对输入电压Vin进行分压以得到输入电压Vin的分压信号Vs1。第一电压生成模块310根据输出电压Vout生成第一电压信号V1。比较器COMP将分压信号Vs1与第一电压信号V1进行比较，以生成比较信号Vc1。逻辑模块320根据比较信号Vc1、外部控制信号Fmin以及外部控制信号的延时信号Fmin_d生成第一计时信号T1和第三计时信号Toff。第二计时信号生成模块340用于根据外部控制信号Fmin和外部控制信号的延时信号Fmin_d生成第二计时信号T2。充放电模块330根据第一计时信号T1和第二计时信号T2执行充放电操作，以生成第二电压信号V2。采样保持模块350用于基于外部控制信号的延时信号Fmin_d将第二电压信号V2中的时间信息提取出来，从而生成第三电压信号V3。输出模块360基于第三电压信号V3与外部控制信号Fmin生成包含输入电压Vin和输出电压Vout的比值关系的斜坡电压信号Vramp。

如图3所示，第一电压生成模块310包括跨导放大器OTA1、第一电容C1和第一晶体管M1。跨导放大器OTA1的正相输入端接收所述输出电压Vout，反相输入端接地，第一电容C1连接在跨导放大器OTA1的输出端和地之间，第一晶体管M1的第一端连接至第一电容C1的第一端，第二端接地，控制端接收第三计时信号Toff。其中，第三计时信号Toff通过控制第一晶体管M1的导通和关断来控制第一电容C1的充电时间，从而将输出电压Vout的信息存储到第一电容C1中。

第一晶体管M1例如通过NMOS管(N-Metal-Oxide-Semiconductor，N型金属氧化物半导体晶体管)实现，当第三计时信号Toff为逻辑低电平时，第一晶体管M1关断，跨导放大器OTA1根据输出电压Vout对第一电容C1充电，第一电压信号V1上升；当第三计时信号Toff为逻辑高电平时，第一晶体管M1导通，第一电容C1对地放电，第一电压信号V1快速下降。

如图4所示，逻辑模块320包括RS触发器、第一或门OR1和第二或门OR2。RS触发器的置位端接收比较信号Vc1，复位端接收外部控制信号Fmin，输出端用于输出第一输出信号。第一或门OR1的一个输入端连接至RS触发器的输出端，另一个输入端接收外部控制信号的延时信号Fmin_d，输出端用于输出第一计时信号T1。第二或门OR2的一个输入端连接至RS触发器的输出端，另一个输入端接收外部控制信号Fmin，输出端用于输出第三计时信号Toff。

如图5所示，充放电模块330包括电流源331、第二晶体管M2、第三晶体管M3和第二电容C2。电流源331的第一端连接至电源电压VDD，第二端连接至第二晶体管M2的第一端，第二晶体管M2的控制端接收所述第一计时信号T1，第二晶体管M2的第二端连接至第二电容C2的第一端，第二电容C2的第二端接地，第三晶体管M3的第一端连接至第二电容C2的第一端，第三晶体管M3的控制端接收所述第二计时信号T2，第三晶体管M3的第二端接地。

其中，第一计时信号T1和第二计时信号T2分别用于控制第二晶体管M2和第三晶体管M3的导通和关断，以在所述第二晶体管M2导通且所述第三晶体管M3关断时，所述电流源331根据基准电流Iref对所述第二电容C2充电，在所述第二晶体管M2关断且所述第三晶体管M3导通时，所述第二电容C2的第一端对地放电，从而在所述第二电容C2的第一端生成所述第二电压信号V2。

示例的，第二晶体管M2采用PMOS管(P-Metal-Oxide-Semiconductor，P型金属氧化物半导体晶体管)实现，第三晶体管M3采用NMOS管实现。当第一计时信号T1为逻辑低电平时，第二晶体管M2导通，当第一计时信号T1为逻辑高电平时，第二晶体管M2关断。当第二计时信号T2为逻辑低电平时，第三晶体管M3关断，当第二计时信号T2为逻辑高电平时，第三晶体管M3导通。

如图6所示，第二计时信号生成模块340包括反相器INV1和或非门NOR。反相器INV1的输入端接收外部控制信号Fmin，输出端连接至或非门NOR的一个输入端，或非门NOR的另一个输入端接收外部控制信号的延时信号Fmin_d，输出端用于输出第二计时信号T2。

如图7所示，采样保持模块350包括缓冲器BUFF1、第一开关S1和第三电容C3。缓冲器BUFF1的输入端接收第二电压信号V2，输出端连接至第一开关S1的第一端，第一开关S1的第二端连接至第三电容C3的第一端，第三电容C3的第二端接地。外部控制信号的延时信号Fmin_d用于控制所述第一开关S1的导通和关断，以在所述第一开关S1导通时对所述第二电压信号V2进行采样，在所述第一开关S1关断时进行保持，以在所述第三电容C3的第一端生成所述第三电压信号V3。

如图8所示，输出模块360包括跨导放大器OTA2、第四电容C4和第四晶体管M4。跨导放大器OTA2的正相输入端接收所述第三电压信号V3，反相输入端接地，第四电容C4连接在跨导放大器OTA2的输出端和地之间，第四晶体管M4的第一端连接至第四电容C4的第一端，第二端接地，控制端接收外部控制信号Fmin。其中，外部控制信号Fmin通过控制第四晶体管M4的导通和关断来控制第四电容C4的充电时间，从而将第三电压信号V3中输入电压Vin和输出电压Vout的比值关系提取出来。

第四晶体管M4例如通过NMOS管实现，当外部控制信号Fmin为逻辑低电平时，第四晶体管M4关断，跨导放大器OTA2根据第三电压信号V3对第四电容C4充电，斜坡电压信号Vramp上升；当外部控制信号Fmin为逻辑高电平时，第四晶体管M4导通，第四电容C4对地放电，斜坡电压信号Vramp快速下降。

图9示出根据本发明第二实施例的斜坡电压生成电路的工作波形图。在图9中，由上至下分别示出了与输出电压Vout相关的第一电压信号V1、比较信号Vc1、外部控制信号Fmin、外部控制信号的延时信号Fmin_d、第三计时信号Toff、第一计时信号T1、第二计时信号T2、第二电压信号V2、第三电压信号V3以及斜坡电压信号Vramp的电压波形。需要说明，在本实施例中，逻辑高电平和逻辑低电平为相对概念，本发明实施例对逻辑高电平和逻辑低电平的具体电位值不作限定。下面参照图3至图9对本实施例的斜坡电压生成电路的工作原理作进一步的说明。

如图9所示，在时间段t1-t2，比较信号Vc1、外部控制信号Fmin以及外部控制信号的延时信号Fmin_d都为逻辑低电平，第三计时信号Toff为逻辑低电平，则第一晶体管M1关断，跨导放大器OTA1根据输出电压Vout对第一电容C1充电，第一电压信号V1上升。

在时刻t2，第一电压信号V1增大到分压信号Vs1，比较器COMP的输出发生翻转，比较信号Vc1翻转为逻辑高电平，则RS触发器的输出端翻转为逻辑高电平，通过第二或门OR2将第三计时信号Toff翻转为逻辑高电平，则第一晶体管M1导通，第一电压信号V1快速下降至零，比较信号Vc1再次翻转为逻辑低电平。可通过第一电压信号V1和分压信号Vs1表示第三计时信号Toff的低电平时间，第三计时信号Toff的低电平时间为：

其中，R1和R2分别表示电阻R1和电阻R2的电阻值，C1表示第一电容C1的电容值，gm1表示跨导放大器OTA1的跨导。由公式1可知，第三计时信号Toff中携带了输入电压Vin和输出电压Vout的比值关系。

逻辑模块320中的第一或门OR1根据RS触发器的第一输出信号和外部控制信号Fmin产生第一计时信号T1，第二计时信号生成模块340中的反相器INV和或非门NOR根据外部控制信号Fmin和外部控制信号的延时信号Fmin_d生成第二计时信号T2，第一计时信号T1和第二计时信号T2控制电流源331对第二电容C2的充电过程。其中，外部控制信号Fmin为外部产生的具有固定周期和脉宽的方波信号。

在时间段t0-t1中，外部控制信号Fmin为逻辑高电平，则第二计时信号T2为逻辑高电平，充放电模块330中的第三晶体管M3导通，第二电容C2对地放电，第二电压信号V2维持在低电平。

在时刻t1，外部控制信号Fmin翻转为逻辑低电平，第二计时信号T2翻转为逻辑低电平，则第三晶体管M3关断，由于此时第一计时信号T1为逻辑低电平，则第二晶体管M2导通，电流源331根据基准电流Iref对第二电容C2充电，第二电压信号V2开始上升。在时刻t2，比较信号Vc1翻转为逻辑高电平，则RS触发器的输出端翻转为逻辑高电平，通过第一或门OR1将第一计时信号T1翻转为逻辑高电平，则第二晶体管M2关断，第二电压信号V2保持。在时刻t3，外部控制信号Fmin翻转为逻辑高电平，则第二计时信号T2再次翻转为逻辑高电平，第三晶体管M3导通，第二电容C2对地放电，第二电压信号V2快速下降至零。由此可知，第二电容C2的充电时间实际等于第三计时信号Toff的低电平时间，结合公式1可以得到时刻t2之后第二电压信号V2的电压值为：

其中，Iref表示电流源331提供的基准电流，C2表示第二电容C2的电容值。

采样保持模块350根据外部控制信号的延时信号Fmin_d控制第一开关S1的导通和关断来对第二电压信号V2经过单位增益的电压进行采样保持，当外部控制信号的延时信号Fmin_d为逻辑高电平时，对第二电压信号V2经过单位增益的电压进行采样，当外部控制信号的延时信号Fmin_d为逻辑低电平时进行保持，当

时，可以得到第三电压信号V3为：

输出模块360根据外部控制信号Fmin控制第四晶体管M4的导通和关断来控制第四电容C4的充电过程。在时刻t1，外部控制信号Fmin翻转为逻辑低电平，第四晶体管M4关断，跨导放大器OTA2根据第三电压信号V3对第四电容C4进行充电，斜坡电压信号Vramp上升；在时刻t3，外部控制信号Fmin翻转为逻辑高电平，第四晶体管M4导通，第四电容C4对地放电，斜坡电压信号Vramp快速下降至零。根据公式3可以得到斜坡电压信号Vramp为：

其中，gm2表示跨导放大器OTA2的跨导，最终得到包含输入电压Vin和输出电压Vout的比值关系的斜坡电压信号Vramp。

综上所述，本发明提供的斜坡电压生成电路采用第一比较器将与输出电压相关的第一电压信号和输入电压的分压信号进行比较，获得包含时间信息的计时信号，然后根据计时信号控制充放电模块中基准电流对电容的充电过程，然后通过采样保持模块将电容上的包含输入电压和输出电压的比值信息提取出来，最终根据输出模块进行增益输出得到包含输入电压和输出电压的比值关系的斜坡电压信号。本发明实施例的斜坡电压生成电路可以得到精确的包含输入电压和输出电压的比值关系的斜坡电压信号，继而提高了采用该斜坡电压生成电路的升降压变换器的控制精度。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种升降压变换器的斜坡电压生成电路，包括：

第一比较器，用于将与输出电压相关的第一电压信号与输入电压的分压信号相比较，以生成比较信号；

逻辑模块，用于根据所述比较信号、外部控制信号以及所述外部控制信号的延时信号生成第一计时信号和第三计时信号；

充放电模块，用于基于所述第一计时信号和第二计时信号执行充放电操作，以生成第二电压信号；

采样保持模块，用于基于所述第二电压信号与所述外部控制信号的延时信号生成第三电压信号；以及

输出模块，用于基于所述第三电压信号与所述外部控制信号生成包含所述输入电压与所述输出电压的比值关系的斜坡电压信号。

2.根据权利要求1所述的斜坡电压生成电路，还包括：

第一电压生成模块，用于根据所述第三计时信号以及所述输出电压生成所述第一电压信号。

3.根据权利要求1所述的斜坡电压生成电路，还包括：

第二计时信号生成模块，用于根据所述外部控制信号以及所述外部控制信号的延时信号生成所述第二计时信号。

4.根据权利要求1所述的斜坡电压生成电路，其中，所述逻辑模块包括：

RS触发器，置位端接收所述比较信号，复位端接收所述外部控制信号，输出端用于提供第一输出信号；

第一或门，用于根据所述第一输出信号和所述外部控制信号的延时信号生成所述第一计时信号；以及

第二或门，用于根据所述第一输出信号和所述外部控制信号生成所述第三计时信号。

5.根据权利要求2所述的斜坡电压生成电路，其中，所述第一电压生成模块包括：

第一跨导放大器，正相输入端接收所述输出电压，反相输入端接地；

第一电容，第一端连接至所述第一跨导放大器的输出端，第二端接地；以及

第一晶体管，第一端连接至所述第一电容的第一端，控制端用于接收所述第三计时信号，第二端接地，

其中，所述第三计时信号用于控制所述第一电容的充电时间，以在所述第一电容的第一端生成所述第一电压信号。

6.根据权利要求1所述的斜坡电压生成电路，其中，所述充放电模块包括：

电流源，第一端连接至电源电压；

第二晶体管，第一端连接至所述电流源的第二端，控制端接收所述第一计时信号；

第二电容，第一端连接至所述第二晶体管的第二端，第二端接地；以及

第三晶体管，第一端连接至所述第二电容的第一端，控制端接收所述第二计时信号，第二端接地，

其中，所述第一计时信号和所述第二计时信号分别用于控制所述第二晶体管和所述第三晶体管的导通和关断，以在所述第二晶体管导通且所述第三晶体管关断时，根据所述电流源对所述第二电容充电，在所述第二晶体管关断且所述第三晶体管导通时，所述第二电容对地放电，从而在所述第二电容的第一端生成所述第二电压信号。

7.根据权利要求6所述的斜坡电压生成电路，其中，所述第二晶体管选自PMOS管，所述第三晶体管选自NMOS管。

8.根据权利要求1所述的斜坡电压生成电路，其中，所述采样保持模块包括：

缓冲器，输入端接收所述第二电压信号；

第一开关，第一端连接至所述缓冲器的输出端，控制端接收所述外部控制信号的延时信号；以及

第三电容，第一端连接至所述第一开关的第二端，第二端接地，

其中，所述外部控制信号的延时信号用于控制所述第一开关的导通和关断，以在所述第一开关导通时对所述第二电压信号进行采样，在所述第一开关关断时进行保持，以在所述第三电容的第一端生成所述第三电压信号。

9.根据权利要求1所述的斜坡电压生成电路，其中，所述输出模块包括：

第二跨导放大器，正相输入端接收所述第三电压信号，反相输入端接地；

第四电容，第一端连接至所述第二跨导放大器的输出端，第二端接地；以及

第四晶体管，第一端连接至所述第四电容的第一端，控制端接收所述外部控制信号，第二端接地，

其中，所述外部控制信号用于控制所述第四晶体管的导通和关断，以在所述第四晶体管关断时，所述第二跨导放大器根据所述第三电压信号向所述第四电容充电，在所述第四晶体管导通时，所述第四电容的第一端对地放电，以在所述第四电容的第一端生成所述斜坡电压信号。

10.根据权利要求4所述的斜坡电压生成电路，其中，所述第二计时信号生成模块包括：

反相器，输入端接收所述外部控制信号；

或非门，第一输入端连接至所述反相器的输出端，第二输入端接收所述外部控制信号的延时信号，输出端用于输出所述第二计时信号。

Images