CN114692882A - 一种超导量子芯片制备方法 - Google Patents

Abstract

本发明公开了一种超导量子芯片制备方法，包括：在第一结构件上形成量子比特、读取腔、第一连接端子，其中，所述量子比特和所述读取腔耦合连接，所述量子比特和所述第一连接端子电连接；在第二结构件上形成信号传输线和第二连接端子，其中，所述信号传输线和所述第二连接端子电连接；形成支撑连接件，所述支撑连接件两端分别电连接所述第一连接端子和所述第二连接端子，用于将所述信号传输线上接收到的控制信号传输至所述量子比特。本发明提供了一种制备高集成度的超导量子芯片的方法。

Description

一种超导量子芯片制备方法

技术领域

本发明属于芯片制备领域，特别是一种超导量子芯片制备方法。

背景技术

量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。量子计算机的特点主要有运行速度较快、处置信息能力较强、应用范围较广等。量子计算机的核心是量子处理器，也称作量子芯片，经典集成电路芯片通过一个个晶体管构建经典比特，二进制信息单元即经典比特，而量子芯片采用不同物理体系构建量子比特，例如超导量子芯片利用约瑟夫森结来实现二能级系统，在经典力学系统中，一个比特的状态是唯一的，而量子力学允许量子比特是同一时刻两个状态的叠加，量子计算技术用2个量子状态来叠加及纠缠，用以执行以量子比特为基础的运算。量子比特越多，量子计算机的计算能力越强。

超导量子芯片上设置有量子比特、读取腔、微波线路、信号端口等，而这些部件均集成在一块基片表面，但随着对量子计算机计算能力要求的提升，量子比特数量越来越多，在一块基片上制备二维结构的超导量子芯片的尺寸会越来越大，难以集成。

目前如何制备集成度高的超导量子芯片，成为本领域亟待解决的技术问题。

发明内容

本发明的目的是提供一种超导量子芯片制备方法，以解决现有技术中的不足，它能够提供一种制备集成度高的立体结构的超导量子芯片的方法。

本发明采用的技术方案如下：

在第一结构件上形成量子比特、读取腔和第一连接端子，其中，所述量子比特和所述读取腔耦合连接，所述量子比特和所述第一连接端子电连接；在第二结构件上形成信号传输线和第二连接端子，其中，所述信号传输线和所述第二连接端子电连接；形成支撑连接件，所述支撑连接件两端分别电连接所述第一连接端子和所述第二连接端子，用于将所述信号传输线上接收到的控制信号传输至所述量子比特。

进一步的，所述在第一结构件上形成量子比特、读取腔和第一连接端子的步骤，包括：形成贯穿所述第一结构件的第一表面和第二表面的第一通孔；在所述第一通孔内填充第一金属层；在所述第一结构件的第二表面形成所述第一连接端子；在所述第一结构件的第一表面形成所述量子比特和所述读取腔；其中，所述第一金属层用于电连接所述量子比特和所述第一连接端子。

进一步的，在所述形成贯穿所述第一结构件的第一表面和第二表面的第一通孔的步骤之前，包括：在所述第一结构件的第二表面形成第一保护膜。

进一步的，所述形成贯穿所述第一结构件的第一表面和第二表面的第一通孔的步骤，包括：利用电感耦合等离子体刻蚀所述第一结构件形成所述第一通孔。

进一步的，所述在所述第一通孔内填充第一金属层的步骤，包括：利用原子层沉积技术在所述第一通孔内形成所述第一金属层。

进一步的，在所述利用原子层沉积技术在所述第一通孔内形成所述第一金属层的步骤之后，在所述第一金属层表面形成第二保护膜。

进一步的，所述在第一结构件上形成量子比特、读取腔和第一连接端子的步骤，包括：在所述第一结构件的第二表面形成所述量子比特、所述读取腔和所述第一连接端子；所述在第二结构件上形成信号传输线和第二连接端子的步骤，包括：在所述第二结构件的第一表面形成所述信号传输线和所述第二连接端子；其中，第一表面和第二表面相对设置。

进一步的，所述在第二结构件上形成信号传输线和第二连接端子的步骤，包括：形成贯穿所述第二结构件的第一表面和第二表面的第二通孔；在所述第二通孔内填充第二金属层；在所述第二结构件的第一表面形成所述第二连接端子；在所述第二结构件的第二表面形成所述信号传输线；其中，所述第二金属层用于电连接所述信号传输线和所述第二连接端子。

进一步的，所述形成支撑连接件，所述支撑连接件两端分别电连接所述第一连接端子和所述第二连接端子的步骤，包括：在所述第二连接端子表面形成支撑连接件；将所述支撑连接件的另一端与所述第一连接端子电连接。

进一步的，所述将所述支撑连接件的另一端与所述第一连接端子电连接的步骤，包括：利用倒装焊接技术将所述支撑连接件的另一端与所述第一连接端子焊接。

与现有技术相比，本发明通过在第一结构件上形成量子比特、读取腔、第一连接端子，其中，所述量子比特和所述读取腔耦合连接，所述量子比特和所述第一连接端子电连接；并在第二结构件上形成信号传输线和第二连接端子，其中，所述信号传输线和所述第二连接端子电连接；以及形成支撑连接件，并将所述支撑连接件两端分别电连接所述第一连接端子和所述第二连接端子，用于将所述信号传输线上接收到的控制信号传输至所述量子比特，构成了完整的超导量子芯片的电路结构。本发明提供了一种制备高集成度的超导量子芯片的方法。

附图说明

图1为现有技术中二维结构的超导量子芯片结构图；

图2为本发明超导量子芯片制备方法流程图；

图3为本发明第一结构件形成方法流程图；

图4为本发明形成第一通孔的结构示意图；

图5为本发明形成第一通孔表面的第一金属层的结构示意图；

图6为本发明形成第二保护膜的结构示意图；

图7为本发明第一结构件去除第一保护膜示意图；

图8为本发明第一结构件的第二表面电路结构示意图；

图9为本发明第一结构件的第一表面电路结构示意图；

图10为本发明第一结构件的整体结构示意图；

图11为本发明第二结构件的第一表面电路结构示意图；

图12为本发明采用第一种超导量子芯片制备方法制备的芯片结构示意图；

图13为本发明第二种超导量子芯片制备方法流程图；

图14为本发明第二结构件的第二连接端子结构示意图；

图15为本发明第二结构件的信号传输线结构示意图；

图16为本发明采用第二种超导量子芯片制备方法制备的芯片结构示意图；

图17为本发明第三种超导量子芯片制备方法流程图；

图18为本发明采用第三种超导量子芯片制备方法制备的芯片结构示意图；

图19为本发明形成支撑连接件的流程示意图；

图20为本发明形成支撑连接件的结构示意图。

附图标记说明：1-衬底，11-量子比特，12-读取腔，13-信号传输线，14-信号端口，10-第一结构件，20-第二结构件，30-支撑连接件，101-量子比特，102-读取腔，103-第一连接端子，104-通孔，105-第一金属层，106-第一保护膜，107-第二保护膜，201-信号传输线，202-第二连接端子，203-第二金属层，204-第二通孔，205-第三金属层，206-第三保护膜。

具体实施方式

下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

如图1所示的超导量子芯片结构图，是目前普遍采用的二维结构，具体的是在一块衬底1上利用显影、曝光、刻蚀、薄膜沉积等工艺流程制备量子比特11、用于对量子比特11进行读取的读取腔12、用于对量子比特11进行控制的信号传输线13、以及各量子比特11对外的信号端口。不仅于此，相邻的所述量子比特11之间还会设置耦合结构。即在超导量子芯片的有限尺寸上，设置有大量的电路结构、传输线，针对多位的超导量子芯片，不仅在集成方面，难度很大，而且当对其中一个所述量子比特11进行调控时，由于传输线过于密集，还会引起信号串扰，降低超导量子芯片的性能。而图1所示的仅为6比特位的超导量子芯片。可以想象的是，当量子比特1位数提高到百位、甚至千位时，要想在在一篇衬底上集成这么多的量子比特11电路结构，可以想象的是集成难度是非常大的。

如图2所示，本发明的实施例提供了一种超导量子芯片形成方法，所述方法包括以下步骤：

步骤S10：在第一结构件10上形成量子比特101、读取腔102、第一连接端子103，其中，所述量子比特101和所述读取腔102耦合连接，所述量子比特101和所述第一连接端子103电连接；

具体的，先在第一结构件10上形成量子比特101、读取腔102、第一连接端子103。在第一层(即第一结构件10)形成运行量子态计算的所述量子比特101和所述读取腔102，其中所述读取腔102是需要与所述量子比特101进行耦合作用，读取所述量子比特101的量子态的，因此设置于同一层且相互靠近的位置，保证信号耦合的效果。此外，所述量子比特101和所述第一连接端子103之间需要电连接，这样能保证所述第一结构件10上形成的部分超导电路结构(量子比特101、读取腔102和第一连接端子103)是导通的，并将所述第一连接端子103作为第一结构件10上电路结构的连接中介，进而与第二结构件20上形成的用于传输调控信号的传输线进行电连接。

步骤S20：在第二结构件20上形成信号传输线201和第二连接端子202，其中，所述信号传输线201和所述第二连接端子202电连接；

具体的，在所述第二结构件20上形成电连接的所述信号传输线201和所述第二连接端子202，将所述第二连接端子202作为第二结构件20上电路结构的连接中介。在第二层(即第二结构件20)形成用于对所述量子比特101的量子态进行调控的所述信号传输线201，由于此层仅用于与设置所述信号传输线201，因此在布线时，可以合理的规划，降低所述信号传输线201之间的串扰。例如，可以利用所述量子比特101的频率参数，将频率间隔较大的所述量子比特101对应的所述信号传输线201相邻设置，降低相互之间的影响。

需要补充的是，所述第一结构件10和所述第二结构件20均是指用于加工超导量子芯片的衬底或者晶圆，更具体的，可以采用半导体材料的衬底，例如蓝宝石、硅、碳化硅等。

步骤S30：形成支撑连接件，所述支撑连接件两端分别电连接所述第一连接端子103和所述第二连接端子202，用于将所述信号传输线201上接收到的控制信号传输至所述量子比特101。

当分别在所述第一结构件10上形成了量子比特101、读取腔102，并将所述第一连接端子103作为第一结构件10的连接中介之后，再在所述第二结构件20上形成信号传输线201，并将所述第二连接端子202作为第二结构件20的连接中介之后，即可以进行形成所述支撑连接件30的步骤了。可以利用原子层沉积技术在衬底表面形成所述支撑连接件30，并将所述支撑连接件30剥离所述衬底。所述支撑连接件不仅用于支撑所述第一结构件10和所述第二结构件20，还用于电连接所述第一连接端子103和所述第二连接端子202，用于将所述信号传输线201上接收到的控制信号传输至所述量子比特101。

本发明通过在第一结构件10上形成量子比特101、读取腔102，并在第二结构件20上形成信号传输线201；将超导量子芯片的用于实施量子态计算的电路结构(量子比特101和读取腔102)与用于实施量子比特101调控的信号传输线201进行分层并单独形成；并分别在第一结构件10上形成与量子比特101电连接的第一连接端子103、在所述第二结构件20上形成与所述信号传输线201进行电连接的第二连接端子202和所述支撑连接件30，进而形成支撑连接件，利用所述支撑连接件两端分别电连接所述第一连接端子103和所述第二连接端子202，用于将所述信号传输线201上接收到的控制信号传输至所述量子比特101，构成了完整的超导量子芯片的电路结构。利用本发明的方法制备的超导量子芯片具有高集成度。

实施例1

如图3所示，在所述第一结构件10上形成所述量子比特101、所述读取腔102和所述第一连接端子103的步骤，包括：

S101：形成贯穿所述第一结构件10的第一表面和第二表面的第一通孔104；

如图4所示，第一结构件10为双面的衬底，第一表面和第二表面均可以设置电路结构，具体的，第一表面是指衬底的水平朝上的表面，第二表面所述衬底的水平朝下的表面。其中，形成超导量子芯片的衬底通常选用蓝宝石、硅等材料，因此，所述第一结构件10的第一表面和第二表面是隔离的。通过在所述第一结构件10上形成贯穿第一表面和第二表面的所述第一通孔104，可以将所述第一结构件10的第一表面和第二表面连通，便于在两个表面均设置超导量子芯片的电路结构。

需要补充的是，所述第一通孔104形状为梯形。将所述第一通孔104的形状设置为梯形，可以便于在所述第一通孔104表面形成导电层。具体的，在所述第一通孔104表面形成导电层时，是利用喷枪将金属颗粒打到所述第一通孔104表面，采用梯形的形状，可以使得所述第一通孔104表面所有位置都能沉积金属颗粒，而且金属颗粒沉积之后形成的导电层更均匀。

在所述形成贯穿所述第一结构件10的第一表面和第二表面的第一通孔104的步骤之前，还需要在所述第一结构件10的第二表面形成第一保护膜106。

如图4所示，在本申请在具体实施时，部分加工工艺也参照半导体芯片的加工流程，在形成贯穿所述第一结构件10的第一表面和第二表面的第一通孔104是利用刻蚀工艺加工的。具体的，是通所述第一结构件10的第一表面进行刻蚀的，因此在刻蚀之前，将第一通孔104的形状在所述第一结构件10的第一表面给图形化，保证刻蚀的形状、尺寸与要求的第一通孔104的形状、尺寸相符合。并且在所述第一结构件10的第二表面形成第一保护膜106，防止在在对所述第一结构件10的第一表面进行刻蚀时对所述第一结构件10的第二表面造成污染。具体的，所述第一保护膜106为二氧化硅薄膜，利用电子束蒸发镀膜的技术在所述第一结构件10的第二表面形成。

本发明在形成贯穿所述第一结构件10的第一表面和第二表面的第一通孔104时，利用电感耦合等离子体刻蚀所述第一结构10件形成所述第一通孔104。

在芯片加工流程中，对衬底的刻蚀方法有物理轰击刻蚀和化学反应刻蚀，具体的，物理轰击刻蚀包括离子束刻蚀，化学反应刻蚀包括电感耦合等离子体刻蚀。相比较而言，化学反应刻蚀通常用来做深硅刻蚀，而本发明中需要刻蚀的第一通孔104是贯穿所述第一结构件10的第一表面和第二表面的，是比较深的孔，因此采用化学反应刻蚀，即电感耦合等离子体刻蚀，这样可以保证所述第一通孔104的深宽比更好。

S102：在所述第一通孔104内填充第一金属层105。

如图5所示，所述第一通孔104是贯穿所述第一结构件10的第一表面和第二表面的，能将所述第一结构件10的两个表面连通，还需要在所述第一通孔104内填充导电层(即第一金属层105)，借助所述第一金属层105的导电性，使得在所述第一结构件10的第一表面和第二表面之间能够实现电连接，以便在第一表面和第二表面形成电路结构时，使得两个表面的电路结构之间形成电连接。

在利用电感耦合等离子体刻蚀形成出所述第一通孔104之后，还需要进行在所述第一通孔104内填充所述第一金属层105的步骤，包括：利用原子层沉积技术在所述第一通孔104内形成所述第一金属层105。

所述第一金属层105是需要将所述第一结构件10的第一表面的所述量子比特101和所述第二表面的所述第一连接端子103电连接的，且由于超导量子芯片对信号的精度要求比较高，因此不仅需要保证所述超导量子芯片中的电路结构的性能，对于一些实现电连接的结构(如所述第一金属层105、所述支撑连接件30)的要求也比较高。而原子层沉积技术由于其沉积参数具有高度可控性(厚度、成份、结构)，使得利用原子层沉积技术在所述第一通孔104表面沉积第一金属形成的第一金属层105的均匀性和一致性得到保证，进而保证超导量子芯片的性能更优、一致性更好。

在选择所述第一金属层105的材料时，所述第一金属层105的材质选择超导材料。本申请制备的芯片为超导量子芯片，因此在设置所述量子比特101和所述第一连接端子103之间的导电结构(第一通孔104表面的第一金属层105)时，这些组成部分的材质均需要采用超导材料，满足超导量子芯片的功耗需求。

具体的，本发明在具体实施时，所述第一金属层105的超导材料选择氮化钛，氮化钛的导电性能高，而且耐高温，当在所述第一通孔104表面形成了氮化钛材料的所述第一金属层105之后，在后续的超导量子芯片加工的工艺流程中，通过控制加工温度，可以有效的保证所述第一金属层105的性能。

在利用原子层沉积技术在所述第一通孔104内形成所述第一金属层105之后，还需要在所述第一金属层105表面形成第二保护膜107。

如图6所示，所述第一金属层105是利用原子层沉积技术在所述第一通孔104表面形成的用于电连接所述量子比特101和所述第一连接端子103的导电层。本发明的超导量子芯片的加工工艺过程中，是先形成所述第一通孔104、进而在所述第一通孔104表面利用原子层沉积技术形成所述第一金属层105、继续在所述第一结构件10上形成所述量子比特101、所述读取腔102和所述第一连接端子103的电路结构，以及后续通过将支撑连接件30的两端和所述第一结构件10、所述第二结构件20分别固定连接。可以发现，在所述第一通孔104表面利用原子层沉积技术沉积第一金属膜之后，后续还有多个工艺流程。当在所述第一金属层105外在形成一层保护膜(即第二保护膜107)，可以有效的防止所述第一金属层105出现氧化、脱落等情况，保证所述第一金属层105的电导特性。具体的，所述第二保护膜107的材料优先选择聚对二甲苯。

如图7所示，在所述第一通孔表面形成所述第二保护膜107之后，为了便于后面步骤中在所述第一结构件10的所述第二表面所述形成相应的电路结构，需要先将在所述第一结构件10的所述第二表面形成的所述第一保护膜106给去除掉。具体的，利用湿法刻蚀去除所述二氧化硅薄膜(即第一保护膜106)。

S103：在所述第一结构件10的所述第二表面形成所述第一连接端子103；

如图8所示，可以利用原子层沉积技术在所述第一结构件10的第二表面形成所述第一连接端子103。此外，在形成所述第一连接端子103时，所述第一连接端子103在所述第一结构件10的第二表面沿着所述第一通孔104的周向分布且与所述第一通孔104同轴设置，且所述第一连接端子103与所述第一通孔内104内填充的所述第一金属层105电连接。保证在将所述支撑连接件30与所述第一连接端子103电连接时，容易对准，确保一致性。

S104：在所述第一结构件10的第一表面形成所述量子比特101和所述读取腔102。

如图9所示，在超导量子芯片的电路结构中，量子比特101是进行量子态计算的核心结构，而读取腔102是对量子比特101的量子态进行读取的微波谐振器，需要与量子比特101近邻，因此将量子比特101和读取腔102设置于第一结构件10的同一个表面(即第一表面)，将第一连接端子103设置于第一结构件10的另一个表面(即第二表面)。其中，在形成所述量子比特101时，所述量子比特101需要与所述第一通孔104内的所述第一金属层105电连接，进而通过所述第一金属层105将所述量子比特101和所述第一连接端子103电连接，即实现了将所述读取腔102、量子比特101和所述第一连接端子103连通的目的，且将所述第一连接端子103作为第一结构件10的连接中介，利用支撑连接件30与所述第二结构件20上的第二连接端子202和信号传输线201电连接。

在所述第一结构件10的第一表面形成所述量子比特101和所述读取腔102时，先利用紫外光刻技术将所述量子比特101和所述读取腔102电路形状图形化，其中图形内的结构即具体的所述量子比特101和所述读取腔102的电路结构；进而利用电子束蒸发镀膜技术将图形内填充超导材料的金属。具体的，可以选择铝、铌、钽、铌钛氮等，本发明优优先选择铝材料，其成本低、易于形成。

如图10所示，由于所述第一结构件10的第一表面和第二表面都需要形成电路结构的，而且所述量子比特101和所述读取腔102的电路结构相对所述第一连接端子103来说，更脆弱，在形成过程中需要严格控制工艺流程的，因此本发明在形成所述第一结构件10上的电路结构时，先进行步骤S103(即先形成所述第一连接端子)、进而在进行步骤S104(后形成所述量子比特101和所述读取腔)。若是调换了先后顺序，在形成所述第一连接端子103时容易损坏所述量子比特101和所述读取腔102的电路结构。

如图11所示，当利用上述步骤在所述第一结构件10上形成所述量子比特101、所述读取腔102和所述第一连接端子103之后，所述第一结构件10的形成工作已初步完成，进而在所述第二结构件20上形成电连接的所述信号传输线201和所述第二连接端子202，并借助所述支撑连接件30电连接所述第一连接端子103和所述第二连接端子202，构成完成的超导量子芯片结构。

如图12所示，采用本实施例的制备方法制备的具体的第一种超导量子芯片结构，包括第一结构件10、第二结构件20和支撑连接件30；所述第一结构件10上形成有量子比特101、读取腔102、第一连接端子103，而且，所述量子比特101和所述读取腔102耦合连接，所述量子比特101和所述第一连接端子103电连接；所述第二结构件20上形成有电连接的信号传输线201和第二连接端子202；所述支撑连接件30两端分别电连接所述第一连接端子103和所述第二连接端子202，用于将所述信号传输线201上接收到的控制信号传输至所述量子比特101，构建完整的超导量子电路。

当所述量子比特101与所述信号传输线201设置在不同层之后，分别在所述第一结构件10上形成所述第一连接端子103电连接所述量子比特101、在所述第二结构件20上形成所述第二连接端子202电连接所述信号传输线201，进而在利用所述支撑连接件30，将所述第一结构件10和所述第二结构件20支撑固定，且利用所述支撑连接件30的两端将所述第一连接端子103和所述第二连接端子202之间电连接，即可实现所述量子比特101与所述信号传输线201的电连接，达到通过所述信号传输线201接收控制信号对所述量子比特101进行调控的目的。同时，所述读取腔102与所述量子比特101耦合连接，也可以通过所述信号传输线201对所述量子比特101的量子态进行读取，最终完善超导量子芯片的电路结构。

需要说明的是，所述超导量子芯片上的每一个所述量子比特101上均需要施加用于调控频率参数的第一调控信号和用于调控量子态参数的第二调控信号，而所述第一调控信号和所述第二调控信号需要通过不同的信号传输线201施加，即每一个所述量子比特101均需要设置对应的两路信号传输路线，而且两路信号传输线201之间相互隔离，而每一路信号传输路径均需要通过一个所述第一通孔104、一个所述第一连接端子103、一个所述第二连接端子202、一个所述支撑连接件30、以及一个所述第二连接端子202形成电连接的信号传导路径，构成对一个所述量子比特101的频率参数或者量子态参数进行调控的电路结构。

具体实施时，如图9所示的所述第一结构件10的第一表面的结构图，每一个所述量子比特101上都与两个所述第一通孔104借助所述第一金属层105电连接，再如图8所示的所述第一结构件10的第二表面的结构图，两个所述第一通孔104与所述第一结构件10的第二表面的两个所述第一连接端子103连接；进而，每一个所述第一连接端子103均电连接一个所述支撑连接件30，继续如图11所示的所述第二结构件20的第一表面的结构图，而此所述支撑连接件30的另一端与所述第二结构件20的第一表面的一个同轴设置的所述第二连接端子202电连接，最终与对应的一个所述信号传输线201连接，接收一个所述第一调控信号或所述第二调控信号。

简而言之，每一个所述量子比特101对应设置有2个所述第一通孔104、2个所述第一连接端子103、两个所述支撑连接件30、两个所述第二连接端子202和两个所述信号传输线201。

实施例2

如图13所示，在第一结构件10上形成量子比特101、读取腔102和第一连接端子103以及在在第二结构件20上形成信号传输线201和第二连接端子202的步骤，包括：

步骤S111：在所述第一结构件10的第二表面形成所述量子比特101、所述读取腔102和所述第一连接端子103；

与实施例1中在所述第一结构件10上形成所述量子比特101、所述读取腔102和所述第一连接端子103的步骤不同是，本实施例中，所述量子比特101、所述读取腔102和所述第一连接端子103均加工在所述第一衬底的同一个表面(即第二表面)。其中，具体制备所述量子比特101、所述读取腔102和所述第一连接端子103的工艺方法与实施例1中的相同，此处不再赘述。

步骤S112：在所述第二结构件20的所述第一表面形成所述信号传输线201和所述第二连接端子202；其中，所述第一表面和所述第二表面相对设置。

通过将所述信号传输线201和所述第二连接端子202形成在所述第二结构件20的同一个表面上，即与所述第一结构件10的第二表面相对的第一表面上，使得所述第二连接端子202和所述第一连接端子103相对设置，这样便于在所述第二连接端子202上形成的所述支撑连接件30与所述第一连接端子103固定连接。

具体的，在所述第二结构件20的所述第一表面形成所述第二连接端子202时，采用与所述步骤S103(在所述第一结构件10的第二表面制备所述第一连接端子103)中相同的工艺流程；而所述信号传输线201时，采用目前芯片制备领域通用的工艺流程，即曝光、显影、刻蚀、清洗等工艺流程。

如图14所示，在所述第二结构件20的表面形成所述信号传输线201和所述第二连接端子202时，需要先在所述第二结构件的表面利用原子层沉积技术形成一层导电层(即第三金属层205)。因为所述第二结构件20的材料均为半导体材料，而所述信号传输线201是微带传输线形式的导线，是无法直接在所述第二结构件20的表面制备的。首先在所述第二结构件20的第一表面形成所述第三金属层205，进而在所述第三金属层205的表面利用光刻图形化工艺制备所述信号传输线201，而且可以借助所述第三金属层205使得所述信号传输线201和所述第二连接端子202电连接。其中，所述第三金属层205的材质可以选择超导材料，具体的，可以采用铝。

此外，如图15所示，当在所述第三金属层205上形成所述信号传输线201之后，需要将除所述信号传输线201以外的所述第三金属层205给清洗掉，使得所述第二结构件20的第一表面上仅形成所述信号传输线201和所述第二连接端子202电路结构。

如图16所示，为按照本实施例提供的方法制备的第二种超导量子芯片结构，超导量子芯片结构包括所述第一结构件10和所述第二结构件20，在所述第一结构件10的第二表面形成所述量子比特101、所述读取腔102和所述第一连接端子103，同时将所述信号传输线201和所述第二连接端子202设置于所述第二结构件20的第一表面，实现对称设置，并利用支撑连接件30支撑所述第一结构件10和所述第二结构件20，并利用支撑连接件30的两端分别电连接所述第一连接端子103和所述第二连接端子202，实现超导量子电路的连接。

在本实施例中，利用支撑连接件30，将所述量子比特101、所述读取腔102和所述信号传输线201沿着所述第一结构件10的第二表面和所述第二结构件20的第一表面对称设置，且利用支撑连接件30将所述量子比特101和所述信号传输线201的距离拉开，不需要在所述第一结构件10设置所述第一通孔104，即可达到降低所述信号传输线201上施加的调控信号对所述量子比特101的串扰影响，同时又实现了超导量子芯片的立体结构，大大提高了超导量子芯片的集成度和性能。

实施例3

如图17所示，在第二结构件20上形成信号传输线201和第二连接端子202的步骤，包括：

步骤S201：形成贯穿所述第二结构件20的第一表面和第二表面的第二通孔204；

与实施例1中的步骤S101相比，在本实施例中，选择在所述第二结构件20上形成贯穿所述第二结构件20的第一表面和第二表面的所述第二通孔204，将所述第二结构件20的第一表面和第二表面打通，便于实现所述第二结构件20的第一表面和第二表面的连通。其中，在所述第二结构件20上形成所述第二通孔204的方法也采用电感耦合等离子体刻蚀，与在所述第一结构件10上形成所述第一通孔104的方法相同，此处不再赘述。

步骤S202：在所述第二通孔204内填充第二金属层203；

通过在所述第二通孔204内填充所述第二金属层203，将所述第二结构件20的第一表面和第二表面的电路结构的电连接。其中，在所述第二通孔204内填充所述第二金属层203的方法也采用原子层沉积技术，与在所述第一通孔104内形成所述第一金属层105的方法相同，此处不再赘述。而且，所述金属层205采用的材料也与所述第一金属层105的材料相同。此外，所述第二金属层203的表面也会利用原子层沉积技术形成一层第三保护膜206。其中，所述第三保护膜206的形成方法和效果与所述第二保护膜107的相同，此处不再赘述。

步骤S203：在所述第二结构件20的第一表面形成所述第二连接端子202；

采用原子层沉积技术直接在所述第二结构件20的第一表面形成所述第二连接端子202。其中，所述第二连接端子与所述第一结构件10上的所述第一连接端子103对应设置，便于利用所述支撑连接件30电连接所述第一连接端子103和所述第二连接端子202。而且所述第二连接端子203在所述第二结构件20的第二表面沿着所述第二通孔204的周向分布且与所述第二通孔204同轴设置，进而所述第二连接端子203与所述第二通孔内204内填充的所述第二金属层203电连接。

步骤S204：在所述第二结构件20的所述第二表面形成所述信号传输线201。

采用与步骤S112相同的工艺流程，先在所述第二结构件20的第二表面利用原子层沉积技术形成所述第三金属层205，并在所述第三金属层205上形成所述信号传输线201，并将除所述信号传输线201之外的所述第三金属层205给清洗掉。

当在所述第二结构件20上形成所述信号传输线201和所述第二连接端子202时，在不同的表面形成，具体的，在所述第二结构件20的第一表面形成所述第二连接端子202，用于借助所述支撑连接件电连接所述第一结构件10的第二表面设置的所述第一连接端子103，并在所述第二结构件20的第二表面形成所述信号传输线201，并依靠贯穿所述第二结构件20的第一表面和第二表面的第二通孔204以及所述第二通孔204内填充的第一金属层与所述第二连接端子202电连接，构成完整的超导量子芯片电路。

如图18所示，为按照本实施例提供的方法制备的超导量子芯片结构，在所述第一结构件10的第二表面形成所述量子比特101、所述读取腔102和所述第一连接端子103，在所述第二结构件20的第一表面形成所述第二连接端子202、并在所述第二结构件20的第二表面形成所述信号传输线201，且在所述第二结构件20上形成有贯穿所述第二结构件20的第一表面和第二表面的第一通孔104，进而在所述第一通孔104内填充有第一金属层105，利用所述第一金属层105电连接所述第二连接端子202和所述信号传输线201。

与实施例2相比，本实施例将所述第二连接端子202形成于所述第二结构件20的第一表面的同时，将所述信号传输线201形成于所述第二结构件20的第二表面，并设置贯穿所述第二结构件20的第一表面和第二表面的所述第二通孔204，进而在所述第二通孔204内填充的第一金属层105，借助所述第一金属层105的导电性，使得所述第二连接端子202和所述信号传输线201实现电连接。不仅增加了所述信号传输线201与所述量子比特101的距离，也利用第二结构件20本身的绝缘效果，使得超导量子电路的串扰削弱到近乎忽略不计。

需要说明的是，在芯片制备领域、尤其是超导量子芯片制备领域，衬底材料通常蓝宝石、硅、碳化硅等材料，而这些材料本身就具有绝缘效果，因此，在上述3个实施例中，优先选择实施例1和实施例3的超导量子芯片结构，利用所述第一结构件10、所述第二结构件20的材料的绝缘特性，将所述量子比特101和所述信号传输线201进行隔离，并利用支撑连接件30将所述第一结构件10和所述第二结构件20进行分层隔离，最大效果的降低了所述信号传输线201上施加的控制信号对其他所述量子比特101的串扰影响。

更进一步的，在实施例1和实施例3中，优先选择实施例1的超导量子芯片制备方法，即在所述第一结构件10的第一表面形成所述量子比特101、所述读取腔102、在所述第一结构件10的第二表面形成所述第一连接端子103，并形成贯穿所述第一结构件10的第一表面和第二表面的所述第一通孔104，通过在所述第一通孔104内填充所述第一金属层105实现所述量子比特101和所述第一连接端子103的电连接。这样可以避免在对所述第一结构件10、所述第二结构件20和所述支撑连接件30进行固定，即将所述第一连接端子103、所述支撑连接件30和所述第二连接端子202进行固定连接时，不会损坏所述量子比特101和所述读取腔102的电路结构。如实施例3的第三种超导量子芯片结构所示，所述量子比特101、所述读取腔102和所述第一结构件10设置于所述第一结构件10的第二表面，即设置于同一平面，所述量子比特101与所述第一连接端子103近邻设置，在对所述第一连接端子103、所述支撑连接件30和所述第二连接端子202进行固定时，容易破坏所述量子比特101的电路结构。

利用前面步骤分别在所述第一结构件10上形成所述量子比特101、所述读取腔102和所述第一连接端子103、在所述第二结构件20上形成所述信号传输线201和所述第二连接端子202之后，即可以进行形成所述支撑连接件的步骤了。

如图19所示，形成支撑连接件，所述支撑连接件两端分别电连接所述第一连接端子103和所述第二连接端子202的步骤，包括：

步骤S301：在所述第二连接端子202表面形成所述支撑连接件30；

步骤S302：将所述支撑连接件30的另一端与所述第一连接端子103电连接。

具体的，所述支撑连接件30可以利用原子层沉积技术在所述第一连接端子103的表面形成或者在所述第二连接端子202的表面形成，以及单独形成所述支撑连接件30。

相比较而言，由于所述第一结构件10的第一表面需要形成所述量子比特101和所述读取腔102的，当在所述第一结构件10的第二表面的所述第二连接端子202的表面利用原子层沉积技术形成所述支撑连接件30时，容易对所述第一表面的所述量子比特101和所述读取腔102的电路结构造成破坏影响；此外，单独形成所述支撑连接件30之后，难以将所述支撑连接件30分别与所述第一结构件10和所述第二结构件20固定，在固定及焊接过程中，难以确保对准和焊接工艺。因此，本发明优选在所述第二连接端子202表面形成支撑连接件30。

如图20所示，当在所述第二结构件20的第一表面形成所述信号传输线201和所述第二连接端子202之后，利用紫外光刻工艺在所述第二连接端子202的表面形成所述支撑连接件30的图案；并利用电子束蒸发镀膜在所述支撑连接件30的图案内填充金属颗粒，形成具有指定尺寸的圆柱状的第四金属层(即支撑连接件30)。

其中，支撑连接件30不仅用于支撑所述第一结构件10和所述第二结构件20，还用于将所述第一结构件10的第二表面设置的所述第一连接端子103和所述第二结构件20的第一表面设置的所述第二连接端子202电连接起来，因此，所述支撑连接件30的材料也选择超导材料。

在步骤S301中，所述支撑连接件30是在所述第二连接端子202表面直接形成的，即一端已经与所述第二连接端子202电连接了，进而将所述支撑连接件30的另一端与所述第一连接端子103进行电连接。利用所述支撑连接件30，既可以将所述第一结构和所述第二结构进行支撑，也可以将所述第一结构和第二结构件20上的连接中介电连接，进而将超导量子芯片的电路结构(即量子比特101、读取腔102、信号传输线201)连通，组成完整的超导量子电路。

将所述支撑连接件30的另一端与所述第一连接端子103电连接的步骤，包括：利用倒装焊接技术将所述支撑连接件30的另一端与所述第一连接端子103焊接固定。

在形成支撑连接件30时，是利用电子束蒸发镀膜技术，在所述第二结构件20的第一表面设置的所述第二连接端子202的表面生成的所述支撑连接件30。同时，还需要所述将支撑连接件30的另一端与所述第一结构件10的第一连接端子103利用倒装焊接的方式进行固定连接。本发明选择材质铟作为支撑连接件30的材料，铟的熔点相对其他超导材料低一些，便于焊接，同时避免高温对所述第一金属层105的影响。

此外，不仅所述支撑连接件30的另一端需要与所述第一连接端子103利用焊接进行固定，所述支撑连接件30与所述第二连接端子202接触的表面，也需要利用倒装焊接的方式进行固定。将所述支撑连接件30的形状形成为圆柱形，与环绕所述第一通孔104设置的所述第一连接端子103的形状适配，保证所述支撑连接件30、所述第一连接端子103和所述第二连接端子202三者同轴设置，固定焊接时容易实现所述第一连接端子103和所述第二连接端子202以及所述第一通孔104的对准。

不仅如此，所述第一连接端子103在所述第一结构件10的第二表面是环绕所述第一通孔104设置的，所述第二连接端子202在所述第二结构件20的第一表面与所述第一连接端子103对应位置设置，均为圆形形状，因此，将所述支撑连接件30的形状设置为圆柱形，与第一连接端、第二连接端子202的接触面积大，在进行焊接时可以保证焊接效果以及导电效果。保证了超导量子芯片上每个所述量子比特101电路的一致性。

本发明通过在第一结构件10上形成量子比特101、读取腔102，并在第二结构件20上形成信号传输线201；将超导量子芯片的用于实施量子态计算的电路结构(量子比特101和读取腔102)与用于实施量子比特101调控的信号传输线201进行分层并单独形成；并分别在第一结构件10上形成与量子比特101电连接的第一连接端子103、在所述第二结构件20上形成与所述信号传输线201进行电连接的第二连接端子202，并利用形成所述支撑连接件30，将所述第一连接端子103和所述第二连接端子202电连接，构成了完整的超导量子芯片的电路结构。通过本发明的方法制备的超导量子芯片具有高集成度。

以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。

Claims (10)

1.一种超导量子芯片制备方法，其特征在于，包括：

在第一结构件上形成量子比特、读取腔和第一连接端子，其中，所述量子比特和所述读取腔耦合连接，所述量子比特和所述第一连接端子电连接；

在第二结构件上形成信号传输线和第二连接端子，其中，所述信号传输线和所述第二连接端子电连接；

形成支撑连接件，所述支撑连接件两端分别电连接所述第一连接端子和所述第二连接端子，用于将所述信号传输线上接收到的控制信号传输至所述量子比特。

2.根据权利要求1所述的超导量子芯片制备方法，其特征在于，所述在第一结构件上形成量子比特、读取腔和第一连接端子的步骤，包括：

形成贯穿所述第一结构件的第一表面和第二表面的第一通孔；

在所述第一通孔内填充第一金属层；

在所述第一结构件的第二表面形成所述第一连接端子；

在所述第一结构件的第一表面形成所述量子比特和所述读取腔；

其中，所述第一金属层用于电连接所述量子比特和所述第一连接端子。

3.根据权利要求2所述的超导量子芯片制备方法，其特征在于，在所述形成贯穿所述第一结构件的第一表面和第二表面的第一通孔的步骤之前，包括：

在所述第一结构件的第二表面形成第一保护膜。

4.根据权利要求2所述的超导量子芯片制备方法，其特征在于，所述形成贯穿所述第一结构件的第一表面和第二表面的第一通孔的步骤，包括：

利用电感耦合等离子体刻蚀所述第一结构件形成所述第一通孔。

5.根据权利要求2所述的超导量子芯片制备方法，其特征在于，所述在所述第一通孔内填充第一金属层的步骤，包括：

利用原子层沉积技术在所述第一通孔内形成所述第一金属层。

6.根据权利要求4所述的超导量子芯片制备方法，其特征在于，在所述利用原子层沉积技术在所述第一通孔内形成所述第一金属层的步骤之后，在所述第一金属层表面形成第二保护膜。

7.根据权利要求1所述的超导量子芯片制备方法，其特征在于，所述在第一结构件上形成量子比特、读取腔和第一连接端子的步骤，包括：在所述第一结构件的第二表面形成所述量子比特、所述读取腔和所述第一连接端子；

所述在第二结构件上形成信号传输线和第二连接端子的步骤，包括：在所述第二结构件的第一表面形成所述信号传输线和所述第二连接端子；其中，第一表面和第二表面相对设置。

8.根据权利要求1所述的超导量子芯片制备方法，其特征在于，所述在第二结构件上形成信号传输线和第二连接端子的步骤，包括：

形成贯穿所述第二结构件的第一表面和第二表面的第二通孔；

在所述第二通孔内填充第二金属层；

在所述第二结构件的第一表面形成所述第二连接端子；

在所述第二结构件的第二表面形成所述信号传输线；

其中，所述第二金属层用于电连接所述信号传输线和所述第二连接端子。

9.根据权利要求1所述的超导量子芯片制备方法，其特征在于，所述形成支撑连接件，所述支撑连接件两端分别电连接所述第一连接端子和所述第二连接端子的步骤，包括：

在所述第二连接端子表面形成支撑连接件；

将所述支撑连接件的另一端与所述第一连接端子电连接。

10.根据权利要求9所述的超导量子芯片制备方法，其特征在于，所述将所述支撑连接件的另一端与所述第一连接端子电连接的步骤，包括：

利用倒装焊接技术将所述支撑连接件的另一端与所述第一连接端子焊接。

Images