CN114676009A - 一种cpu测试系统及服务器 - Google Patents

Abstract

本发明提出一种CPU测试系统，包括第一测试板，第二测试板，控制器，其中：第一测试板配置用于为第一CPU提供运行环境并收集第一CPU运行时各个模块的状态数据及运行数据；第二测试板配置用于为第二CPU提供运行环境并收集第二CPU运行时各个模块的状态数据及运行数据；控制器配置用于收集第一测试板和第二测试板上的各个模块的状态数据和运行数据并生成测试结果。通过本发明提出的一种CPU测试系统，当板载连接器传输MISC等信号出现PIN数不够时，可采用并行信号转串行信号和串行信号转并行信号来进行解决。有效解决测试成本高昂，测试效率低，测试灵活性低下，并同时解决高功耗CPU出厂测试的散热问题以及产生的环境噪声问题。

Description

一种CPU测试系统及服务器

技术领域

本发明属于计算机领域，具体涉及一种CPU测试系统。

背景技术

为了适应更强的数据传输与处理，CPU厂商在工艺未达到更进一步之前，都在采用堆core的方式来提升CPU的性能，其他芯片厂商也会为了适配高性能CPU进行芯片的革新，给社会进步带来了极大的生产能力。与此同时，CPU的功耗以及服务器整机的功耗也在不断上升，给CPU的出厂验证带来了极大的挑战，不仅基本功能测试困难而且成本高昂。

CPU功耗从180W提升到240W，再进一步提升到280W和350W，根据Intel和AMD等最新平台的CPU功耗将达到400W以上。以Intel公司M7和M8两代的CPU进行对比，M7基于eaglestream平台的CPU4000+pin脚，开机上电需要南桥芯片进行配套使用；而M8基于birchstream平台的CPU将PCH芯片集成到CPU内部，导致M8的CPU的pin脚数7000+。这无疑大幅度的提升了CPU的功耗。

如图3所示传统的测试验证都是采用服务器主板的双路设计采用风冷方式进行散热，板卡尺寸比较大，且产生较高的环境噪声，成本高昂，在CPU功耗大幅提高后，达到这种设计的难度太大。而且随着CPU功耗的增加更加容易因高功耗导致主板损坏，并且一旦发生不可逆的损坏，则整个主板都将报废。使得测试成本急剧增加。

为此，本文提出一种便捷的CPU出厂测试板卡设计方案。

发明内容

为解决以上问题，本发明提出一种CPU测试系统，包括第一测试板，第二测试板，控制器，其中：

所述第一测试板配置用于为第一CPU提供运行环境并收集所述第一CPU运行时各个模块的状态数据及运行数据；

所述第二测试板配置用于为第二CPU提供运行环境并收集所述第二CPU运行时各个模块的状态数据及运行数据；

所述控制器配置用于收集所述第一测试板和所述第二测试板上的各个模块的状态数据和运行数据并生成测试结果。

在本发明的一些实施方式中，系统还包括：

第一连接器，所述第一连接器配置用于实现所述控制器和所述第一测试板/所述第二测试板的通信；

第二连接器，所述第二连接器配置用于实现所述第一CPU和所述第二CPU的通信。

在本发明的一些实施方式中，系统还包括：

传感器模块，所述传感器模块分布在所述第一测试板和第二测试板上配置用于监测所述第一测试板和所述第二测试板的状态数据。

在本发明的一些实施方式中，还包括：

第一转换模块，所述第一转换模块配置用将所述第一测试板/所述第二测试板的运行数据转换成串行数据发送到所述控制器。

在本发明的一些实施方式中，还包括：

第二转换模块，所述第二转换模块配置用将所述控制器发送的串行数据转换成并行数据发送到所述第一测试板/所述第二测试板。

在本发明的一些实施方式中，控制器进一步配置用于：

根据CPU的运行规范向所述第一测试板/所述第二测试板发送使能信号；以及

检测所述使能信号在所述第一测试板/所述第二测试板的响应信号，并根据所述响应型号生成测试结果。

在本发明的一些实施方式中，系统还包括：

数码管，所述数码管与所述控制器相连，配置用于显示所述测试结果。

在本发明的一些实施方式中，所述控制器进一步配置用于：

向所述传感器模块提供数据总线，并通过所述数据总线接收所述传感器模块检测到的状态数据，并根据所述状态数据生成测试结果。

在本发明的一些实施方式中，系统还包括：

多功能CPU连接器，所述多功能CPU连接器配置用于为不同的CPU提供不同的连接支持以及为不同的散热机制提供灵活的散热器接口。

本发明的另一方面还提出一种CPU测试服务器，其特征在于，包括如上述实施方式中所述的一种CPU测试系统。

通过本发明提出的一种CPU测试系统，将两路测试版改为两个一路的CPU测试版，通过cable互联可以共用部分芯片，进行关键信号的逻辑传输，当板载连接器传输MISC等信号出现PIN数不够时，可采用并行信号转串行信号和串行信号转并行信号来进行解决。同时根据不同的CPU功耗可以设计不同的散热方案，可以直接在低配置测试板上更换SOCKET进行测试，也可以通过直接拔掉cable更换整个低配测试板卡，可以提高测试效率。有效解决测试成本高昂，测试效率低，测试灵活性低下，并同时解决高功耗CPU出厂测试的散热问题以及产生的环境噪声问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种CPU测试系统的系统结示意图；

图2为本发明实施例提供的一种CPU测试系统一实施例的示意图；

图3为本发明实施例提供传统CPU测试系统的结构示意图；

图4为本发明实施例提供的一种CPU测试系统部分结构示意图；

图5为本发明实施例提供的一种CPU测试系统部分结构示意图；

图6为本发明实施例提供的一种CPU测试系统的实施例的详细结构示意图；

图7为本发明实施例提供的一种CPU测试系统部分结构示意图；

图8为本发明实施例提供的一种CPU测试系统部分结构示意图；

图9为本发明实施例提供的一种服务器的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。

需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。

本发明所应用的场景是CPU出厂测试方面，是指CPU在完成设计流片封装后的功能验证或测试方向，是对逻辑设置完成，成功制作出CPU后的功能测试，不同于普通常见的CPU测试功能，在CPU流片后需要验证CPU的各项功能以及运行条件，包括预先设定的CPU运行规范是否可在实际CPU上实现，例如设定的CPU供电电压的验证，即对流片CPU上的供上设定的电压，验证在该电压下CPU是否正常运行或者直接烧坏等出厂验证测试，以验证CPU的各项功能是否正常，以及通过测试确定CPU在使用时各个条件下的运行规格(包括运行时的温度范围，运行电压范围)。而现有的测试方式采用如3所示的服务器主板进行测试，则存在以下问题：

1.风冷的效率太低，且产生高频噪声对测试人员有极大的危害，当CPU以及整个板卡的功耗达到一定数值时，风冷将无法对服务器进行有效散热。

2.测试板卡的测试方案以两路为主，所需要的器件太多，成本高昂，且走线上难度很大，PCIE5.0的速率已经很高，对于板材的要求更高。所以在有限的板卡面积内保证较好的信号完整性对于layout难度太大，设计的板卡性能会有所降低，表现在PCIE的传输速率以及带宽上。

3.使用当前方案(将新的CPU安装在新的SOCKET上，新的SOCKET配套新板卡)无法起到控制变量的科学方法论，若出现问题，无法确定是板卡问题还是新平台的CPU问题，不利于CPU的测试。而且会出现主板烧毁，或者刚研发的CPU报废的情况。

如图1所示，为解决上述问题本发明的第一方面本发明提出一种CPU测试系统，包括第一测试板1，第二测试板2，控制器3，其中：

所述第一测试板1配置用于为第一CPU提供运行环境并收集所述第一CPU运行时各个模块的状态数据及运行数据；

所述第二测试板2配置用于为第二CPU提供运行环境并收集所述第二CPU运行时各个模块的状态数据及运行数据；

所述控制器3配置用于收集所述第一测试板1和所述第二测试板2上的各个模块的状态数据和运行数据并生成测试结果。

在本实施例中，参考图2和图6，图2示出的是简化的测试系统实例图，图6示出的是更详细的细测试系统结构图。具体地第一测试板的细节如图4所示，第一测试板1为图中的CSBB(Can Self Bootable Board，可独立启动板)，设有为第一CPU提供运行环境的一系列模块包括：12个channel的DDR5内存接口，图中的DIMM，还包括支持PCIE5.0的6个PCIEPORT，PE2(PECI接口2)1个x16的single wide slot的PCIE5.0插槽(图中SLOT A)，PE3(PECI接口3，下同)连接1个x16的double wide slot的PCIE5.0插槽(图中SLOT B)。PE1、PE4和PE5各连接4个x4的MCIO，PE0连接两个x4的MCIO，将剩下的PCIE资源通过4C+连接器连接到BMC模块。此外在此板卡上放置常规的VR、80port、JTAG HEADER、BATTERY、BUTTON、TPM模块、RTC和XDP的连接器。其中，4C+连接器是SFF-TA-1002协议中接口最多的连接器；VR包括12V转换成其他电压的电压管理芯片，比如转换成P5V，P3V3等；JTAG HEADER：专门用来调试BUG的连接器，控制器3烧录固件需要从控制器3的pin上引出连接到一个header连接器上，通过控制器3的烧录器进行链接烧录；BATERRY：板卡上的纽扣电池，保持板卡上电前的时钟晶振。TPM模块即可信模块，使CSBB板卡具有初级的防篡改功能，在外部要进入服务器查看修改信息，必须使用可行文件，通过TPM的验证才可以进行查阅与修改系统信息；RTC：时钟芯片，发出板卡上电所需的时钟信号。

还包括XDP：Intel专门进行debug的连接器，配套相应的设备，对于板卡(主要是CPU以及一些关键功能的验证)进行注错，验证CPU碰到不可修复的错误做出的反应。

还包括S3M CPLD即CPU内部的逻辑控制器件，Intel和CPU内部的管子开关有关。

此外，CSBB上还设置有两个button，一个为power off，一个为reset。是在板卡没有其他系统子板front panel时，方便开关机的案件。进一步，如图5所示，第二测试板为图中的USBB，USBB(Un Self Bootable Board，不可独立启动测试板)为第二CPU即CPU1的运行提供必要供电及数据访问的等必要条件，该板块上不包括控制器3，只是通过线缆接收CSBB板商的控制器发送的信号，并将相应的测试数据发送到控制器3上。所以USBB是unbootable的。同样具有可配置DDR5的12个channel，PCIE可根据实际情况配置。除了XDP连接器以外，不放置其他任何端口与外接资源。

控制器3设置在第一测试板1上即CSBB上，在本实施例中，由于需要对CSBB和USBB上的各个模块进行监测，同时在CPU0和CPU1启动时控制CSBB和USBB上各个模块的使能。控制器3采用FPGA进行开发，在系统上电启动后，FPGA便向各个模块发送使能信号并监控各个模块使能后的状态，根据监测到的数据生成对应的测试结果。

图6中DC-SCM为DATA CENTER SECURE CONTROL MODULE，数据中心安全控制模块，相当于BMC的功能。

如图2所示，还包括为CSBB和USBB供电的PDB100，PDB100和USBB以及CSBB之间通过线缆相连，可灵活插拔

在本发明的一些实施方式中，系统还包括：

第一连接器5，所述第一连接器5配置用于实现所述控制器3和所述第二测试板2的通信；

第二连接器6，所述第二连接器6配置用于实现所述第一CPU和所述第二CPU的通信。

在本实施例中，由于USBB和CSBB之间通过第一连接器进行连接，第一连接器5为图中的MISC(Miscellaneous Signals Cable，杂项信号线)SIGNALS OCULINK，MISC SIGNALSOCULINK是80根线缆汇集而成连接在CSBB和USBB之间，如图6在本实施例中，用于CSBB和USBB之间的信号连接的连接器共两组。在CSBB和USBB上均设置两个MISC SIGNALS OCULINK连接器，CSBB和USBB上的MISC SIGNALS OCULINK之间通过可插拔的线缆连接。在对CPU的测试过程中，如果USBB或CSBB出现损坏，便可通过拔出对应的线缆使USBB和CSBB分离，并及时更换对应的CSBB或USBB便可继续CPU测试。

参考图4～图6，由于CPU0和CPU1并不是传统的实现方式，CPU0和CPU1之间的通信在本发明中采用的是Intel架构的UPI连机器，即图中UPI OCULINK。同样在USBB和CSBB上均设置有UPI OCULINK连接插槽，CPU0和CPU通过UPI(Ultra Path Interconnect，是Intel自己的CPU之间互联协议,理解为CPU之间通信的超级互联路径)OCULINK使用线缆相连并进行信号传输。并且可根据信号传输需要选择合适长度以及合适材质的线缆作为UPI OCULINK之间的介质。

在本发明的一些实施方式中，系统还包括：

传感器模块4，所述传感器模块4分布在所述第一测试板1和第二测试板2上配置用于监测所述第一测试板1和所述第二测试板2的状态数据。

在本实施例中，在USBB和CSBB上，对CPU运行过程中所需要的各个模块安装传感器，传感器的类型包括温度传感器，用于检测各个模块在CPU测试过程中的温度；以及电压传感器，用于检测各个模块在CPU测试过程中的电压值，尤其是VR模块。

在本发明的一些实施例中，还包括电流传感器，用于检测各个模块的电流大小，具体可根据测试成本进行灵活设置。

在本发明的一些实施方式中，所述第二测试板2包括：

第一转换模块7，所述第一转换模块7配置用将所述第二测试板2的各个模块的运行数据转换成串行数据发送到所述控制器3。

在本实施例中，如图7所示，由于USBB和CSBB之间MISC、SGPIO等信号过多，80pin的连接器是不够用的，因此在USBB上使用并行转串行芯片来进行合并部分信号然后再通过MISC SIGNALS OCULINK进行传输。

在本实施例中用于并行数据到串行数据转换的第一转换模块7采用SN74LV165A芯片。

进一步如图7所示，在USBB上由于需要监测的数据过多，因此在本实施例中，采用两个SN74LV165A芯片串联的方式进行并行数据向串行数据的转换，即除第一个SN74LV165A芯片是接收8个监测数据外，第二个SN74LV165A芯片的一个输入为第一个SN74LV165A芯片的输出，其他7个输入为其他模块的信号，即其他模块对应的pin脚相连。通过串联两个SN74LV165A芯片便可省去15根数据线。SN74LV165A芯片转换成串行的数据会直接通过MISCSIGNALS OCULINK发送到控制器3，如前所述，控制器3是通过FPGA实现，因此可直接接收MISC SIGNALS OCULINK上的串行信号。

需要说明的是，图7仅示出部分并行信号转串行信号的示意图并非本申请的所有并行转串行的示例。

在本发明的一些实施方式中，第二测试板2还包括：

第二转换模块8，所述第二转换模块8配置用将所述控制器3发送的串行数据转换成并行数据发送到所述第二测试板8的各个模块。

在本实施例中，如前所述，同样是出于对MISC SIGNALS OCULINK接口线路的节省，由控制器3(FPGA)向USBB上各个模块发出的使能信号也同样进行并行转串行的设计，由于FPGA自身的可编程特性，因此在CSBB上无需设置并行转串行的转换芯片，可由FPGA上实现相应的逻辑，并按照串行协议通过MISC SIGNALS OCULINK发向USBB即可。

因此，在USBB上如图8所示，第二转换模块8便是将串行数据转换为并行数据的转换芯片。图8示出的是部分进行串行转并行的示例，图中左侧的第二转换模块将串行信号转换后输出到VR(电压转换芯片，一般为多个，图中只示出1个)、CPU、LED、SLOT(PCIE设备的插槽及控制电路)。图中右侧第二个第二转换模块8则将左侧第一个第二转换模块8的一个信号再进行转换成对8个LED灯的控制信号。在本实施例中第二转换模块8采用的是SN74LV595A芯片。

在本发明的一些实施方式中，控制器3进一步配置用于：

根据CPU的运行规范向所述第一测试板1和第二测试板2上的各个模块发送使能信号；以及

检测所述使能信号在所述各个模块上的响应信号，并根据所述响应型号生成测试结果。

在本实施例中，CPU运行规范是指CPU制造商对每一代CPU的启动设置的服务器上各个模块的上电时序，即控制与CPU相关或与计算机相关的各个模块的启动或上电顺序。传统的实现方式上由CPLD实现完成。但在一些情况下，尤其是CPU平台发布更新后，CPLD已经无法实现对新CPU平台的上电控制，以Intel的M8平台为例，CPU引脚高达8000多个，并且上电时序繁琐至极，上电过程中需要对CPU的多个引脚的信号进行检测。而传统的CPLD已无法实现对上述内容的操作。只能由FPGA进行逻辑编程实现。

控制器3(FPGA)作为CPU测试系统的控制器，在CSBB上的开关button被按下，CSBB和通常的服务器上电时序一致，先起AUX电，对FPGA和BMC进行上电。CSBB上的FPGA开始发出各种逻辑使能信号，不仅对CSBB上的VR进行使能，而且通过MISC SIGNALS OCULINK将使能信号发送给USBB，这些信号在USBB上通过串行转并行设计，将逻辑使能信号发送给各VR。与此同时BMC开始监控全局的上电与工作运行情况。相应的USBB板卡将会把上电完成等按照平台时序设计的规范继续运行，通过OCULINK来实现这些逻辑信号的控制，通过UPICONNECTOR实现两颗CPU之间信息的交互。并将向各个模块发送使能信号过程中，各个模块在接收到使能信号的后续反应进行监控，如果各个模块使能正常，CPU正常运行则开机测试通过，如果存在各个模块使能状态异常或CPU运行出现错误则测试失败，控制器3则将对应的信息收集并生成对应的测试报告。

在本发明的一些实施例中，测试还包括在CPU启动运行后的测试，即按照平台的时序要求，CPU开发者的需求进行功能测试，前期需要硬件工程师和测试工程师进行现场测试，当一切调试完成后。可通过安全装置，通过BMC进行带外测试。将需要测试的内容编写成脚本，自动运行，提高测试效率。

在本发明的一些实施例中，在测试完成一块板卡后，将USBB板卡上的CPU1连同SOCKET通过机械臂自动夹取更换CPU1进行测试，或者拔掉USBB板卡上的cable，直接用下一块USBB整体进行测试。

如果CPU功耗在风冷散热方案下可以满足散热，则给两块板卡加FAN CON，如果CPU功耗过高，可将USBB板卡的CPU直接更换为POGO封装使用特殊的SOCKET，达到冷板测试的目的，进行测试。在本发明的一些实施方式中，系统还包括：

数码管9，所述数码管9与所述控制器3相连，配置用于显示所述测试结果。

在本实施例中，如图4所示，在CSSB上还设置有用于直接显示测试进程的数码管9，数码管9与FPGA直接相连，FPGA则将CPU启动过程中每一步所操作或使能的各个模块给予分配对应的序号通过数码管显示，如果正常则会被下一个动作的序号顶掉，直到CPU上电完成，上电成功后则显示为空，例如02为AUX电压上电完成，04为GLOBAL RESET信号发出。

在本发明的一些实施方式中，所述控制器3进一步配置用于：

向所述传感器模块4提供数据总线，并通过所述数据总线接收所述传感器模块4检测到的状态数据，并根据所述状态数据生成测试结果。

在本实施例中，如前所述，在CSBB和USBB上对每一个需要监测的模块设置多个传感器，因此需要收集庞大的传感器信号，为此，本发明通过FPGA上实现SMBUS总线进行对传感器你模块4的多个传感器的数据进行收集。并将测试过程中的CSBB和USBB上被监控的模块的各个传感器数据进行记录，并当作测试结果的一部分。无论测试结果是通过还是失败。

在本发明的一些实施方式中，系统还包括：

多功能CPU连接器10，所述多功能CPU连接器配置用于为不同的CPU提供不同的连接支持以及为不同的散热机制提供灵活的散热器接口。

在本实施例中，为方便对同一平台下不同规格的CPU进行测试，CSBB和USBB上的CPU连接器可支持多种规格的CPU，即按照最大规格进行设计，例如以M8平台为例，CSBB上的CPU接口支持8000多个pin脚的数据传输以供电需要。当涉及到较低规格的CPU时可直接共患CPU的SOCKET插槽。同时，CPU的散热插槽也可灵活配置根据需要选择风冷或冷板式的液冷技术进行散热。

具体地，当CPU功率在400w以下时，可在两块板卡上增加风扇连接器进行散热，即采用大功率风扇或者冗余更多的风扇模块来进行主动散热。当CPU功耗大于400W时，可以采用POGO封装的SOCKET，将板卡处理成冷板设计。

冷板的结构也分为两种：冷板式液冷技术和浸没式相变液冷。前者工作液体与被冷却对象分离，工作液体不与电子器件直接接触，而是通过液冷板等高效热传导部件将被冷却对象的热量传递到冷媒中，因此冷板式液冷技术又称为间接液冷技术。后者在浸没式液体相变冷却系统中，将主板、CPU、内存等发热量大的元器件完全浸没在冷媒中，在工作状态下，各发热部件会产生热量，引起冷媒温升。当冷媒温度升高到系统压力所对应的沸点，冷媒工质发生相变，从液态变化为气态，通过汽化热吸收热量实现热量的转移，这种通过冷媒吸收热量冷却的技术即相变液冷技术。相比之下后者的散热效率更高，更环保，当然成本也更高。

在CPU出厂测试时将CSBB固定，通过定制的机械臂只对USBB上的CPU进行更换。也可以将这个USBB包括CPU看作一个整体的模块，在测试时只需要插拔线缆对整个模块进行更换，可以大大提升出厂测试的效率。

在本发明的一些实施例中，在更换CPU对不同的CPU进行测试时，可以将整个SOCKET与CPU作为整体从CSBB或USBB上进行分离。当然也可以根据需要只从SOCKET上将CPU进行拆卸与更换。

若仅更换CPU，不更换SOCKET的情况下，由于有的CPU的针脚数达到7000多，而更小规格的CPU的针脚数较小，需要根据SOCKET的提供的针脚与要更换(换上CSBB或USBB板上的新的CPU)的CPU的针脚数要在SOCKET和CPU之间通过引脚绝缘薄片进行隔离，不同的CPU对应的不同的引脚绝缘薄片。以防止SOCKET上的针脚与CPU上非接触点位置进行接触。

如图9所示，本发明的另一方面还提出一种CPU测试服务器200，包括如上述实施方式中所述的一种CPU测试系统201。

通过本发明提出的一种CPU测试系统，将两路测试版改为两个一路的CPU测试版，通过cable互联可以共用部分芯片，进行关键信号的逻辑传输，当板载连接器传输MISC等信号出现PIN数不够时，可采用并行信号转串行信号和串行信号转并行信号来进行解决。同时根据不同的CPU功耗可以设计不同的散热方案，可以直接在低配置测试板上更换SOCKET进行测试，也可以通过直接拔掉cable更换整个低配测试板卡，可以提高测试效率。有效解决测试成本高昂，测试效率低，测试灵活性低下，并同时解决高功耗CPU出厂测试的散热问题以及产生的环境噪声问题。

以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。

应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。

上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种CPU测试系统，其特征在于，包括第一测试板，第二测试板，控制器，其中：

所述第一测试板配置用于为第一CPU提供运行环境并收集所述第一CPU运行时各个模块的状态数据及运行数据；

所述第二测试板配置用于为第二CPU提供运行环境并收集所述第二CPU运行时各个模块的状态数据及运行数据；

所述控制器配置用于收集所述第一测试板和所述第二测试板上的各个模块的状态数据和运行数据并生成测试结果。

2.根据权利要求1所述的系统，其特征在于，还包括：

第一连接器，所述第一连接器配置用于实现所述控制器和所述第一测试板/所述第二测试板的通信；

第二连接器，所述第二连接器配置用于实现所述第一CPU和所述第二CPU的通信。

3.根据权利要求1所述的系统，其特征在于，还包括：

传感器模块，所述传感器模块分布在所述第一测试板和第二测试板上，配置用于监测所述第一测试板和所述第二测试板的状态数据。

4.根据权利要求1所述的系统，其特征在于，还包括：

第一转换模块，所述第一转换模块配置用将所述第一测试板/所述第二测试板的运行数据转换成串行数据发送到所述控制器。

5.根据权利要求1所述的系统，其特征在于，还包括：

第二转换模块，所述第二转换模块配置用将所述控制器发送的串行数据转换成并行数据发送到所述第一测试板/所述第二测试板。

6.根据权利要求1所述的系统，其特征在于，所述控制器进一步配置用于：

根据CPU的运行规范向所述第一测试板/所述第二测试板发送使能信号；以及

检测所述使能信号在所述第一测试板/所述第二测试板的响应信号，并根据所述响应型号生成测试结果。

7.根据权利要求6所述的系统，其特征在于，还包括：

数码管，所述数码管与所述控制器相连，配置用于显示所述测试结果。

8.根据权利要求3所述的系统，其特征在于，所述控制器进一步配置用于：

向所述传感器模块提供数据总线，并通过所述数据总线接收所述传感器模块检测到的状态数据，并根据所述状态数据生成测试结果。

9.根据权利要求1所述的系统，其特征在于，还包括：

多功能CPU连接器，所述多功能CPU连接器配置用于为不同的CPU提供不同的连接支持以及为不同的散热机制提供灵活的散热器接口。

10.一种CPU测试服务器，其特征在于，包括如权利要求1-9任意一项所述的一种CPU测试系统。

Images