CN114667682A - 提供在半导体芯片中实现的模数转换器的片上自测试的半导体芯片 - Google Patents
提供在半导体芯片中实现的模数转换器的片上自测试的半导体芯片 Download PDFInfo
- Publication number
- CN114667682A CN114667682A CN201980102101.0A CN201980102101A CN114667682A CN 114667682 A CN114667682 A CN 114667682A CN 201980102101 A CN201980102101 A CN 201980102101A CN 114667682 A CN114667682 A CN 114667682A
- Authority
- CN
- China
- Prior art keywords
- data
- semiconductor chip
- samples
- digital
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 108
- 238000012360 testing method Methods 0.000 title claims abstract description 83
- 238000012937 correction Methods 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 56
- 230000006870 function Effects 0.000 claims description 18
- 230000003111 delayed effect Effects 0.000 claims description 11
- 238000013139 quantization Methods 0.000 claims description 9
- 238000009825 accumulation Methods 0.000 claims description 5
- 230000001934 delay Effects 0.000 claims description 5
- 239000000523 sample Substances 0.000 description 22
- 230000015654 memory Effects 0.000 description 16
- 230000014509 gene expression Effects 0.000 description 7
- 230000009471 action Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007726 management method Methods 0.000 description 3
- 238000010295 mobile communication Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3187—Built-in tests
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0854—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of quantisation noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
Abstract
提供了一种提供在半导体芯片中实现的模数转换器ADC的片上自测试的半导体芯片。半导体芯片包括ADC和数模转换器DAC，DAC被配置为生成射频测试信号并将其经由供给路径供给到ADC。ADC被配置为基于射频测试信号来生成数字输出数据。半导体芯片还包括被配置为生成数字参考数据的参考数据生成电路。此外，半导体芯片包括比较器电路，比较器电路被配置为将数字输出数据与数字参考数据进行比较，以便确定误差数据。
Description
技术领域
本公开涉及模数转换器(ADC)的片上自测试。具体地，示例涉及提供在半导体芯片中实现的ADC的片上自测试的半导体芯片、用于ADC的片上自测试的方法、接收机、基站以及移动设备。
背景技术
在ADC的大批量制造中，测试时间是重要的成本构成。以往，它在制造测试设施中需要昂贵且专业的射频(RF)模拟测试布置。
因此，可能存在对改进的ADC测试的期望。
附图说明
以下将仅以示例的方式并参照附图来描述装置和/或方法的一些示例，在附图中：
图1示出了提供在半导体芯片中实现的ADC的片上自测试的半导体芯片的第一示例；
图2示出了RF测试信号的示例；
图3示出了RF测试信号的示例性频谱；
图4示出了数控振荡器的示例；
图5示出了提供在半导体芯片中实现的ADC的片上自测试的半导体芯片的第二(无乘数)示例；
图6示出了基站的示例；
图7示出了移动设备的示例；和
图8示出了用于ADC的片上自测试的方法的示例的流程图。
具体实施方式
现在将参照附图更全面地描述各种示例，在附图中示出了一些示例。在附图中，为了清楚起见，线、层和/或区域的厚度可能被夸大。
因此，虽然进一步的示例能够进行各种修改和替换形式，但是在附图中示出了其一些特定示例，并随后将详细描述。然而，该详细描述并不将进一步的示例限制为所描述的特定形式。进一步的示例可以涵盖落入本公开的范围内的所有修改、等同和替换。相同或相似的数字在整个对附图的描述中指代相似或类似的要素，这些要素在彼此比较时可以以相同的方式实现，或者以修改的形式实现，同时提供相同或类似的功能。
应当理解，当一要素被称为“连接”或“耦合”到另一要素时，这些要素可以直接连接，或者经由一个或多个中间要素耦合。如果两个要素A和B使用“或”组合，在没有另外明确或隐含定义的情况下，这应当理解为公开了所有可能的组合，即仅A、仅B以及A和B。相同组合的替换措辞是“A和B中的至少一个”或“A和/或B”。这同样准适用于多于两个要素的组合。
本文为了描述特定示例的目的而使用的术语不旨在对于进一步的示例是限制性的。每当使用诸如“一”、“一个”和“该”的单数形式，并且仅使用单个要素没有被明确或隐含地定义为强制性的时，进一步的示例也可以使用多个要素来实现相同的功能。同样，当功能随后被描述为使用多个要素来实现时，进一步的示例可以使用单个要素或处理实体来实现相同的功能。还应当理解，术语“包括”、“包含”、“含有”和/或“含”在使用时指明所叙述的特征、整数、步骤、操作、过程、动作、元件和/或组件的存在，但是不排除一个或多个其他特征、整数、步骤、操作、过程、动作、元件、组件和/或其任何群组的存在或添加。
除非另外定义，否则所有术语(包括技术和科学术语)在本文中以其示例所属领域的通常含义来使用。
图1示出了提供在半导体芯片100中实现的ADC 110的片上自测试的半导体芯片(管芯)100的示例。
除了ADC 110之外，半导体芯片100还包括数模转换器(DAC)120。DAC 120被配置为：生成RF测试信号121，并将它经由供给路径130供给到ADC。供给路径130可以是片上路径，或者至少部分是片外的。ADC 110被配置为：基于RF测试信号121，生成数字输出数据yn。
半导体芯片100还包括被配置为生成数字参考数据rn的参考数据生成电路140。数字参考数据rn是ADC 110针对RF测试信号121的预期/目标输出数据。
此外，半导体芯片100包括比较器电路150，比较器电路150被配置为：将ADC 110的数字输出数据yn与数字参考数据rn进行比较，以便确定指示ADC 110的量化误差的(量化)误差数据∈n。
DAC 120连同参考数据生成电路140和比较器电路150为ADC 110实现半导体芯片100的内置自测试(BIST)功能。误差数据∈n允许以高精度指示RF-ADC 110的准确性。半导体芯片100可以为ADC 110的动态性能实现简单的通过-失败测试。因此，可以在制造期间测试ADC 110，而不需要昂贵的外部测试设备。半导体芯片100的用于ADC 110的BIST功能可以使得能够将制造期间的测试时间减少一个数量级以上(例如，从大约一分钟减少到少于一秒)。因此，半导体芯片100可以在大批量制造期间在晶圆级探针测试时实现高性能自测试。
根据一些示例，DAC 120可以是具有混合信号有限冲击响应(FIR)滤波器输出级的1位DAC。使用具有混合信号FIR滤波器输出级的1位DAC可以允许生成具有高频谱纯度的RF测试信号121。例如，RF测试信号121可以是如图2所示的正弦信号。图2示出了由具有混合信号FIR滤波器输出级的1位DAC输出的正弦RF测试信号221。然而，应当注意，所提出的技术不限于使用具有混合信号FIR滤波器输出级的1位DAC来生成正弦RF测试信号。一般而言，任何DAC均可以用于生成任何期望的RF测试信号。
DAC 120被配置为：基于数字控制数据xn，生成RF测试信号121。数字控制数据xn例如可以是诸如11001100…的序列(即，序列1100的重复)，以便生成被1位DAC的混合信号FIR滤波器输出级陡峭滤波的方波信号，以生成具有高频谱纯度的正弦RF测试信号221。图2中还示出的是输入到1位DAC的数字控制数据xn的采样211(例如，表示11001100)。混合信号FIR滤波器输出级允许通过电流源、电容器或电阻器对延迟的1位信号进行加权，以便产生RF信号，该RF信号是输入的1位信号的滤波版本。通过输入位序列11001100...，生成Fs/4的方波信号(Fs表示DAC的采样频率)，其中，k·Fs/4处的谐波因FIR滤波器输出级的低通滤波特性而被滤除，使得DAC生成高纯度的正弦波。
图3中示出了由具有混合信号FIR滤波器输出级的1位DAC生成的正弦RF测试信号221的示例性频谱300。从图3可以看出，正弦RF测试信号221包括大约4GHz处的期望峰值。此外，与峰值301相比，大约8GHz处的二次谐波失真302被高度抑制(例如，二次谐波失真302的信号功率可以小于-50dBc、-60dBc、-70dBc等)。大约12GHz处的二次谐波失真303不可见，即无法与信号噪声区分开。使用具有混合信号FIR滤波器输出级的1位DAC可以允许提供总谐波失真(THD)＞50dB、60dB、70dB等的RF测试信号。
回到图1，半导体芯片100包括数控振荡器(NCO)170，数控振荡器(NCO)170被配置为：基于频率控制数据ΔΦ，生成数字控制数据xn。可选地，在NCO 170与DAC 120之间可以耦合修改电路160，用于基于增益控制数据161来修改数字控制数据xn，该增益控制数据161指示RF测试信号121的期望/目标信号增益。然而，应当注意，NCO 170仅仅是用于提供用于控制DAC 120的数字控制数据xn的电路的示例。一般而言，可以使用能够提供这种数据的任何电路。例如，代替NCO 170，可以使用被配置为生成诸如随机图案或伪随机图案的数据图案作为数字控制数据的数据生成电路。因此，在一些示例中，RF测试信号121可以是非正弦测试信号。
如图1所示，供给路径130引起RF测试信号121的信号增益A，并将RF测试信号121延迟信号传播延迟Δ。可以补偿供给路径130的信号增益A和/或供给路径130上的信号传播延迟Δ，以便提高ADC 110的BIST的精度。
首先，将描述供给路径130的信号增益A的补偿。半导体芯片100包括耦合在ADC110与比较器电路150之间的增益校正电路180。增益校正电路180被配置为：基于增益校正数据Wn，修改数字输出数据yn，以便补偿供给路径130的信号增益A。例如，增益校正电路180可以包括乘法器电路181，该乘法器电路181被配置为：将数字输出数据yn乘以增益校正数据Wn，以便补偿供给路径130的信号增益A。
增益校正电路180还被配置为：基于误差数据∈n和数字输出数据yn，确定增益校正数据Wn。为了确定增益校正数据Wn，增益校正电路180包括另一乘法器电路182，该乘法器电路182被配置为：将误差数据∈n的采样与数字输出数据yn的采样相关(组合)，以便获得第一采样186。此外，增益校正电路180包括位移位器183(例如，桶形移位器或硬连线移位器)，该位移位器183被配置为：将第一采样186位移预定位值。增益校正数据Wn的采样是通过组合器电路184获得的，该组合器电路184被配置为：将位移的第一采样187与前面的(先前生成的)增益校正数据Wn-1的采样组合。
上述增益校正数据Wn的采样的生成可以用以下数学表达式来概括：
Wn＝Wn-1-μW∈nyn (1)
在数学表达式(1)中，μW表示由位移位器183施加的位移。此外，假设W0＝0。收敛后，增益校正数据将是
使得供给路径130的信号增益A在数字输出数据yn中得到补偿。在将数字输出数据yn与增益校正数据Wn组合之前，增益校正数据Wn的采样通过延迟电路185延迟一个采样周期。
为了匹配供给路径130上的信号传播延迟Δ，参考数据生成电路140被配置为：在考虑供给路径130上的信号传播延迟Δ的情况下生成数字参考数据rn。具体地，数字参考数据rn被相移，以便匹配供给路径130上的信号传播延迟Δ。
参考数据生成电路包括NCO 141，NCO 141被配置为：基于频率控制数据ΔΦ和指示供给路径130上的信号传播延迟Δ的信号传播延迟数据θn，生成数字参考数据rn。为DAC120提供数字控制数据xn的NCO 170以及生成数字参考数据rn的NCO 141均接收频率控制数据ΔΦ作为输入。为了补偿供给路径130上的信号传播延迟Δ(延迟Δ可能是相对于ADC110的时钟周期的分数)，信号传播延迟数据θn被输入到NCO 141，以用于相对于数字输出数据yn调整期望的数字参考数据rn的相移。
图4中示出了NCO 141的示例性实现方式。NCO 141包括用于频率控制数据ΔΦ的第一输入节点410和用于信号传播延迟数据θn的第二输入420。
此外，NCO 141包括第一组合器电路430，第一组合器电路430被配置为：将频率控制数据ΔΦ的采样与相位累加采样组合，以便生成更新的相位累加采样431。相位累加采样是频率控制数据ΔΦ的前面的(先前输入的)的采样的累加。换言之，NCO 141使用输入相位累加器。延迟电路440被配置为：对更新的相位累加采样431进行延迟。所得到的延迟的更新的相位累加采样441被反馈到第一组合器电路430，以用于与频率控制数据ΔΦ的后续采样组合。
此外，延迟的更新的相位累加采样441被馈送到NCO 141的第二组合器电路450。第二组合器电路450被配置为：将作为相移θn的信号传播延迟数据的采样与延迟的更新的相位累加采样441进行组合，以便为NCO 141的坐标旋转数字计算机(CORDIC)电路470生成控制采样451。在第二组合器电路450与CORDIC电路470之间耦合量化器电路460，以用于将控制采样451量化为期望/目标位分辨率。
CORDIC电路470运行CORDIC算法，并被配置为：基于控制采样451生成数字参考数据rn。CORDIC电路470将控制采样451中给出的相位信息转换为数字参考数据rn的幅度。换言之，CORDIC电路470是相位到幅度转换电路的示例。此外，CORDIC电路470还被配置为：生成参考信号的相移副本r′n。数字参考数据的相移副本r′n相对于数字参考数据rn被相移90°。数字参考数据rn表示与RF测试信号121相同的波形(例如，正弦波形)。
为了适配信号传播延迟数据θn，参考数据生成电路140还包括循环电路142。循环电路142被配置为：基于误差数据∈n和NCO 141输出的数字参考数据的相移副本r′n，生成信号传播延迟数据θn。
循环电路142包括乘法器电路143，乘法器电路143被配置为：将误差数据∈n的采样和数字参考数据的相移副本r′n的采样进行组合，以便获得第二采样147。此外，循环电路142包括位移位器144(例如，桶形移位器)，位移位器144被配置为：将第二采样147位移预定位值。通过将位移了的第二采样148与前面的(先前生成的)信号传播延迟数据θn-1的采样进行组合，来获得信号传播延迟数据θn的采样。
上述信号传播延迟数据θn的采样的生成可以用以下数学表达式来概括：
θn＝θn-1-μW∈nr′n (3)
在数学表达式(3)中，μW表示由位移位器144施加的位移。此外，假设θ0＝0。收敛后，信号传播延迟数据将是
θ＝ωΔ (4)
使得所得到的数字参考数据rn的相位与供给路径130上的信号传播延迟Δ匹配。在将信号传播延迟数据θn的采样输入到NCO 141之前，信号传播延迟数据θn的采样通过延迟电路146延迟一个采样周期。
指示ADC 110的量化误差的误差数据∈n如下给出：
∈n＝-cos(ωnTs+θ)+WAcos(ω(nTs+Δ))+vn (5)
Ts表示系统的采样频率，ω表示角频率，vn表示ADC 110和DAC 120的总误差。
从数学表达式(5)可以看出，一旦增益校正数据W和信号传播延迟数据θ收敛，两个余弦项就抵消。因此，误差数据∈n仅取决于ADC 110和DAC 120的误差。假设DAC 120的误差可以被忽略，那么误差数据∈n仅取决于ADC 110的误差/不准确度。
例如，自校准ADC 110可以产生量化的正弦波，量化的正弦波随后与增益和相位校正之后的输入RF测试信号121的数字表示(即，数字参考数据rn)进行比较，以便测量ADC110的量化误差。这可以例如允许在高RF输入频率下直接测量ADC 110的有效位数(ENOB)。因此，ADC 110可以基于其量化误差或从这导出的任何量来分类。
图5示出了另一半导体芯片500。在图5的示例中，增益校正电路和循环电路的实现方式与图1中所示的半导体芯片100略有不同。
与图1所示的增益校正电路180相比，图5中所示的增益校正电路580还包括符号电路588，符号电路588被配置为：确定(计算)数字输出数据yn的采样的符号函数。因此，增益校正电路580的乘法器电路182被配置为：将误差数据∈n的采样与数字输出数据yn的采样的符号函数进行组合，以便获得第一采样186，因此实现为无乘数(multiplier-less)操作，从而降低成本。
类似地，与图1中所示的循环电路142相比，图5中所示的循环电路542还包括符号电路549。符号电路549被配置为：确定(计算)数字参考数据的相移副本r′n的采样的符号函数。因此，循环电路542的乘法器电路143被配置为：将误差数据∈n的采样与数字参考数据的相移副本r′n的采样的符号函数进行组合，以便获得第二采样147。
因此，上述数学表达式(1)和(3)变为：
Wn＝Wn-1-μW∈nsign(yn) (6)
和
θn＝θn-1-μθ∈nsign(r′n) (7)
除此之外，半导体芯片500与半导体芯片100相同。
图6中示出了使用根据上面结合图1-5描述的架构的一个或多个方面或上面结合图1-5描述的一个或多个示例的半导体芯片的实现方式的示例。图6示意性地示出了包括所提出的半导体芯片630的无线电基站600(例如，用于毫微微小区、微微小区、微小区或宏小区)的示例。
半导体芯片630是接收机610的一部分。接收机610还包括模拟电路620，模拟电路620被配置为：从基站600的天线元件650(直接地或经由一个或多个中间元件(例如，滤波器)间接地)接收RF接收信号。模拟电路630包括用于处理RF接收信号的电路，例如用于放大RF接收信号的低噪声放大器(LNA)。模拟电路620被配置为：为了数字化，将RF接收信号供给到半导体芯片630中实现的ADC。在一些示例中，模拟电路620可以实现在半导体芯片630中。
此外，基站600包括被配置为生成RF发射信号的发射机640。发射机640可以使用基站600的天线元件650或另一天线元件(未示出)，将RF发射信号辐射到环境。虽然为了突出各自的功能而在图6中分开示出，但是接收机610和发射机640可以至少部分地实现在同一半导体芯片(例如，半导体芯片630)中。
为此，可以提供具有半导体芯片的基站，该半导体芯片提供所实现的ADC的片上自测试。
基站600可以包括另外的元件，例如基带处理器、应用处理器、存储器、网络控制器、用户接口、电源管理电路、卫星导航接收机、网络接口控制器或电源三通电路。
在一些方面中，应用处理器可以包括一个或多个中央处理单元CPU核以及以下中的一个或多个：缓存存储器、低压差(LDO)稳压器、中断控制器、串行接口(例如，串行外围接口(SPI)、集成电路总线(I2C)或通用可编程串行接口模块)、实时时钟(RTC)、定时器-计数器(包括间隔定时器和看门狗定时器)、通用输入输出(IO)、存储卡控制器(例如，安全数字(SD)/多媒体卡(MMC)等)、通用串行总线(USB)接口、移动产业处理器接口联盟(MIPI)接口和联合测试访问组(JTAG)测试访问端口。
在一些方面中，基带处理器可以实现为例如包括一个或多个集成电路的焊入式基板、焊接到主电路板的单个封装集成电路、或者包含两个或更多个集成电路的多芯片模块。
在一些方面中，存储器可以包括以下中的一个或多个：易失性存储器，包括动态随机存取存储器(DRAM)和/或同步动态随机存取存储器(SDRAM)；以及非易失性存储器(NVM)，包括高速电可擦除存储器(通常称为闪存)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)和/或三维交叉点(3D XPoint)存储器。存储器可以实现为焊入式封装集成电路、插座式存储器模块和插入式存储器卡中的一种或多种。
在一些方面中，电源管理集成电路可以包括以下中的一个或多个：稳压器、浪涌保护器、电源警报检测电路和一个或多个备用电源(例如，电池或电容器)。电源警报检测电路可以检测掉电(欠压)状况和浪涌(过压)状况中的一种或多种。
在一些方面中，电源三通电路可以提供从网络电缆汲取的电力，以使用单根电缆向基站提供电源和数据连接。
在一些方面中，网络控制器可以使用诸如以太网的标准网络接口协议来提供到网络的连接。可以使用物理连接来提供网络连接，物理连接是电气(通常称为铜互连)、光学或无线中的一种。
在一些方面中，卫星导航接收机模块可以包括用于接收和解码由一个或多个导航卫星星座(例如，全球定位系统(GPS)、全球导航卫星系统(GLONASS)、伽利略和/或北斗)发射的信号的电路。接收机可以向应用处理器提供数据，该数据可以包括位置数据或时间数据中的一种或多种。应用处理器可以使用时间数据来与其他无线电基站同步操作。
在一些方面中，用户接口可以包括以下中的一个或多个：物理按钮或虚拟按钮(例如，复位按钮)、一个或多个指示器(例如，发光二极管(LED))和显示屏。
图7中示出了使用根据上面结合图1-5描述的架构的一个或多个方面或上面结合图1-5描述的一个或多个示例的半导体芯片的实现方式的另一示例。图7示意性地示出了包括所提出的半导体芯片730的移动设备700(例如，移动电话、智能手机、平板电脑或膝上型电脑)的示例。
半导体芯片730是接收机710的一部分。接收机610还包括模拟电路720，模拟电路720被配置为：从基站700的天线元件750(直接地或经由一个或多个中间元件(例如，滤波器)间接地)接收RF接收信号。模拟电路730包括用于处理RF接收信号的电路，例如用于放大RF接收信号的LNA。模拟电路720被配置为：为了数字化，将RF接收信号供给到半导体芯片730中实现的ADC。在一些示例中，模拟电路720可以实现在半导体芯片730中。
此外，移动设备700包括被配置为生成RF发射信号的发射机740。发射机740可以使用移动设备700的天线元件750或另一天线元件(未示出)，将RF发射信号辐射到环境。虽然为了突出各自的功能而在图7中分开示出，但是接收机710和发射机740可以至少部分地实现在同一半导体芯片(例如，半导体芯片730)中。
为此，可以提供具有半导体芯片的移动设备，该半导体芯片提供所实现的ADC的片上自测试。
移动设备700可以包括另外的元件，例如基带处理器、存储器、连接模块、近场通信(NFC)控制器、音频驱动器、相机驱动器、触摸屏、显示驱动器、传感器、可移除存储器、电源管理集成电路或智能电池。
在一些方面中，应用处理器可以包括例如一个或多个CPU核以及以下中的一个或多个：缓存存储器、LDO稳压器、中断控制器、串行接口(例如，SPI、I2C或通用可编程串行接口模块)、RTC、定时器-计数器(包括间隔定时器和看门狗定时器)、通用输入输出(IO)、存储卡控制器(例如，SD/MMC等)、USB接口、MIPI接口和JTAG测试访问端口。
在一些方面中，基带处理器可以实现为例如包括一个或多个集成电路的焊入式基板、焊接到主电路板的单个封装集成电路和/或包含两个或更多个集成电路的多芯片模块。
使用根据所提出的架构或上述一个或多个示例的ADC系统的无线通信电路可以被配置为：根据3GPP标准化移动通信网络或系统之一进行操作。移动或无线通信系统可以对应于例如5G NR、长期演进(LTE)、高级LTE(LTE-A)、高速分组接入(HSPA)、通用移动电信系统(UMTS)或UMTS陆地无线接入网(UTRAN)、演进UTRAN(e-UTRAN)、全球移动通信系统(GSM)、增强数据速率GSM演进(EDGE)网络或GSM/EDGE无线接入网(GERAN)。替换地，无线通信电路可以被配置为：根据具有不同标准的移动通信网络进行操作，例如全球微波接入互操作性(WIMAX)网络IEEE 802.16或无线局域网(WLAN)IEEE802.11，通常是正交频分多址(OFDMA)网络、时分多址(TDMA)网络、码分多址(CDMA)网络、宽带CDMA(WCDMA)网络、频分多址(FDMA)网络、空分多址(SDMA)网络等。
为了进一步说明上面所描述的所实现的ADC的片上自测试，图8示出了用于ADC的片上自测试的方法800的流程图。方法800包括：使用在与ADC相同的半导体芯片中实现的DAC生成(802)RF测试信号。此外，方法800包括：经由供给路径，将RF测试信号供给(804)到ADC。此外，方法800包括：由ADC基于RF测试信号生成(806)数字输出数据。方法800包括：使用在半导体芯片中实现的参考数据生成电路来生成(808)数字参考数据。此外，方法800包括：使用在半导体芯片中实现的比较器电路，将数字输出数据与数字参考数据进行比较(810)，以便确定指示ADC的量化误差的误差数据。
方法800可以允许消除对用于测试ADC的昂贵测试设备的需要。此外，与以往的方法相比，测试时间可以大大减少。因此，方法800可以允许在大批量制造期间在晶圆级探针测试时执行高性能自测试。
方法800的更多细节和方面结合所提出的技术或上述一个或多个示例(例如，图1和图5)进行了解释。方法800可以包括与所提出技术或上述一个或多个示例的一个或多个方面对应的一个或多个附加可选特征。
本文描述的示例可以总结如下：
示例1是一种半导体芯片，提供在所述半导体芯片中实现的ADC的片上自测试，所述半导体芯片包括：所述ADC；DAC，被配置为：生成射频测试信号，并将所述射频测试信号经由供给路径供给到所述ADC，其中，所述ADC被配置为：基于所述射频测试信号来生成数字输出数据；参考数据生成电路，被配置为生成数字参考数据；和比较器电路，被配置为：将所述数字输出数据与所述数字参考数据进行比较，以便确定误差数据。
示例2是示例1所述的半导体芯片，其中，所述误差数据指示所述ADC的量化误差。
示例3是示例1或示例2所述的半导体芯片，其中，所述DAC是具有混合信号有限冲击响应滤波器输出级的1位DAC。
示例4是示例1-3中任一项所述的半导体芯片，其中，所述射频测试信号是正弦信号。
示例5是示例1-4中任一项所述的半导体芯片，还包括：增益校正电路，被配置为：基于增益校正数据来修改所述数字输出数据，以便补偿所述供给路径的信号增益，其中，所述增益校正电路耦合在所述ADC与所述比较器电路之间。
示例6是示例5所述的半导体芯片，其中，所述增益校正电路还被配置为：基于所述误差数据和所述数字输出数据来确定所述增益校正数据。
示例7是示例6所述的半导体芯片，其中，所述增益校正电路被配置为：通过以下步骤确定所述增益校正数据：将所述误差数据的采样与所述数字输出数据的采样进行组合，以便获得第一采样；对所述第一采样进行位移；以及通过将位移的第一采样与所述增益校正数据的先前采样进行组合，来获得所述增益校正数据的采样。
示例8是示例7所述的半导体芯片，其中，所述增益校正电路被配置为：通过将所述误差数据的采样与所述数字输出数据的采样的符号函数进行组合，来组合所述误差数据的采样和所述数字输出数据的采样。
示例9是示例7或示例8所述的半导体芯片，其中，所述增益校正电路被配置为：还通过对所述增益校正数据的采样进行延迟，来确定所述增益校正数据。
示例10是示例1-9中任一项所述的半导体芯片，其中，所述参考数据生成电路被配置为：在考虑所述供给路径上的信号传播延迟的情况下生成所述数字参考数据。
示例11是示例1-10中任一项所述的半导体芯片，其中，所述参考数据生成电路包括数控振荡器，所述数控振荡器被配置为：基于频率控制数据来生成所述数字参考数据。
示例12是示例11所述的半导体芯片，其中，所述数控振荡器还被配置为：基于指示所述供给路径上的信号传播延迟的信号传播延迟数据来生成所述数字参考数据。
示例13是示例12所述的半导体芯片，其中，所述数控振荡器包括：用于所述频率控制数据的第一输入节点；用于所述信号传播延迟数据的第二输入；第一组合器电路，被配置为：将所述频率控制数据的采样与相位累加采样进行组合，以便生成更新的相位累加采样，其中，所述相位累加采样是所述频率控制数据的先前采样的累加，延迟电路，被配置为：对所述更新的相位累加采样进行延迟；第二组合器电路，被配置为：将所述信号传播延迟数据的采样与延迟的更新的相位累加采样进行组合，以便生成控制采样；和CORDIC电路，被配置为：基于所述控制采样来生成所述数字参考数据。
示例14是示例13所述的半导体芯片，其中，所述数控振荡器还包括量化器电路，所述量化器电路耦合在所述第二组合器电路与所述CORDIC电路之间，并且被配置为量化所述控制采样。
示例15是示例13或示例14所述的半导体芯片，其中，所述CORDIC电路还被配置为：生成所述数字参考数据的相移副本。
示例16是示例12-15中任一项所述的半导体芯片，其中，所述参考数据生成电路包括循环电路，所述循环电路被配置为：基于所述误差数据和所述数字参考数据的相移副本，生成所述信号传播延迟数据，其中，所述数字参考数据的相移副本是由所述数控振荡器输出的。
示例17是示例16所述的半导体芯片，其中，所述循环电路被配置为：通过以下步骤生成所述信号传播延迟数据：将所述误差数据的采样与所述数字参考数据的相移副本的采样进行组合，以便获得第二采样；对所述第二采样进行位移；以及通过将位移的第二采样与所述信号传播延迟数据的先前采样进行组合，来获得所述信号传播延迟数据的采样。
示例18是示例17所述的半导体芯片，其中，所述循环电路被配置为：通过将所述误差数据的采样与所述数字参考数据的相移副本的采样的符号函数进行组合，来组合所述误差数据的采样和所述数字参考数据的相移副本的采样。
示例19是示例17或示例18所述的半导体芯片，其中，所述循环电路被配置为：还通过对所述信号传播延迟数据的采样进行延迟，来生成所述信号传播延迟数据。
示例20是示例16-19中任一项所述的半导体芯片，其中，所述数字参考数据的相移副本相对于所述数字参考数据被相移90°。
示例21是示例1-20中任一项所述的半导体芯片，其中，所述DAC被配置为：基于数字控制数据来生成所述射频测试信号，并且其中，所述半导体芯片还包括被配置为生成所述数字控制数据的数控振荡器。
示例22是示例21所述的半导体芯片，其中，所述数控振荡器被配置为：基于频率控制数据来生成所述数字控制数据。
示例23是示例21或22所述的半导体芯片，还包括：修改电路，被配置为：基于增益控制数据来修改所述数字控制数据，其中，所述修改电路耦合在所述数控振荡器与所述DAC之间。
示例24是一种接收机，包括：根据示例1-23中任一项所述的半导体芯片；和模拟电路，被配置为：从天线元件接收射频接收信号，并将所述射频接收信号供给到所述ADC，以用于数字化。
示例25是示例24所述的接收机，其中，所述模拟电路包括被配置为放大所述射频接收信号的低噪声放大器。
示例26是一种基站，包括：根据示例24或示例25所述的接收机；和发射机，被配置为生成射频发射信号。
示例27是示例26所述的基站，还包括：耦合到所述接收机和所述发射机中的至少一个的至少一个天线元件。
示例28是一种移动设备，包括：根据示例24或示例25所述的接收机；和发射机，被配置为生成射频发射信号。
示例29是示例28所述的移动设备，还包括：耦合到所述接收机和所述发射机中的至少一个的至少一个天线元件。
示例30是一种用于ADC的片上自测试的方法，包括：使用在与所述ADC相同的半导体芯片中实现的DAC生成射频测试信号；经由供给路径，将所述射频测试信号供给到所述ADC；由所述ADC基于所述射频测试信号生成数字输出数据；使用在所述半导体芯片中实现的参考数据生成电路生成数字参考数据；以及使用在所述半导体芯片中实现的比较器电路，将所述数字输出数据与所述数字参考数据进行比较，以便确定误差数据。
示例31是示例30所述的方法，其中，所述误差数据指示所述ADC的量化误差。
示例32是示例30或示例31所述的方法，其中，所述DAC是具有混合信号有限冲击响应滤波器输出级的1位DAC。
示例33是示例30-32中任一项所述的方法，其中，所述射频测试信号是正弦信号。
示例34是示例30-33中任一项所述的方法，还包括：在将所述数字输出数据与所述数字参考数据进行比较之前，使用增益校正电路基于增益校正数据来修改所述数字输出数据，以便补偿所述供给路径的信号增益，其中，所述增益校正电路实现在所述半导体芯片中。
示例35是示例34所述的方法，还包括：基于所述误差数据和所述数字输出数据来确定所述增益校正数据。
示例36是示例35所述的方法，其中，确定所述增益校正数据包括：将所述误差数据的采样与所述数字输出数据的采样进行组合，以便获得第一采样；对所述第一采样进行位移；以及通过将位移的第一采样与所述增益校正数据的先前采样进行组合，来获得所述增益校正数据的采样。
示例37是示例36所述的方法，其中，组合所述误差数据的采样和所述数字输出数据的采样包括：将所述误差数据的采样与所述数字输出数据的采样的符号函数进行组合。
示例38是示例36或示例37所述的方法，其中，确定所述增益校正数据还包括：对所述增益校正数据的采样进行延迟。
示例39是示例30-38中任一项所述的方法，其中，所述数字参考数据是在考虑所述射频测试信号在所述供给路径上的信号传播延迟的情况下生成的。
示例40是示例30-39中任一项所述的方法，其中，所述数字参考数据是由所述参考数据生成电路的数控振荡器基于频率控制数据生成的。
示例41是示例40所述的方法，其中，所述数字参考数据是由所述数控振荡器还基于指示所述射频测试信号在所述供给路径上的信号传播延迟的信号传播延迟数据生成的。
示例42是示例41所述的方法，其中，为了生成所述数字参考数据，所述数控振荡器：将所述频率控制数据的采样与相位累加采样进行组合，以便生成更新的相位累加采样，其中，所述相位累加采样是所述频率控制数据的先前采样的累加；对所述更新的相位累加采样进行延迟；将所述信号传播延迟数据的采样与延迟的更新的相位累加采样进行组合，以便生成控制采样；以及使用CORDIC算法，基于所述控制采样来生成所述数字参考数据。
示例43是示例42所述的方法，其中，在将所述控制采样输入到所述CORDIC算法之前，量化所述控制采样。
示例44是示例42或示例43所述的方法，其中，所述CORDIC算法还生成所述数字参考数据的相移副本。
示例45是示例41-44中任一项所述的方法，还包括：基于所述误差数据和所述数字参考数据的相移副本，生成所述信号传播延迟数据，其中，所述数字参考数据的相移副本是由所述数控振荡器输出的。
示例46是示例45所述的方法，其中，生成所述信号传播延迟数据包括：将所述误差数据的采样与所述数字参考数据的相移副本的采样进行组合，以便获得第二采样；对所述第二采样进行位移；以及通过将位移的第二采样与所述信号传播延迟数据的先前采样进行组合，来获得所述信号传播延迟数据的采样。
示例47是示例46所述的方法，其中，组合所述误差数据的采样和所述数字参考数据的相移副本的采样包括：将所述误差数据的采样与所述数字参考数据的相移副本的采样的符号函数进行组合。
示例48是示例46或示例47所述的方法，其中，生成所述信号传播延迟数据还包括：对所述信号传播延迟数据的采样进行延迟。
示例49是示例45-48中任一项所述的方法，其中，所述数字参考数据的相移副本相对于所述数字参考数据被相移90°。
示例50是示例30-49中任一项所述的方法，其中，所述DAC基于数字控制数据来生成所述射频测试信号，并且其中，所述方法还包括：使用数控振荡器生成所述数字控制数据。
示例51是示例50所述的方法，其中，所述数字控制数据是由所述数控振荡器基于频率控制数据生成的。
示例52是示例50或示例51所述的方法，还包括：在将所述数字控制数据供给到所述DAC之前，基于增益控制数据来修改所述数字控制数据。
与一个或多个先前详述的示例和附图一起提及和描述的方面和特征也可以与一个或多个其他示例组合，以便替换其他示例的类似特征，或者以便附加地将该特征引入到其他示例。
示例还可以是或涉及具有程序代码的计算机程序，当计算机程序在计算机或处理器上执行时，程序代码用于执行上述方法中的一个或多个。各种上述方法的步骤、操作或过程可以由编程的计算机或处理器来执行。示例还可以涵盖程序存储设备，例如数字数据存储介质，它们是机器、处理器或计算机可读的，并且编码机器可执行的、处理器可执行的或计算机可执行的指令程序。指令执行或引起执行上述方法的一些或全部动作。程序存储设备可以例如包括或是数字存储器、磁存储介质(例如，磁盘和磁带)、硬盘驱动器或光学可读数字数据存储介质。进一步的示例还可以涵盖被编程以执行上述方法的动作的计算机、处理器或控制单元，或者被编程以执行上述方法的动作的(现场)可编程逻辑阵列((F)PLA)或(现场)可编程门阵列((F)PGA)。
描述和附图仅说明本公开的原理。此外，本文所叙述的所有示例原则上明确地旨在仅用于说明性目的，以帮助读者理解本公开的原理和发明人对促进本领域作出贡献的构思。本文中叙述本公开的原理、方面和示例以及其具体示例的所有陈述旨在涵盖其等同物。
表示为“用于……的模块”的执行特定功能的功能块可以指代被配置为执行特定功能的电路。因此，“用于某事的模块”可以被实现为“被配置为或适合于某事的模块”，例如被配置为或适合于相应任务的设备或电路。
图中所示的各种元件的功能，包括标记为“模块”、“用于提供信号的模块”、“用于生成信号的模块”等的任何功能块，可以以专用硬件的形式来实现，例如“信号提供者”、“信号处理单元”、“处理器”、“控制器”等，以及能够与适当软件关联的执行软件的硬件。当由处理器提供时，这些功能可以由单个专用处理器、单个共享处理器或多个单独的处理器(其中一些或全部可以是共享的)来提供。然而，术语“处理器”或“控制器”远不限于专门能够执行软件的硬件，而是可以包括数字信号处理器(DSP)硬件、网络处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、用于存储软件的只读存储器(ROM)、随机存取存储器(RAM)和非易失性存储。也可以包括其他硬件，常规的和/或定制的。
框图可以例如说明实现本公开的原理的高层次电路图。类似地，流程图、流程图示、状态转换图、伪代码等可以表示各种过程、操作或步骤，这些处理、操作或步骤可以例如基本上表示在计算机可读介质中并且因此由计算机或处理器执行，无论是否明确示出这种计算机或处理器。说明书或权利要求中公开的方法可以由具有用于执行这些方法的各个相应动作的模块的设备来实现。
应当理解，说明书或权利要求书中公开的多个动作、过程、操作、步骤或功能的公开不能被解释为在特定顺序内，除非另外明确或隐含说明(例如，出于技术原因)。因此，多个动作或功能的公开不会将它们限制为特定顺序，除非这些动作或功能出于技术原因是不可互换。此外，在一些示例中，单个动作、功能、过程、操作或步骤可以分别包括或可以分解成多个子动作、子功能、子过程、子操作或子步骤。除非明确排除，否则这些子动作可以被包括，并且是该单个动作的公开的一部分。
此外，以下权利要求由此并入具体实施方式中，其中，每个权利要求可以自身代表单独的示例。虽然每个权利要求可以自身代表单独的示例，但是应当注意，尽管从属权利要求可能在权利要求中提及与一个或多个其他权利要求的特定组合，但是其他示例也可以包括该从属权利要求与每个其他从属权利要求或独立权利要求的主题的组合。这些组合在本文中被明确提出，除非声明无意特定组合。此外，旨在还将权利要求的特征包括到任何其他独立权利要求，即使该权利要求不直接从属于该独立权利要求。
Claims (25)
1.一种半导体芯片，提供在所述半导体芯片中实现的模数转换器的片上自测试，所述半导体芯片包括：
所述模数转换器；
数模转换器，被配置为：生成射频测试信号，并将所述射频测试信号经由供给路径供给到所述模数转换器，其中，所述模数转换器被配置为：基于所述射频测试信号来生成数字输出数据；
参考数据生成电路，被配置为生成数字参考数据；和
比较器电路，被配置为：将所述数字输出数据与所述数字参考数据进行比较，以便确定误差数据。
2.根据权利要求1所述的半导体芯片，其中，所述误差数据指示所述模数转换器的量化误差。
3.根据权利要求1所述的半导体芯片，其中，所述数模转换器是具有混合信号有限冲击响应滤波器输出级的1位数模转换器。
4.根据权利要求1所述的半导体芯片，其中，所述射频测试信号是正弦信号。
5.根据权利要求1所述的半导体芯片，还包括：
增益校正电路，被配置为：基于增益校正数据来修改所述数字输出数据，以便补偿所述供给路径的信号增益，
其中，所述增益校正电路耦合在所述模数转换器与所述比较器电路之间。
6.根据权利要求5所述的半导体芯片，其中，所述增益校正电路还被配置为：基于所述误差数据和所述数字输出数据来确定所述增益校正数据。
7.根据权利要求6所述的半导体芯片，其中，所述增益校正电路被配置为：通过以下步骤确定所述增益校正数据：
将所述误差数据的采样与所述数字输出数据的采样进行组合，以便获得第一采样；
对所述第一采样进行位移；以及
通过将位移的第一采样与所述增益校正数据的先前采样进行组合，来获得所述增益校正数据的采样。
8.根据权利要求7所述的半导体芯片，其中，所述增益校正电路被配置为：
通过将所述误差数据的采样与所述数字输出数据的采样的符号函数进行组合，来组合所述误差数据的采样和所述数字输出数据的采样。
9.根据权利要求7所述的半导体芯片，其中，所述增益校正电路被配置为：
还通过对所述增益校正数据的采样进行延迟，来确定所述增益校正数据。
10.根据权利要求1所述的半导体芯片，其中，所述参考数据生成电路被配置为：
在考虑所述供给路径上的信号传播延迟的情况下生成所述数字参考数据。
11.根据权利要求1所述的半导体芯片，其中，所述参考数据生成电路包括数控振荡器，所述数控振荡器被配置为：基于频率控制数据来生成所述数字参考数据。
12.根据权利要求11所述的半导体芯片，其中，所述数控振荡器还被配置为：基于指示所述供给路径上的信号传播延迟的信号传播延迟数据来生成所述数字参考数据。
13.根据权利要求12所述的半导体芯片，其中，所述数控振荡器包括：
用于所述频率控制数据的第一输入节点；
用于所述信号传播延迟数据的第二输入；
第一组合器电路，被配置为：将所述频率控制数据的采样与相位累加采样进行组合，以便生成更新的相位累加采样，其中，所述相位累加采样是所述频率控制数据的先前采样的累加，
延迟电路，被配置为：对所述更新的相位累加采样进行延迟；
第二组合器电路，被配置为：将所述信号传播延迟数据的采样与延迟的更新的相位累加采样进行组合，以便生成控制采样；和
CORDIC电路，被配置为：基于所述控制采样来生成所述数字参考数据。
14.根据权利要求13所述的半导体芯片，其中，所述数控振荡器还包括量化器电路，所述量化器电路耦合在所述第二组合器电路与所述CORDIC电路之间，并且被配置为量化所述控制采样。
15.根据权利要求13所述的半导体芯片，其中，所述CORDIC电路还被配置为：生成所述数字参考数据的相移副本。
16.根据权利要求12所述的半导体芯片，其中，所述参考数据生成电路包括循环电路，所述循环电路被配置为：基于所述误差数据和所述数字参考数据的相移副本，生成所述信号传播延迟数据，其中，所述数字参考数据的相移副本是由所述数控振荡器输出的。
17.根据权利要求16所述的半导体芯片，其中，所述循环电路被配置为：通过以下步骤生成所述信号传播延迟数据：
将所述误差数据的采样与所述数字参考数据的相移副本的采样进行组合，以便获得第二采样；
对所述第二采样进行位移；以及
通过将位移的第二采样与所述信号传播延迟数据的先前采样进行组合，来获得所述信号传播延迟数据的采样。
18.根据权利要求17所述的半导体芯片，其中，所述循环电路被配置为：
通过将所述误差数据的采样与所述数字参考数据的相移副本的采样的符号函数进行组合，来组合所述误差数据的采样和所述数字参考数据的相移副本的采样。
19.根据权利要求17所述的半导体芯片，其中，所述循环电路被配置为：
还通过对所述信号传播延迟数据的采样进行延迟，来生成所述信号传播延迟数据。
20.根据权利要求16所述的半导体芯片，其中，所述数字参考数据的相移副本相对于所述数字参考数据被相移90°。
21.根据权利要求1所述的半导体芯片，其中，所述数模转换器被配置为：基于数字控制数据来生成所述射频测试信号，并且其中，所述半导体芯片还包括被配置为生成所述数字控制数据的数控振荡器。
22.一种接收机，包括：
根据权利要求1所述的半导体芯片；和
模拟电路，被配置为：从天线元件接收射频接收信号，并将所述射频接收信号供给到所述模数转换器，以用于数字化。
23.一种基站，包括：
根据权利要求22所述的接收机；和
发射机，被配置为生成射频发射信号。
24.一种移动设备，包括：
根据权利要求22所述的接收机；和
发射机，被配置为生成射频发射信号。
25.一种用于模数转换器的片上自测试的方法，包括：
使用在与所述模数转换器相同的半导体芯片中实现的数模转换器生成射频测试信号；
经由供给路径，将所述射频测试信号供给到所述模数转换器；
由所述模数转换器基于所述射频测试信号生成数字输出数据；
使用在所述半导体芯片中实现的参考数据生成电路生成数字参考数据；以及
使用在所述半导体芯片中实现的比较器电路，将所述数字输出数据与所述数字参考数据进行比较，以便确定误差数据。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2019/068240 WO2021133372A1 (en) | 2019-12-23 | 2019-12-23 | Semiconductor chip providing on-chip self-testing of an analog-to-digital converter implemented in the semiconductor chip |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114667682A true CN114667682A (zh) | 2022-06-24 |
Family
ID=76574951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980102101.0A Pending CN114667682A (zh) | 2019-12-23 | 2019-12-23 | 提供在半导体芯片中实现的模数转换器的片上自测试的半导体芯片 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11962320B2 (zh) |
| EP (1) | EP4082115A4 (zh) |
| CN (1) | CN114667682A (zh) |
| WO (1) | WO2021133372A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2608829A (en) * | 2021-07-13 | 2023-01-18 | Nordic Semiconductor Asa | ADC non-linearity testing |
| CN114624571B (zh) * | 2022-03-11 | 2023-04-11 | 合肥悦芯半导体科技有限公司 | 转换器芯片测试电路及系统 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7528754B1 (en) * | 2006-02-09 | 2009-05-05 | Arizona Board Of Regents | Finite impulse response digital to analog converter |
| US8386209B2 (en) * | 2008-06-20 | 2013-02-26 | University Of Limerick | Testing system |
| JP2010016724A (ja) * | 2008-07-04 | 2010-01-21 | Japan Radio Co Ltd | アナログ／デジタル変換回路 |
| US8510073B2 (en) * | 2009-12-01 | 2013-08-13 | Qualcomm, Incorporated | Real-time adaptive hybrid BiST solution for low-cost and low-resource ate production testing of analog-to-digital converters |
| US9041421B2 (en) * | 2011-06-13 | 2015-05-26 | Mediatek Inc. | IC, circuitry, and RF BIST system |
| KR20160036338A (ko) * | 2014-09-25 | 2016-04-04 | 삼성전기주식회사 | 아날로그-디지털 컨버터 테스트장치 및 그 테스트방법 |
| KR102650109B1 (ko) * | 2018-06-05 | 2024-03-22 | 삼성전자주식회사 | 디지털 도메인에서 노이즈 쉐이핑을 수행하도록 구성되는 모듈레이터를 구현하기 위한 전자 회로 |
-
2019
- 2019-12-23 CN CN201980102101.0A patent/CN114667682A/zh active Pending
- 2019-12-23 US US17/753,917 patent/US11962320B2/en active Active
- 2019-12-23 EP EP19957825.3A patent/EP4082115A4/en active Pending
- 2019-12-23 WO PCT/US2019/068240 patent/WO2021133372A1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US11962320B2 (en) | 2024-04-16 |
| WO2021133372A1 (en) | 2021-07-01 |
| EP4082115A1 (en) | 2022-11-02 |
| EP4082115A4 (en) | 2023-11-08 |
| US20220345144A1 (en) | 2022-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10601434B1 (en) | Apparatus for calibrating a time-interleaved analog-to-digital converter | |
| US11038516B1 (en) | Apparatus and method for analog-to-digital conversion | |
| US9065693B2 (en) | Event handling in a radio circuit | |
| CN114667682A (zh) | 提供在半导体芯片中实现的模数转换器的片上自测试的半导体芯片 | |
| US20220416800A1 (en) | Apparatus for analog-to-digital conversion, systems for analog-to-digital conversion and method for analog-to-digital conversion | |
| US11177820B2 (en) | n-Bit successive approximation register analog-to-digital converter and method for calibrating the same, receiver, base station and mobile device | |
| US10868556B2 (en) | Apparatus for calibrating a time-interleaved analog-to-digital converter | |
| US11271578B2 (en) | Time-interleaved analog-to-digital converter system | |
| US20220345143A1 (en) | Apparatus for correcting a mismatch, digital-to-analog converter system, transmitter, base station, mobile device and method for correcting a mismatch | |
| US11949441B2 (en) | Transmitter and method for generating radio frequency transmit signal, mobile device and base station | |
| US20220200616A1 (en) | Transceiver and method and system for controlling an analog-to-digital converter in an observation path in the transceiver | |
| US10715185B1 (en) | Digital-to-analog conversion system | |
| US20220345146A1 (en) | Analog-to-digital converter and method for calibrating the same, method for calibrating a pipelined analog-to-digital converter, receiver, base station and mobile device | |
| US10958280B2 (en) | Apparatus for calibrating an analog-to-digital converter | |
| EP3843276A1 (en) | Analog-to-digital converter system, transceiver, base station and mobile device | |
| WO2022271180A1 (en) | Analog-to-digital converter system, receiver, base station, mobile device and method for analog-to-digital conversion | |
| EP4082116A1 (en) | Digital-to-analog converter, digital-to-analog conversion system, electronic system, base station and mobile device | |
| EP4203322A1 (en) | System and method for calibrating an analog-to-digital converter using a rational sampling frequency calibration digital-to-analog converter | |
| US20230208429A1 (en) | System and method for calibrating a time-interleaved digital-to-analog converter | |
| WO2023121685A1 (en) | Apparatus and method for equalizing a digital input signal, receiver, base station and mobile device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |