CN114665822A - 一种振荡电路 - Google Patents
一种振荡电路 Download PDFInfo
- Publication number
- CN114665822A CN114665822A CN202210314365.6A CN202210314365A CN114665822A CN 114665822 A CN114665822 A CN 114665822A CN 202210314365 A CN202210314365 A CN 202210314365A CN 114665822 A CN114665822 A CN 114665822A
- Authority
- CN
- China
- Prior art keywords
- power supply
- control signal
- unit
- pull
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
- H03B5/1209—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier having two current paths operating in a differential manner and a current source or degeneration circuit in common to both paths, e.g. a long-tailed pair.
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
本公开涉及集成电路技术领域,公开一种振荡电路,该振荡电路包括:振荡模块,包括奇数个第一反相器级联,每一级所述第一反相器的输出端连接下一级第一反相器的输入端,最后一级所述第一反相器的输出端连接第一级所述第一反相器的输入端;供电模块,与所述振荡模块连接,用于为第一级所述第一反相器提供工作电压;电压调整模块,连接至所述振荡模块和所述供电模块的连接处,用于加快所述连接处节点电压的建立时间。电压调整模块和供电模块可同时向第一级的第一反相器提供相应的供电信号,从而第一级的第一反相器可以获取到供电模块和电压调整模块同时提供的供电信号,由此可以加快该连接处的节点电压的建立时间,加快该振荡电路的启动速度。
Description
技术领域
本公开涉及集成电路领域,具体而言,涉及一种振荡电路。
背景技术
振荡器是电子系统的重要组成部分,自其诞生之日起就一直在通信、机械、电子以及航海航空等领域扮演着十分重要的角色。压控振荡器(VCO,Voltage ControlledOscillator)是一种振荡频率可随外加控制电压变化而变化的可调信号源,被广泛的应用于现代通信系统中,特别是在锁相环、时钟恢复和频率综合等电路中,VCO已经成为影响整个系统性能的关键部件。
然而,相关技术中,振荡器在启动时,存在启动慢的问题,因此需要振荡器具备更快的响应速度。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于克服上述现有技术的不足,提供一种振荡电路。
本公开提供一种振荡电路,包括:振荡模块,包括奇数个第一反相器级联,每一级所述第一反相器的输出端连接下一级第一反相器的输入端,最后一级所述第一反相器的输出端连接第一级所述第一反相器的输入端;供电模块,与所述振荡模块连接,用于为第一级所述第一反相器提供工作电压;电压调整模块,连接至所述振荡模块和所述供电模块的连接处,用于加快所述连接处节点电压的建立时间。
在一些实施例中,所述供电模块包括:第一供电控制单元,控制端用于接收第一控制信号,第一端连接第一供电端,第二端连接第一级所述第一反相器的第一电源端;第二供电控制单元,控制端用于接收第二控制信号,第一端连接第二供电端,第二端连接第一级所述第一反相器的第二电源端。
在一些实施例中,所述振荡电路包括:除第一级所述第一反相器以外的其余所述第一反相器的第一电源端均与所述第一供电端连接;除第一级所述第一反相器以外的其余所述第一反相器的第二电源端均与所述第二供电端连接。
在一些实施例中,所述第一供电控制单元包括:第一P型晶体管,第一端连接所述第一供电端,第二端连接第一级所述第一反相器的第一电源端,并具有接收所述第一控制信号的控制端子;所述第二供电控制单元包括:第一N型晶体管,第一端连接所述第二供电端,第二端连接第一级所述第一反相器的第二电源端,并具有接收所述第二控制信号的控制端子;其中,所述第一控制信号与所述第二控制信号为互补信号。
在一些实施例中,所述电压调整模块包括:上拉单元,控制端用于接收上拉控制信号,第一端连接所述第一供电端,第二端连接第一级所述第一反相器的第一电源端;下拉单元,控制端用于接收下拉控制信号,第一端连接所述第二供电端,第二端连接第一级所述第一反相器的第二电源端。
在一些实施例中,所述上拉单元包括:第二P型晶体管,第一端连接所述第一供电端,第二端连接第一级所述第一反相器的第一电源端,并具有接收所述上拉控制信号的控制端子;所述下拉单元包括:第二N型晶体管,第一端连接所述第二供电端,第二端连接第一级所述第一反相器的第二电源端,并具有接收所述下拉控制信号的控制端子;其中,所述上拉控制信号与所述下拉控制信号为互补信号。
在一些实施例中,所述振荡电路还包括:控制模块,输入端用于接收所述第二控制信号,第一输出端输出所述上拉控制信号,第二输出端输出所述下拉控制信号。
在一些实施例中,所述控制模块包括:反相单元,包括奇数个级联的第二反相器,每一级所述第二反相器的输出端连接下一级第二反相器的输入端,第一级所述第二反相器的输入端用于接收所述第二控制信号,最后一级第二反相器的输出端连接第一输出单元的第一输入端;所述第一输出单元,第二输入端用于接收所述第二控制信号,输出端用于输出所述上拉控制信号;第二输出单元,输入端连接所述第一输出单元的输出端,输出端用于输出所述下拉控制信号。
在一些实施例中,所述第一输出单元包括与非门,与非门的第一输入端连接最后一级所述第二反相器的输出端,第二输入端用于接收所述第二控制信号,输出端用于输出所述上拉控制信号;所述第二输出单元包括非门,所述非门的输入端连接所述与非门电路的输出端,输出端用于输出所述下拉控制信号。
在一些实施例中,所述控制模块还包括:电平调节单元,一端连接于所述反相单元中除第一级所述第二反相器之外的任意所述第二反相器的输入端,另一端接地,所述电平调节单元用于调节所述上拉控制信号和所述下拉控制信号的有效电平维持时间。
在一些实施例中,所述电平调节单元包括:电容,所述电容的一端连接任意一个除第一级所述第二反相器之外的任意所述第二反相器的输入端,另一端接地。
在一些实施例中,所述振荡电路还包括:复位模块,控制端接收第三控制信号,第一端连接所述振荡模块的输入端,第二端连接第二供电端。
在一些实施例中,所述复位模块包括:第三N型晶体管,第一端连接第一级所述第一反相器的输入端,第二端连接所述第二供电端,并具有接收所述第三控制信号的控制端子。
在一些实施例中,所述振荡电路还包括:调频模块,与所述振荡模块连接,用于调节所述振荡模块的振荡频率。
在一些实施例中,所述调频模块包括:多个第一调频单元,与所述多个第一反相器一一对应设置,所述第一调频单元的控制端用于接收第四控制信号,第一级所述第一反相器对应的所述第一调频单元的第一端连接所述第一供电控制单元的第二端,第二端连接第一级所述第一反相器的第一电源端,剩余所述第一调频单元的第一端连接所述第一供电端,第二端连接对应第一反相器的第一电源端;多个第二调频单元,与所述多个第一反相器一一对应设置,所述第二调频单元的控制端用于接收第五控制信号,第一级所述第一反相器对应的所述第二调频单元的第一端连接所述第二供电控制单元的第二端,第二端连接第一级所述第一反相器的第二电源端,剩余所述第二调频单元的第一端连接所述第二供电端,第二端连接对应第一反相器的第二电源端。
在一些实施例中,所述第一调频单元包括:第三P型晶体管,控制端用于接收所述第四控制信号,第一端连接所述第一调频单元的第一端,第二端连接所述第一调频单元的第二端;所述第二调频单元包括:第四N型晶体管,控制端用于接收所述第五控制信号,第一端连接所述第二供电控制单元的第一端,第二端连接所述第二调频单元的第二端;其中,所述第四控制信号与所述第五控制信号为互补信号。
本公开振荡模块包括奇数个级联的第一反相器,第一级第一反相器连接供电模块,同时,通过在第一级第一反相器与供电模块的连接处设置电压调整模块,该电压调整模块可向第一级的第一反相器提供相应的供电信号,从而第一级的第一反相器可以获取到供电模块和电压调整模块同时提供的供电信号,由此可以加快该连接处的节点电压的建立时间,加快该振荡电路的启动速度。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为根据本公开一种实施方式的振荡电路的结构框图;
图2为根据本公开一种实施方式的振荡电路的结构示意图;
图3为根据本公开一种实施方式的控制模块的结构示意图;
图4为图3中各控制信号的时序图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的实施方式;相反,提供这些实施方式使得本公开将全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构,因而将省略它们的详细描述。此外,附图仅为本公开的示意性图解,并非一定是按比例绘制。
虽然本说明书中使用相对性的用语,例如“上”“下”来描述图标的一个组件对于另一组件的相对关系,但是这些术语用于本说明书中仅出于方便,例如根据附图中所述的示例的方向。能理解的是,如果将图标的装置翻转使其上下颠倒,则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时,有可能是指某结构一体形成于其它结构上,或指某结构“直接”设置在其它结构上,或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等;用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等;用语“第一”、“第二”和“第三”等仅作为标记使用,不是对其对象的数量限制。
图1为根据本公开一种实施方式的振荡电路的结构框图,如图1所示,该振荡电路可以包括振荡模块100、供电模块200和电压调整模块300,其中,振荡模块100包括奇数个第一反相器10级联,每一级第一反相器10的输出端Out连接下一级第一反相器10的输入端In,最后一级第一反相器10的输出端Out连接第一级第一反相器10的输入端In;供电模块200与振荡模块100连接,用于为第一级第一反相器10提供工作电压;电压调整模块300连接至振荡模块100和供电模块200的连接处,用于加快连接处节点电压的建立时间。可以理解的是,奇数个第一反向器10级联是指第一反向器10的个数为大于1的奇数。
在一些实施例中,振荡模块100包括奇数个级联的第一反相器10,第一级第一反相器10连接供电模块200,同时,通过在第一级第一反相器10与供电模块200的连接处设置电压调整模块300,该电压调整模块300可向第一级的第一反相器10提供相应的供电信号,从而第一级的第一反相器10可以获取到供电模块200和电压调整模块300同时供电,由此可以加快该连接处的节点电压的建立时间,加快该振荡电路的启动速度。
在一些实施例中,振荡电路可以为环形振荡电路,进一步的可以为饥饿型环形振荡电路,电流饥饿型环型振荡器在使用时,启动时间会由于存在限流管的原因而变慢。
在一些实施例中,电压调整模块300连接于振荡模块100和供电模块200的连接处,其用于在振荡模块启用时向该连接处供电,同时,该连接处还连接供电模块200,通过向该连接处同时提供两条供电路径而使得连接处快速建立相应的电位,待连接处达到相应的电位之后,关闭电压调整模块300,可以避免功率损耗过大。
下面结合附图对在一些实施例中振荡电路的结构作进一步介绍。
图2为根据本公开一种实施方式的振荡电路的结构示意图,如图1、图2所示,在一些实施例中,振荡模块100中的各第一反相器10可以包括输入端In、输出端Out和电源端,其中的电源端用于连接供电端,供电端可以包括第一供电端VDD和第二供电端VSS。第一反相器的电源端可以包括第一电源端P1和第二电源端P2,第一电源端P1连接第一供电端VDD,第二电源端P2连接第二供电端VSS。其中,振荡模块100中第一级第一反相器10的电源端通过供电模块200连接第一供电端VDD和第二供电端VSS,当第一级第一反相器10的第一电源端P1和第二电源端P2均获取到对应的供电电压后,该环形振荡电路即可启动振荡,并按照一定的周期进行信号输出。
在一些实施例中,参见图1、图2,供电模块200可以包括第一供电控制单元210和第二供电控制单元220,第一供电控制单元210的控制端可用于接收第一控制信号S1,第一供电控制单元210的第一端可连接第一供电端VDD,第一供电控制单元210的第二端可连接第一级第一反相器10的第一电源端P1;第二供电控制单元220的控制端可用于接收第二控制信号S2,第二供电控制单元220的第一端可连接第二供电端VSS,第二供电控制单元220的第二端可连接第一级第一反相器10的第二电源端P2。其中,第一供电端VDD的电压高于第二供电端VSS的电压。第一供电控制单元210可响应于第一控制信号S1将第一供电端VDD与第一级第一反相器10的第一电源端P1连接,以向第一级第一反相器10的第一电源端P1提供第一工作电压。类似地,第二供电控制单元220可响应于第二控制信号S2将第二供电端VSS与第一级第一反相器10的第二电源端P2连接,向第一级第一反相器10的第二电源端P2提供第二工作电压。其中,第一工作电压的电压值大于第二工作电压。
如图2所示,在一些实施例中,第一供电控制单元210和第二供电控制单元220可以通过晶体管来实现。示例性的,第一供电控制单元210可以包括第一P型晶体管M1,第二供电控制单元220可以包括第一N型晶体管M2,第一P型晶体管M1的第一端连接第一供电端VDD,第一P型晶体管M1的第二端连接第一级第一反相器10的第一电源端P1,且第一P型晶体管M1具有接收第一控制信号S1的控制端;第一N型晶体管M2的第一端连接第二供电端VSS,第一N型晶体管M2的第二端连接第一级第一反相器10的第二电源端P2,且第一N型晶体管M2具有接收第二控制信号S2的控制端,其中,第一控制信号S1与第二控制信号S2为互补信号。第一控制信号S1和第二控制信号S2为互补信号可以理解为,在同一时刻,第一控制信号S1的电平与第二控制信号S2的电平反相。例如,当第一控制信号S1为高电平时,第二控制信号S2为低电平,当第一控制信号S1为低电平时,第二控制信号S2为高电平,这样可以实现第一供电单元和第二供电单元同时开启和关断。
在一些实施例中,第一控制信号S1可基于第二控制信号S2而得到,例如,第二控制信号可以为使能信号EN,可设置一非门电路,该非门电路接收该使能信号EN,并输出信号作为第一控制信号S1,而使得第一控制信号S1与第二控制信号S2为互补信号。应该理解的是,在其他实施例中,第一供电控制单元210和第二供电控制单元220还可以具有其他的电路结构,基于其他电路结构可以有第一控制信号S1和第二控制信号S2为相同信号,本公开不以此为限。
此外,如图1所示,在一些实施例中,除了第一级的第一反相器10以外的其余第一反相器10的第一电源端P1均与第一供电端VDD连接,除第一级的第一反相器10的其他的第一反相器10的第二电源端P2均与第二供电端VSS连接。
如图1、图2所示,在一些实施例中,电压调整模块300可以包括上拉单元310和下拉单元320,上拉单元310的控制端用于接收上拉控制信号BoostP,上拉单元310的第一端连接第一供电端VDD,上拉单元310的第二端连接第一级第一反相器10的第一电源端P1;下拉单元320的控制端用于接收下拉控制信号BoostN,下拉单元320的第一端连接第二供电端VSS,下拉单元320的第二端连接第一级第一反相器10的第二电源端P2。其中,上拉单元310可以用于响应上拉控制信号BoostP将第一供电端VDD与第一级第一反相器10的第一电源端P1连接,向第一级第一反相器10的第一电源端P1提供第一工作电压。如上所述,第一供电控制单元210也向第一级第一反相器10的第一电源端P1提供第一工作电压,从而第一级第一反相器10的第一电源端P1可由两条路径提供第一工作电压,由此可快速地拉高与第一电源端P1连接的第一节点A的电位至目标高电位,其中,目标高电位指的是振荡电路能够启动工作时第一节点A的电位。同样地,下拉单元320可以响应于下拉控制信号BoostN将第二供电端VSS与第一级第一反相器10的第二电源端P2连接,向第一级第一反相器10的第二电源端P2提供第二工作电压。加之第二供电控制单元220也向第一级第一反相器10的第二电源端P2提供第二工作电压,从而第一级第一反相器10的第二电源端P2可同时由两条路径提供第二工作电压,由此可快速地拉低与第二电源端P2连接的第二节点B的电位至目标低电位,其中,目标低电位指的是振荡电路能够启动工作时第二节点B的电位。通过上拉单元和下拉单元分别向第一级第一反相器的两个电源端提供额外的供电路径,从而加快了振荡电路的启动速度。
如图2所示,在一些实施例中,电压调整模块300可以通过晶体管来实现。示例性的,上拉单元310可以包括第二P型晶体管M3,第二P型晶体管M3的第一端连接第一供电端VDD,第二P型晶体管M3的第二端连接第一级第一反相器10的第一电源端P1,并且第二P型晶体管M3具有接收上拉控制信号BoostP的控制端子;下拉单元320可以包括第二N型晶体管M4,第二N型晶体管M4的第一端连接第二供电端VSS,第二N型晶体管M4的第二端连接第一级第一反相器10的第二电源端P2,并且第二N型晶体管M4具有接收下拉控制信号BoostN的控制端子。其中,上拉控制信号BoostP与下拉控制信号BoostN为互补信号,即在同一时刻,上拉控制信号BoostP的电平和下拉控制信号BoostN的电平反相,这样可以实现上拉单元310和下拉单元320同时开启和关断。例如,上拉控制信号BoostP为高电平信号时,下拉控制信号BoostN为低电平信号,或者,上拉控制信号BoostP为低电平时,下拉控制信号BoostN为高电平信号。举例而言,当上拉控制信号BoostP为低电平时,第二P型晶体管M3导通,将第一供电端VDD与第一级第一反相器10的第一电源端P1连接;当下拉控制信号BoostN为高电平时,第二N型晶体管M4导通,将第二供电端VSS与第一级第一反相器10的第二电源端P2连接。当然,在其他实施例中,上拉单元310和下拉单元320还可以具有其他的电路结构,基于其他电路结构可以有上拉控制信号BoostP与下拉控制信号BoostN为相同信号,本公开不以此为限。
在一些实施例中,上拉控制信号BoostP、下拉控制信号BoostN可根据第二控制信号S2而得到,下面结合附图对上拉控制信号BoostP和下拉控制信号BoostN的生成方式作进一步介绍。
在一些实施例中,振荡电路还可以包括控制电路600,该控制电路600可以用于输出上拉控制信号BoostP和下拉控制信号BoostN。示例性的,图3为根据本公开一种实施方式的控制模块的结构示意图,图4为图3中各控制信号的时序图,图4中,Sm表示图3中节点M的信号时序,Sn表示图3中节点N的信号时序,如图3、4所示,该控制模块600的输入端可用于接收第二控制信号S2,第一输出端可以输出上拉控制信号BoostP,第二输出端可输出下拉控制信号BoostN。
在一些实施例中,控制模块600可以包括反相单元610、第一输出单元620、第二输出单元630和电平调节单元640,反相单元610、第一输出单元620和第二输出单元630依次连接,具体而言,反相单元610可包括奇数个级联的第二反相器60,每一级第二反相器60的输出端连接下一级第二反相器60的输入端,第一级第二反相器60的输入端用于接收第二控制信号S2,最后一级第二反相器60的输出端连接第一输出单元620的第一输入端。第一输出单元620的第二输入端用于接收第二控制信号S2,第一输出单元620的输出端用于输出上拉控制信号BoostP。第二输出单元630的输入端连接第一输出单元620的输出端,第二输出单元630的输出端用于输出下拉控制信号BoostN。电平调节单元640连接于反相单元610中任意两个相邻的第二反相器60之间。其中,反相单元610包括奇数个第二反相器60,是要使得反相单元610的输出信号与反相单元610接收的第二控制信号S2反相。因为电平调节单元640的作用,反相单元610的输出信号与输入端接收的第二控制信号S2之间存在一定的延迟,因此,当第二控制信号S2由低电平跳变为高电平时,反相单元610的输出端延迟一定的时间输出低电平,即相当于在第二控制信号S2跳变为高电平时,最后一级第二反相器60依然输出高电平,从而第一输出单元620可根据高电平的第二控制信号S2和反相单元610输出的高电平信号输出低电平的上拉控制信号BoostP,第二输出单元630输出与上拉控制信号BoostP反相的高电平的下拉控制信号BoostN,直到延时结束,反相单元610输出低电平信号,此时,第一输出单元620根据反相单元610输出的低电平信号和高电平的第二控制信号S2输出高电平的上拉控制信号BoostP,第二输出单元630输出与上拉控制信号BoostP反相的低电平的下拉控制信号BoostN。可以理解的是,反相单元610的输出信号与第二控制信号S2之间的延时时间即为上拉控制信号BoostP维持低电平的时长t以及下拉控制信号BoostN维持高电平的时长t。在一些实施例通过设置一控制电路600,由该控制电路600根据第二控制信号S2而生成上拉控制信号和下拉控制信号,具有电路结构简单和容易实现的优点。此外,应该理解的是,图3仅为示例性说明,反相单元610中的第二反相器60的数量可以为大于等于3任意奇数个,例如可以为5个,7个等,并且电平调节单元640可以位于任意两个相邻的第二反相器60之间。
应该理解的是,本公开所述的第二反相器60和第一反相器10的电路结构可以相同或不同,本公开对于第二反相器60和第一反相器10的电路结构不作限定。
如图3所示,在一些实施例中,控制模块600可通过逻辑电路实现。示例性的,第一输出单元620可以包括与非门电路621,与非门电路621的第一输入端连接最后一级第二反相器60的输出端,与非门电路621的第二输入端用于接收第二控制信号S2,输出端用于输出上拉控制信号BoostP;第二输出单元630可以包括非门电路631,非门电路631的输入端连接与非门电路621的输出端,输出端用于输出下拉控制信号BoostN。电平调节单元640可以包括电容C,电容C的一端连接任意一个除第一级第二反相器60之外的第二反相器60的输入端,另一端接地。举例而言,当第二控制信号S2由低电平跳变为高电平时,反相单元610中的最后一级第二反相器60延时输出低电平信号,即在第二控制信号S2的跳变时刻,最后一级第二反相器60依然输出高电平信号,第一输出单元620中的与非门电路621根据高电平的第二控制信号S2和最后一级第二反相器60输出的高电平信号而输出低电平的上拉控制信号BoostP,第二输出单元630中的非门电路631输出与上拉控制信号BoostP反相的下拉控制信号BoostN。从而低电平的上拉控制信号BoostP控制上拉单元310中的第二P型晶体管M3导通,将第一供电端VDD与第一级第一反相器10的第一电源端P1连接,同时,高电平的下拉控制信号BoostN控制下拉单元320中的第二N型晶体管M4导通,将第二供电端VSS与第一级第一反相器10的第二电源端P2连接。在延时结束时,即最后一级第二反相器60输出低电平信号时,第一输出单元620中的与非门电路621根据高电平的第二控制信号S2和最后一级第二反相器60输出的低电平信号而输出高电平的上拉控制信号BoostP,第二输出单元630中的非门电路631对上拉控制信号BoostP进行取反而输出低电平的下拉控制信号BoostN,此后,因为第二控制信号S2不再变化,因此,第二P型晶体管M3、第二N型晶体管M4保持关闭状态,即第二P型晶体管M3、第二N型晶体管M4仅在振荡电路的启动阶段导通,起到加快建立振荡电路的上拉电位和下拉电位的作用,在振荡电路完成启动后,第二P型晶体管M3、第二N型晶体管M4会进入关闭状态,避免功率损耗过大问题。应该理解的是,电平调节单元640中电容C的存储能力决定了上拉控制信号BoostP的低电平信号维持时长以及下拉控制信号BoostN的高电平信号维持时长。当然,在其他实施例中,控制模块600还可以具有其他的电路结构,例如,第一输出单元620可包括一个与门电路和一个非门电路,第二输出单元630可包括奇数个反相器等,这些都属于本公开的保护范围。另外,基于上拉单元和下拉单元具体电路结构的不同,可以灵活调整第一输出单元和第二输出单元的具体结构,以生成对应的上拉信号和下拉信号,本公开不以此为限。
如图2所示,在一些实施例中,振荡电路还可以包括复位模块400,该复位模块400的控制端用于接收第三控制信号S3,复位模块400的第一端连接振荡模块100的输入端,复位模块400的第二端连接第二供电端VSS。其中,振荡模块100的输入端即为振荡模块中第一级第一反相器10的输入端。通过该复位模块400,可以对振荡模块100进行复位,并且可以将第一级第一反相器10的输入端的电位拉低至VSS,避免振荡电路不工作时,该节点的电位处于浮空的状态,增加功耗。
在一些实施例中,复位模块400可以通过晶体管来实现。示例性的,复位模块400可以包括第三N型晶体管M5,该第三N型晶体管M5的第一端连接第一级第一反相器10的输入端,第三N型晶体管M5的第二端连接第二供电端VSS,第三N型晶体管M5的控制端用于接收第三控制信号S3,其中,第三控制信号S3可以为高电平有效。当第三控制信号S3为高电平时,该第三N型晶体管M5导通,将第二供电端VSS与第一级第一反相器10的输入端连接,对振荡电路进行一次复位。在一些实施例中,第三控制信号S3可以复用第一控制信号S1,通过复用第一控制信号S1,一方面可以减少电路中控制信号的数量,有利于简化电路结构,另一方面在振荡电路每次启动时均可自动运行一次复位操作,由此可消除其他干扰信号的影响。当然,在其他实施例中,复位模块400还可以具有其他的电路结构,并且第三控制信号S3也可以与第一控制信号S1不同,本公开不以此为限。
如图2所示,在一些实施例中,振荡电路还可以包括调频模块500,该调频模块500与振荡模块100连接,用于调节振荡模块100的振荡频率。示例性的,调频模块500可以包括多个第一调频单元510和多个第二调频单元520,多个第一调频单元510与多个第一反相器10一一对应设置,第一调频单元510的控制端用于接收第四控制信号Bias1,第一级第一反相器10对应的第一调频单元510的第一端连接第一供电控制单元210的第二端,第二端连接第一级第一反相器10的第一电源端P1,剩余第一调频单元510的第一端连接第一供电端VDD,第二端连接对应第一反相器10的第一电源端P1;多个第二调频单元520与多个第一反相器10一一对应设置,第二调频单元520的控制端用于接收第五控制信号Bias2,第一级第一反相器10对应的第二调频单元520的第一端连接第二供电控制单元220的第二端,第二端连接第一级第一反相器10的第二电源端P2,剩余第二调频单元520的第一端连接第二供电端VSS,第二端连接对应第一反相器10的第二电源端P2。其中,第四控制信号Bias1和第五控制信号Bias2可以为互补信号,即当第四控制信号Bias1为高电平时,第五控制信号Bias2为低电平,当第四控制信号Bias1为低电平时,第五控制信号Bias2为高电平。应该理解的是,高、低电平信号均可以具有一定的电压范围,并且高电平信号对应的电压值要大于低电平信号对应的电压值。由此,可通过调整第四控制信号Bias1的电压值以及第五控制信号Bias2的电压值来调节振荡模块100的振荡频率。
如图2所示,本示例性中的调频模块500可以通过晶体管来实现,示例性的,第一调频单元510可以包括第三P型晶体管M6,第三P型晶体管M6的控制端用于接收第四控制信号Bias1,第三P型晶体管M6的第一端连接第一调频单元510的第一端,第三P型晶体管M6的第二端连接第一调频单元510的第二端;第二调频单元520可以包括第四N型晶体管M7,第四N型晶体管M7的控制端用于接收第五控制信号Bias2,第四N型晶体管M7的第一端连接第二供电控制单元220的第一端,第四N型晶体管M7的第二端连接第二调频单元520的第二端。其中,第四控制信号Bias1与第五控制信号Bias2为互补信号,以使得在同一时刻第四控制信号Bias1为低电平且第五控制信号Bias2为高电平,而使得第一调频单元510和第二调频单元520能够同时作用,调节振荡电路的振荡频率。可以理解的是,在其他实施例中,调频模块500还可以具有其他的电路结构。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性远离并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由权利要求指出。
Claims (16)
1.一种振荡电路,其特征在于,包括:
振荡模块,包括奇数个第一反相器级联,每一级所述第一反相器的输出端连接下一级第一反相器的输入端,最后一级所述第一反相器的输出端连接第一级所述第一反相器的输入端;
供电模块,与所述振荡模块连接,用于为第一级所述第一反相器提供工作电压;
电压调整模块,连接至所述振荡模块和所述供电模块的连接处,用于加快所述连接处节点电压的建立时间。
2.根据权利要求1所述的振荡电路,其特征在于,所述供电模块包括:
第一供电控制单元,控制端用于接收第一控制信号,第一端连接第一供电端,第二端连接第一级所述第一反相器的第一电源端;
第二供电控制单元,控制端用于接收第二控制信号,第一端连接第二供电端,第二端连接第一级所述第一反相器的第二电源端。
3.根据权利要求2所述的振荡电路,其特征在于,包括:
除第一级所述第一反相器以外的其余所述第一反相器的第一电源端均与所述第一供电端连接;
除第一级所述第一反相器以外的其余所述第一反相器的第二电源端均与所述第二供电端连接。
4.根据权利要求2所述的振荡电路,其特征在于,所述第一供电控制单元包括:
第一P型晶体管,第一端连接所述第一供电端,第二端连接第一级所述第一反相器的第一电源端,并具有接收所述第一控制信号的控制端子;
所述第二供电控制单元包括:
第一N型晶体管,第一端连接所述第二供电端,第二端连接第一级所述第一反相器的第二电源端,并具有接收所述第二控制信号的控制端子;
其中,所述第一控制信号与所述第二控制信号为互补信号。
5.根据权利要求2所述的振荡电路,其特征在于,所述电压调整模块包括:
上拉单元,控制端用于接收上拉控制信号,第一端连接所述第一供电端,第二端连接第一级所述第一反相器的第一电源端;
下拉单元,控制端用于接收下拉控制信号,第一端连接所述第二供电端,第二端连接第一级所述第一反相器的第二电源端。
6.根据权利要求5所述的振荡电路,其特征在于,所述上拉单元包括:
第二P型晶体管,第一端连接所述第一供电端,第二端连接第一级所述第一反相器的第一电源端,并具有接收所述上拉控制信号的控制端子;
所述下拉单元包括:
第二N型晶体管,第一端连接所述第二供电端,第二端连接第一级所述第一反相器的第二电源端,并具有接收所述下拉控制信号的控制端子;
其中,所述上拉控制信号与所述下拉控制信号为互补信号。
7.根据权利要求5所述的振荡电路,其特征在于,还包括:
控制模块,输入端用于接收所述第二控制信号,第一输出端输出所述上拉控制信号,第二输出端输出所述下拉控制信号。
8.根据权利要求7所述的振荡电路,其特征在于,所述控制模块包括:
反相单元,包括奇数个级联的第二反相器,每一级所述第二反相器的输出端连接下一级第二反相器的输入端,第一级所述第二反相器的输入端用于接收所述第二控制信号,最后一级第二反相器的输出端连接第一输出单元的第一输入端;
所述第一输出单元,第二输入端用于接收所述第二控制信号,输出端用于输出所述上拉控制信号;
第二输出单元,输入端连接所述第一输出单元的输出端,输出端用于输出所述下拉控制信号。
9.根据权利要求8所述的振荡电路,其特征在于,所述第一输出单元包括与非门,与非门的第一输入端连接最后一级所述第二反相器的输出端,第二输入端用于接收所述第二控制信号,输出端用于输出所述上拉控制信号;
所述第二输出单元包括非门,所述非门的输入端连接所述与非门电路的输出端,输出端用于输出所述下拉控制信号。
10.根据权利要求8所述的振荡电路,其特征在于,所述控制模块还包括:
电平调节单元,一端连接于所述反相单元中除第一级所述第二反相器之外的任意所述第二反相器的输入端,另一端接地,所述电平调节单元用于调节所述上拉控制信号和所述下拉控制信号的有效电平维持时间。
11.根据权利要求10所述的振荡电路,其特征在于,所述电平调节单元包括:
电容,所述电容的一端连接任意一个除第一级所述第二反相器之外的任意所述第二反相器的输入端,另一端接地。
12.根据权利要求1所述的振荡电路,其特征在于,所述振荡电路还包括:
复位模块,控制端接收第三控制信号,第一端连接所述振荡模块的输入端,第二端连接第二供电端。
13.根据权利要求12所述的振荡电路,其特征在于,所述复位模块包括:
第三N型晶体管,第一端连接第一级所述第一反相器的输入端,第二端连接所述第二供电端,并具有接收所述第三控制信号的控制端子。
14.根据权利要求2所述的振荡电路,其特征在于,所述振荡电路还包括:
调频模块,与所述振荡模块连接,用于调节所述振荡模块的振荡频率。
15.根据权利要求14所述的振荡电路,其特征在于,所述调频模块包括:
多个第一调频单元,与所述多个第一反相器一一对应设置,所述第一调频单元的控制端用于接收第四控制信号,第一级所述第一反相器对应的所述第一调频单元的第一端连接所述第一供电控制单元的第二端,第二端连接第一级所述第一反相器的第一电源端,剩余所述第一调频单元的第一端连接所述第一供电端,第二端连接对应第一反相器的第一电源端;
多个第二调频单元,与所述多个第一反相器一一对应设置,所述第二调频单元的控制端用于接收第五控制信号,第一级所述第一反相器对应的所述第二调频单元的第一端连接所述第二供电控制单元的第二端,第二端连接第一级所述第一反相器的第二电源端,剩余所述第二调频单元的第一端连接所述第二供电端,第二端连接对应第一反相器的第二电源端。
16.根据权利要求15所述的振荡电路,其特征在于,所述第一调频单元包括:
第三P型晶体管,控制端用于接收所述第四控制信号,第一端连接所述第一调频单元的第一端,第二端连接所述第一调频单元的第二端;
所述第二调频单元包括:
第四N型晶体管,控制端用于接收所述第五控制信号,第一端连接所述第二供电控制单元的第一端,第二端连接所述第二调频单元的第二端;
其中,所述第四控制信号与所述第五控制信号为互补信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210314365.6A CN114665822A (zh) | 2022-03-28 | 2022-03-28 | 一种振荡电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210314365.6A CN114665822A (zh) | 2022-03-28 | 2022-03-28 | 一种振荡电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114665822A true CN114665822A (zh) | 2022-06-24 |
Family
ID=82034105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210314365.6A Pending CN114665822A (zh) | 2022-03-28 | 2022-03-28 | 一种振荡电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114665822A (zh) |
-
2022
- 2022-03-28 CN CN202210314365.6A patent/CN114665822A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6700434B2 (en) | Substrate bias voltage generating circuit | |
US5389830A (en) | Clock generation | |
US6252467B1 (en) | Voltage controlled oscillator including a plurality of differential amplifiers | |
US20030042953A1 (en) | Output buffer circuit for reducing variation of slew rate due to variation of PVT and load capacitance of output terminal, and semiconductor device including the same | |
US6525587B2 (en) | Semiconductor integrated circuit device including a clock synchronous type logical processing circuit | |
JP2006311561A (ja) | 回路、発振器、リング発振器および複数の発振信号を生成する方法 | |
US5365204A (en) | CMOS voltage controlled ring oscillator | |
US20040085092A1 (en) | Level shifter | |
US20030080793A1 (en) | Flip-flops and clock generators that utilize differential signals to achieve reduced setup times and clock latency | |
EP0832516B1 (en) | Voltage controlled oscillator which is insensitive to power supply voltage noise, with cmos differential delay stages | |
KR100724559B1 (ko) | 레벨 쉬프터 | |
US4801826A (en) | CMOST input buffer for TTL level input signals | |
US7197099B2 (en) | Delay circuit with timing adjustment function | |
US20070030081A1 (en) | Voltage controlled oscillator with duty correction | |
CN114665822A (zh) | 一种振荡电路 | |
US7135935B2 (en) | Hyper-ring oscillator | |
KR100416378B1 (ko) | 위상 분할 회로 | |
US20100013535A1 (en) | Latch circuit | |
CN115549675A (zh) | 振荡器电路 | |
JPH03272216A (ja) | フリップフロップ回路 | |
JPS6080316A (ja) | 電圧制御形発振装置 | |
CN116566370B (zh) | 上电复位电路 | |
US6917224B2 (en) | Frequency synthesizer and frequency synthesizing method | |
CN110572151A (zh) | 一种锁相环电路 | |
US11855636B2 (en) | Oscillator and clock generation circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |