CN114664981A - 包含微型led的光电子器件的制造方法 - Google Patents

包含微型led的光电子器件的制造方法 Download PDF

Info

Publication number
CN114664981A
CN114664981A CN202111583739.6A CN202111583739A CN114664981A CN 114664981 A CN114664981 A CN 114664981A CN 202111583739 A CN202111583739 A CN 202111583739A CN 114664981 A CN114664981 A CN 114664981A
Authority
CN
China
Prior art keywords
layer
nitride
crystal
growth substrate
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111583739.6A
Other languages
English (en)
Inventor
居伊·费尔特
佛朗索瓦·唐普利尔
杰西·祖尼加佩雷斯
菲利普·闻内格斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Centre National de la Recherche Scientifique CNRS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Centre National de la Recherche Scientifique CNRS
Publication of CN114664981A publication Critical patent/CN114664981A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种制造包括基于氮化物的微型LED的光电子器件的方法，该方法包括：a)提供包括至少一个生长衬底和氮化物结构的组件，该氮化物结构包括氮化物的半极性层和微晶，该氮化物的半极性层包括有源叠层，该微晶从具有{111}晶向的生长衬底的晶面延伸到氮化物半极性层的第一面；b)提供具有电连接焊盘的集成控制电路；c)将组件转移到集成控制电路；d)去除生长衬底；e)去除微晶；f)在叠层中形成沟槽以限定多个隔离点，每个隔离点用于形成微型LED。

Description

包含微型LED的光电子器件的制造方法
技术领域
本发明涉及包括基于氮化物例如氮化镓(GaN)的LED(发光二极管)的光电子器件以及用于控制这些LED的电子电路的领域。本发明在其中LED具有微米尺寸(这些LED通常被称为“micro-LED，即微型LED”)的光电子器件领域中获得了特别有利的应用。在该领域中，本发明的特别有利的用途涉及通常称为微屏幕甚或微显示器的小尺寸屏幕的生产。例如，另一个有利的用途涉及投影仪的生产。
背景技术
基于氮化物的微型LED，尤其是基于氮化镓(GaN)的微型LED非常适合增强现实应用，因为它们可以制造非常紧凑且非常明亮的微型显示器。通常亮度约为1MCd/m2，远高于OLED(有机发光二极管)技术允许的亮度，OLED技术的亮度不超过几千Cd/m2。
存在包括LED和用于单独控制LED以显示图像的电子电路的光电装置。
为了生产这样的装置，传统的解决方案提供单独制造控制电路和多个LED，然后将它们彼此连接以获得显示装置。这种解决方案在图1A到图1C中进行了说明。图1A图示了包括承载LED 12的基板11的叠层1。图1B中图示了控制电路2。它可以包括半导体衬底21，例如硅衬底。例如，控制电路21以CMOS技术制造。在其一个面的一侧，控制电路2包括多个金属焊盘22。每个焊盘22旨在连接到LED 12的电极，以便能够单独控制LED。
包括LED 12和控制电路2的叠层1通过转移连接，如图1C所示，从而产生氢化物结构。因此，该技术包括转移这两个结构1、2，这在LED 12和金属焊盘22的对准方面施加了很大的限制。然后承载LED 12的支撑基板11可以被移除。
因此，这种制造方法的缺点在于需要在这两个元件的组装步骤中精确地对准包括控制电路和LED的叠层，以便每个LED正确定位在控制电路中相应的金属柱上。当像素间距减小时，这种对齐尤其难以实现，并且会阻碍像素的分辨率和/或集成密度的提高。在实践中，采用这种方案，像素间距不能小于5微米。
专利文献WO2017194845(对应的美国公开专利文献号US2019131343)描述了一种生产LED的方法。
使用已知的解决方案，结果证明在实践中所获得的μ-LED的电光性能通常不能令人满意，特别是在辐射发光效率方面。
因此，需要减少已知解决方案的缺点以获得包括基于氮化物的微型LED的光电子器件。特别地，提供一种用于制造像素间距小和/或其像素表现出改进的电致发光性能的光电子器件的解决方案将是特别有利的。
发明内容
为了实现该目的，根据一个实施例，提供了一种生产包括基于氮化物的微型LED(发光二极管)的光电子器件的方法，该方法包括以下步骤：
a.提供组件，该组件至少包括：
-包括至少一个结晶层的生长衬底，该结晶层包括多个平行凹槽，每个凹槽包括至少两个相对的倾斜的晶面形成连续条带，所述两个相对的晶面中的至少一个呈现晶向{111}；
-至少部分由从镓(Ga)、铟(In)和铝(Al)中的至少一种获得的氮(N)化物制成的氮化物结构，该氮化物结构包括：
ο氮化物半极性层，具有面向结晶层的第一面，该氮化物半极性层包括叠层，该叠层包括相反导电类型的至少第一和第二掺杂半导体层，
ο微晶，从具有{111}晶向的晶面延伸至氮化物半极性层的第一面，
b.提供控制电路，该控制电路具有包括或者能够电连接到多个电连接焊盘的正面的集成控制电路，
c.将组件连接在控制电路的正面，使得叠层的第二层电连接到控制电路的电连接焊盘，
d.通过将微晶与具有{111}晶向的晶面分离来去除生长衬底，
e.去除微晶，
f.在叠层中形成沟槽以界定多个隔离点
Figure BDA0003427700160000031
每个隔离点旨在形成微型LED，并且每个隔离点连接到控制电路的至少一个电连接焊盘。
因此，所提出的工艺使得获得尺寸非常小的微型LED成为可能，并且形成在几乎没有位错的氮化物半极性层中。这使得获得间距非常小的屏幕成为可能，并且其电致发光性能得到显着改善。
事实上，承载氮化物半极性层(例如SOI衬底)的组件可以减少该层中的位错，特别是在晶界处的位错。此外，所提出的方法的优点在于，在将氮化物层转移到控制电路的步骤期间，装置的各个LED的位置尚未定义。因此，在转移期间的对准精度方面没有强约束。然后可以通过传统的结构化方法对有源叠层中的各种LED进行定界，该方法提供的对准精度明显高于从一个基板转移到另一个基板时可以获得的精度。
此外，所提出的方法特别可靠且成本低廉。
此外，它还可以生产各种颜色的微型LED。特别是，使用半极性取向的材料允许将更多的铟结合到氮化物层中。然后可以获得在从绿色到红色波长发射并且提供更好质量的LED，特别是在效率方面比已知解决方案更好。此外，可以获得发射红色波长的LED。
附图说明
本发明的目标、目的以及特征和优点将从其实施例的详细描述中变得更加清楚，该实施例通过以下附图示出，其中：
图1A至图1C示意性地示出了用于通过在控制电路上转移包括一组LED的叠层来形成光电子器件的已知解决方案的示例。
图2A至图2I示意性地示出了根据本发明的用于制造光电子器件的方法的示例的步骤。
图2A以简化方式示出了包括支撑结构的生长衬底的组件，该结构包括氮化物半极性层。
图2B示出了图2A的组件的A部分的放大图。
图2C示出了图2A的氮化物层的B部分的放大图，以示出在该氮化物半极性层内进行的掺杂以形成相反极性的层。在该图中，还看到在该非限制性示例中形成量子阱的叠层。
图2D示意性地示出了控制电路。
图2E示出了将组件转移到控制电路的步骤。
图2F示出了在纯机械分离的非限制性示例中通过将生长衬底与氮化物结构分离来去除生长衬底的步骤。
图2G说明了在去除生长衬底的步骤结束时获得的叠层。
图2H示出了去除微晶并将氮化物层留在原位的平坦化步骤。
图2I说明了在氮化物层内形成沟槽以将微型LED与控制电路的每个电连接焊盘对齐的步骤。
图3A至3F示出了用于从包括转移到控制电路的氮化物层的初始结构制造LED的方法的示例，该初始结构例如通过实施图2A至图2H所示的步骤获得。
图3A示意性地示出了组件的示例，其可以例如是图2A中所示的并且包括通过从由生长衬底承载的晶面外延形成的氮化物半极性层。
图4A至4G图示了用于生产包括氮化物半极性层的组件的方法的示例。可以实施此过程以获得图2A中所示的组件。
图5A和5B是半极性GaN层出现的位错分布的阴极发光图像。
图5C和图5D是扫描电子显微镜图像，随着放大倍数的增加，显示了生长衬底上外延的氮化物半极性层的截面。
图6A和图6B是示意图，重复了图2B的图示，显示了涉及控制氮化物结构与其生长衬底之间的粘附的各种参数。
图7A和7B示出了特定实施例，其中根据氮化物半极性层中的位错分布来对准组件和控制电路。
附图以示例的方式给出而不是对本发明的限制。附图旨在促进对本发明的理解的原理的示意性表示，并且不一定按与实际应用的相同的比例。特别是，不同层的厚度、微晶的大小并不代表实际情况。
具体实施方式
在开始详细地描述本发明的实施例之前，下面列出了可选的特征，这些特征可以可选地组合或替代地使用：
根据一个示例，所述呈现{111}晶向的面具有宽度F132，并且凹槽根据周期P周期性排列，设置比率P/F132使得P/F132≥3，优选地，P/F132≥5且最优选地P/F132≥10。根据一个示例，宽度F132是从凹槽的顶部到凹槽的底部并且在垂直于凹槽的主延伸方向的方向上测量的。
该比率允许半极性结构的粘附足以允许过程的受控执行，特别是在外延生长期间，同时促进该半极性结构与其生长衬底的分离。
根据一个示例，F132是沿着与{111}晶向的晶面的平面和与垂直于主面的平面共同的方向上测量的，氮化物半极性层的与第一面相对的第二面在主面中延伸。
在一个示例中，去除生长衬底的步骤d)包括对生长衬底和氮化物半极性结构中的至少一个施加机械作用。在一个示例中，机械作用的施加优选地包括使用钝物从生长衬底和氮化物半极性结构之一的边缘开始进行断裂。
根据一个示例，氮化物半极性层包括形成平行于凹槽的带或线的第一区和第二区的交替，第一区具有第一位错密度D51，第二区具有第二位错密度D52，其中D51>K1*D52，其中K1>10，优选K1>100。
根据一个示例，D51对应于最小密度而D52对应于最大密度。
根据一个示例，第二区在氮化物半极性层中周期性地分布，例如在与第一面相对的第二面上，按照周期P51，电连接焊盘被分布成使得第二区的大部分并且优选地全部分别位于单个电连接焊盘的右侧(au droit d’un)。
根据一个示例，第一区的分布被配置为使得通过形成沟槽的步骤f)去除第一区。
因此，LED不包括高缺陷密度的区域。LED反而形成在具有低或零缺陷密度的区域中。由此，进一步提高了光电子器件的质量。
根据一个示例，外延是指金属有机物气相外延(MOVPE)。然而，在本发明的上下文中完全可以想到其他外延技术。
根据一个示例，电连接焊盘通过电绝缘区域彼此分开，第一区与电绝缘区对齐。
根据一个示例，电连接焊盘在周期P220上周期性地分布。根据一个示例，P51＝X*P220，其中X在0.8和1.2之间，优选地X在0.9和1.1之间，更优选地X在0.95和1.05之间。因此，较佳地，电性连接焊盘的间距P220与第二区的间距P51相同。即电气连接焊盘的分布大致使得所有第二区(52)分别与单个电气连接焊盘(220)的对齐。这允许将每个LED精确连接到焊盘，同时减少组件在控制电路上的定位限制。
根据一个示例，去除微晶的步骤e)包括化学机械抛光(CMP)步骤。这一步被简化，因为可以通过检测没有微晶的区域来停止抛光，然后作为攻击结束检测。此外，在某些情况下，CMP步骤会触发机械分离。
根据一个示例，第一面基本上是平面的。
根据一个示例，该方法进一步包括，在形成沟槽的步骤f)之后，在每个LED上淀积电极并与氮化物半极性层的第一面接触的步骤。
根据一个示例，结晶层是基于硅的层，并且生长衬底是绝缘体上硅(SOI)型衬底或蓝宝石上硅(SOS)型衬底。
根据一个示例，提供组件包括提供生长衬底和从具有{111}晶向的所述晶面外延生长半极性氮化物结构的步骤。
在一个示例中，生长衬底包括阻挡层，结晶层通过直接接触位于阻挡层上，该阻挡层被配置成允许氮化物的半极性结构从结晶层外延生长而不从阻挡层外延生长。
根据一个示例，结晶层基于硅或由硅制成并且表面由晶体缓冲层形成或被晶体缓冲层覆盖，晶体缓冲层优选地由AIN制成。
根据一个示例，外延生长步骤包括：从具有{111}晶向的所述晶面第一次外延生长氮化铝(AIN)材料；然后从所述氮化铝(AIN)材料开始至少第二外延生长氮化镓(GaN)材料。
有利地，凹槽在第一方向上延伸，该第一方向对应于所述上表面的平面和<111>平面的共同方向。
根据一个示例，首先执行去除微晶的步骤e)，然后执行形成沟槽的步骤f)。
术语“微型LED”是指在平行于主平面的平面中所取的至少一个尺寸，在主平面中延伸支撑微型LED的基板(即，图中引用的正交坐标系的xy平面)是微米级的，即严格小于1毫米(10-3米)，优选在0.2和100微米(10-6米)之间。在本发明的上下文中，微型LED在平行于微型LED的主平面，即平行于基板的上表面的主延伸平面中的投影中表现出平面中微米尺寸的最大尺寸。优选地，这些最大尺寸小于几百微米。优选地，这些最大尺寸小于500μm。
在说明书的其余部分，术语晶体和微晶将被认为是等效的。
需要说明的是，在本发明的上下文中，术语“在...上”、“置于...上方”、“覆盖”或“在...下”或它们的等价物并不意味着“接触”。因此，例如，“在第二层上淀积第一层”并不一定意味着两层彼此直接接触，而是意味着第一层至少部分地覆盖第二层。直接与它接触，或通过至少一个其他层或至少一个其他元素(包括空气)与它隔开。
从广义上理解不同层和区域的形成阶段：它们可以在不一定严格连续的几个子阶段中进行。
术语“基本上”、“大约”、“大概”的意思是“在10％以内，优选在5％以内”。
下面描述实施制造过程的连续步骤的本发明的几个实施例。除非明确说明，形容词“连续”并不一定意味着连续进行，尽管这通常是优选的，中间步骤能够将它们分开。
此外，术语“步骤”被理解为表示执行该过程的一部分，并且可以表示一组子步骤。
此外，术语“步骤”并不一定意味着在步骤期间执行的动作是同时或紧接着的。特别地，第一阶段的某些动作可以跟随链接到不同阶段的动作，并且第一阶段的其他动作可以在之后重复。因此，术语“步骤”并不一定意味着随着时间的推移和过程阶段的顺序统一和不可分割的动作。
术语“绝缘体”或“电介质”描述了在给定应用中其电导率足够低以用作绝缘体的材料。在本发明中，介电材料优选地具有小于7的介电常数。间隔物通常由介电材料形成。
在本发明的上下文中，被称为树脂的有机或有机矿物材料可以通过暴露于电子、光子或X射线束或机械地成型。例如，可以提及微电子中常用的树脂、基于聚苯乙烯(PS)、甲基丙烯酸酯(例如聚甲基丙烯酸甲酯PMMA)、氢倍半硅氧烷(HSQ)、聚羟基苯乙烯(PHS)等的树脂。使用树脂的优点是很容易淀积很大的厚度，从几百纳米到几微米。
光电子器件是指用微电子装置生产并包括至少一个光学功能的任何类型的器件。它也可以是专门用于生产另一种光电子器件的中间产品。
材料
“基于”材料M的衬底、层、器件是指衬底、层、器件仅包含该材料M或包含该材料M和可能的其他材料，例如元素、合金、杂质或掺杂元素。
因此，“基于氮化物的层”可以是仅由该氮化物制成的层，或者由添加了其他物质或掺杂剂的氮化物制成。
例如，至少部分由从镓(Ga)、铟(In)和铝(Al)中的至少一种获得的氮化物(N)制成的氮化物层或结构可以是基于GaN、InN、AlN、InGaN、AlGaN、AlInN的层或结构。
图中的厚度和方向
规定在本发明的上下文中，层或基材的厚度在垂直于该层或该基材具有其最大延伸的表面的方向上测量。在图中，水平层的厚度从垂直方向测量的。
当指出一个元件与另一个元件位于一条直线上时，这意味着这两个元件都位于垂直于基板主平面的同一条线上，或者位于垂直于图的同一条线上。
在以下描述中，除非另有说明，否则当提及绝对位置限定词时，例如术语“前”、“后”、“顶”、“底”、“左”、“右”等，或相对的，例如术语“上方”、“下方”、“上部”、“下部”等，或方向限定词，例如术语“水平”、“垂直”、“横向”等，是指相应附图的取向。应当理解的是，在实践中，所描述的装置和组件可以具有不同的取向。
掺杂
在本发明中将说明掺杂的类型。这些掺杂是非限制性示例。本发明涵盖反转掺杂的所有实施例。因此，如果示例性实施例针对第一区提及P掺杂并且针对第二区提及N掺杂，则本描述然后至少隐含地描述了其中第一区表现出N掺杂并且第二区表现出P掺杂的相反示例。
传统上用P+表示的掺杂是指其为P型掺杂(正电荷掺杂)，并且对于少于1000个半导体原子，其掺杂物种含量大于或等于1个掺杂物种原子，优选为少于10到100个原子的形成半导体层的材料。同样，N+掺杂是指其为N型掺杂(负电荷掺杂)，并且对于小于1000个半导体原子，其掺杂物种含量大于或等于1个掺杂物种原子，并且优选少于10至100个原子的用于形成半导体层的材料。
在本专利申请中，表示为P的掺杂包括所有正电荷载流子的掺杂，无论掺杂的含量如何。因此，P掺杂包括P+掺杂含量和低于P+型掺杂的P掺杂含量。同样，用N表示的掺杂包括所有由负电荷载流子进行的掺杂，无论掺杂的含量如何。因此，N掺杂包括N+掺杂含量和低于N+型掺杂的N掺杂含量。
参考图2A至2I，现在将描述根据本发明的用于制造光电子器件的方法的示例。这些步骤将在稍后参考其他图详述之前简要描述。
图2A以简化方式示出了组件100，其包括支撑结构160的生长衬底101，该结构160包括氮化物半极性层162。图2B图示了该组件100的区域A的放大图。
更详细地，生长衬底101包括结晶层130，结晶层130包括多个凹槽131或平行沟槽。它们优选地以网格的形式、优选地周期性地组织。每个凹槽131限定至少两个相对的倾斜的晶面132、133，每个倾斜的晶面形成条带。这些条带在纵向上是连续的或不连续的。两个相对的晶面132、133中的至少一个132具有{111}晶向。因此，选择结晶层130以便在蚀刻之后呈现取向{111}的取向面。
在图2A所示的示例中，生长衬底101具有绝缘体上半导体型结构。在这些结构中，结晶层130覆盖由支撑衬底110承载的阻挡层120(此处为绝缘层)。例如，生长衬底101是绝缘体上硅SOI(Silicon On Insulator)类型的。根据替代实施例，生长衬底101是蓝宝石上硅SOS(Silicon on Sapphire)类型的。在这种情况下，结晶层130则是覆盖蓝宝石层并通过通常为SiO2的介电层与蓝宝石层分离的硅基层。或者，根据盎格鲁-撒克逊术语，生长衬底101可以是块状或“块状的”。
在这两个实施例中，这些衬底的优点在于结晶层130具有非常小的厚度。因此，外延生长发生在很小的区域，这减少了外延层中的位错。因此提高了由氮化物层制成的器件的性能。
结晶层130具有在该示例中被掩模层140覆盖的上表面，掩模层140在未示出的先前步骤期间用于在结晶层130中打开凹槽131。掩模层140例如通过淀积制造或生长一层氧化硅(SiO2)或氮化硅(SiN)。可选地并且如将在图4E至图4G中所示出的，将注意到，该生长衬底101还可以包括第二掩模147，该第二掩模147成形为掩蔽与显示晶向{111}的面132相对的结晶层130的面133。
将参考图4A至图4G更详细地描述获得生长衬底101的方法的示例。
氮化物基结构160具有从结晶层130延伸并穿过氮化物半极性层162的微晶161。
更具体地，这些微晶161通过从具有{111}晶向的晶面132的外延生长而形成。然后相邻的微晶聚结形成连续的氮化物半极性层162。
下面将详细描述这种生长氮化物半极性层162的技术的优点。此外，将参考图4A至图4G更详细地描述用于获得包括氮化物半极性层162的结构160的工艺的示例。
在这一点上，将注意到氮化物基结构160和生长衬底101之间的接触面积限于微晶161和具有{111}晶向的面132之间的接触面积。该接触表面小于氮化物半极性层162的尺寸，特别是其面向生长衬底101的下表面163的表面。因此，保留了半极性层162(通常为芯片)的生长衬底101的面积与该半极性层的面积相比非常小。如稍后将更详细地描述的，这些小尺寸的面132可以减少开始外延生长的表面，从而限制传播到外延半极性层162表面的生成位错的数量。
在描述的其余部分中，下表面163表示为第一面。还注意到在氮化物半极性层162的第一面163和生长衬底101之间的空间168中存在空隙。
氮化物半极性层162至少部分由从镓(Ga)、铟(In)和铝(Al)中的至少一种获得的氮(N)化物制成。根据一个示例，它基于氮化镓(GaN)或由GaN制成。
图2C示出了氮化物半极性层162的区域B的放大图，以示出在该层内进行的掺杂以形成相反极性的层。该图还说明了在此示例量子阱中形成的层叠层。
氮化物半极性层162包括若干层的叠层，优选地是形成LED的有源叠层。在所示示例中，从氮化物半极性层162的第一面163开始，有源叠层包括：
a.氮化物缓冲层1621。该叠层可以不包括缓冲层1621。
b.N或P掺杂中的第一类型的掺杂氮化物层1622，
c.发射层1623，
d.具有与层1622相反掺杂的掺杂氮化物层1624。通常，氮化物层1622是N掺杂，氮化物层1623是P掺杂。
该叠层随后被称为1622-1624。还可以包括除层1622至1624之外的其他层。例如，可以包括可选的缓冲层1621和/或可选的电接触层1625，如稍后将描述的。
发射层1623包括例如或由每个形成量子阱的一个或多个发射层的叠层构成，例如基于GaN、InN、InGaN、AlGaN、AlN、AlInGaN、GaP、AlGaP、AlInGaP或组合这些材料中的一种或多种。作为变型，发射层1623可以是本征氮化镓层，也就是说，非故意掺杂，例如具有1015至1018原子/cm3之间的掺杂浓度，例如在1017个原子/cm3范围内。在该示例中，发射层1623的下表面与层1622的上表面接触，并且发射层1623的上表面与层1624的下表面接触。
图2D示意性地示出了控制电路200，优选地是集成电路。控制电路200形成在半导体衬底210(例如硅衬底)之中和之上。在该示例中，控制电路200在其正面212的一侧上包括用于设备的每个LED的连接焊盘220，该连接焊盘220旨在电连接到LED，通常电连接到LED的其中一个电极(阳极或阴极)，以便能够控制流过LED的电流和/或向LED的端子施加电压。优选地，连接焊盘220为金属焊盘。
例如，对于连接到连接焊盘220的每个LED，控制电路包括具有一个或多个晶体管的基本控制单元，用于控制流经LED的电流和/或施加到LED端子的电压。控制电路200例如以CMOS技术制造。连接焊盘220可以被由例如氧化硅的介电材料制成的区域230横向包围，使得控制电路200具有包括导电区域和绝缘区域的交替的基本上平坦的正面212。未连接到连接焊盘220的LED的电极(阴极或阳极)上的触点可以例如在控制电路200的外围区域中通过一个或多个连接焊盘的方式共同地实现。
图2E示出了将包括氮化物半极性层162的组件100附接到控制电路200的步骤。更准确地说，还被称为第二面的氮化物半极性层160的上表面164连接到控制电路200的正面212。为此，组件100可以翻转，然后连接到控制电路200，以便使组件的第二面164与控制电路200的正面100接触。在该步骤中，氮化物半极性层160的有源叠层1622-1624结合(连接)到控制电路200。
举例来说，可以通过在接触的两个表面之间的直接分子键合来获得包括有源叠层1622-1624的氮化物层162在控制电路200上的固定。作为变体，两个表面的固定可以通过热压、共晶结合或通过任何其他合适的固定方法进行。
可选但优选地，为了促进这种结合并允许氮化物层162和连接焊盘220之间的良好导电性，规定在旨在接触的面164、212中的至少一个上形成导电层。
优选地，在转移步骤之前：
a.在LED的有源叠层1622-1624上淀积至少一个导电层1625。然后该导电层1625形成氮化物半极性层162的第二面164。该导电层1625在图2C中示出。出于简化附图的原因以及因为该层1625只是可选的，该层1625未在图2E至图2I中示出。优选地，该层例如基本上覆盖有源叠层1622-1624的整个表面。优选地，为了确保良好的欧姆接触，淀积一层铝(Al)或ITO(氧化铟锡)。替代地或附加地，还可以淀积金属层，例如由钛(Ti)制成以确保良好的接触。根据一个示例，然后对组件进行退火。
b.在控制电路200的正面212上淀积旨在确保良好接合和良好导电的层。优选地，该层是金属的，标记为240。优选地，金属层基本上覆盖控制电路200的整个正面212。特别地，金属层与连接焊盘220接触。该层240覆盖连接焊盘220和绝缘区域230。该层240的上表面然后形成控制电路200的正面212。
图2F图示了图2E的转移步骤之后的步骤，在该步骤期间移除组件100的生长衬底101以便在控制电路200上留下包含半极性层162的氮化物半极性结构160。
优选地，通过施加机械作用实现生长衬底101的去除。例如，可以施加在生长衬底101和氮化物半极性结构160之间产生剪切力的作用。如参考前面图2A和图2B所指出的，生长衬底101和半极性氮化物结构160之间的接触表面很小，因为它限于微晶161和呈现晶向{111}的面132之间的接触表面。因此，这种分离以完全受控的方式发生。因此，该方法提供了一种特别有效的解决方案，用于以廉价且可重复的方式转移控制电路上的氮化物半极性层。
例如，断裂可以由形成组件100的板的边缘之一开始，例如使用钝工具有许多方法可用于启动或完全完成此断裂。例如，可以使用允许剪切的工具。也可以使用超声波。
图2G示出了在去除生长衬底101的步骤结束时获得的叠层。
图2H示出了在去除微晶161的步骤之后获得的结果。该步骤将氮化物的半极性层162留在原处。优选地，该步骤包括平坦化，例如通过化学机械抛光(CMP)。微晶161的去除也可以化学方式进行。为此，可以使用传统的硅蚀刻，例如基于氢氧化钾(KOH)的溶液。
图2I图示了在氮化物半极性层162内部形成沟槽170以限定每个形成或旨在形成微型LED的隔离点或台面165的步骤。在描述的其余部分中，附图标记165用于指定LED和旨在形成LED的隔离点。优选地，沟槽形成相交的两个网格，优选地以90°相交，以限定隔离点。因此，在这个例子中，在四个平行的两对沟槽之间定义了一个隔离点。叠层1622-1624中形成的每个LED或隔离点被沟槽170横向包围。这些沟槽170例如通过从氮化物半极性层162的第二面164蚀刻形成。
每个隔离点165与用于电连接控制电路200的焊盘220对齐。这些隔离点165例如通过光刻和蚀刻形成，利用传统的微电子技术，其提供非常高的定位精度。
此外，可以在大尺寸的衬底上生产设备。组件100和控制电路200可以分别形成在大尺寸的板上。这些板的直径或对角线大小可以例如为200或甚至300毫米。它们展示了通常用于CMOS技术的晶圆的经典尺寸。
此外，从以上描述中可以清楚地看出，生长衬底和氮化物半极性层的分离是以简单且完全受控的方式获得的。在传统的解决方案中，例如图1A至图1C中所示的解决方案，硅衬底的移除需要很长的磨削(研磨)步骤并且会产生显着的材料损失。此外，所提出的方法可以非常容易地检测何时必须停止麿削步骤。此外，蓝宝石衬底的移除需要剥离式分离步骤，这显著增加了制造成本。
使用已知的解决方案，用于形成LED的氮化物半极性层在蓝色波长范围内表现出低得多的性能(例如，在发光辐射效率方面)。在绿色波长范围内，这种性能通常要低得多。在红色波长范围内，传统方法无法实现可接受的性能。相反，用根据本发明的方法获得的形成光电子器件的微型LED的氮化物半极性层显示出非常少的缺陷，特别是在微晶之间的聚结接头水平上的位错很少。这些聚结接头对应于图7A中引用的区域51，其将在下面详细描述。
因此，上述方法的优点是可以获得非常小的尺寸并且由具有非常高品质的氮化物半极性层形成的微型LED。由此产生的屏幕可以具有非常小的像素间距。此外，微型LED可以发射红光和绿光波长，质量得到提高。
图3A至图3F图示了由控制电路200和氮化物半极性层162的组件制造光电子器件的方法的更详细示例。
如图3A所示，该方法的第一步在于提供图2H所示的组件并且包括转移到控制电路200上的氮化物半极性层162。因此，在该图中，从控制电路100的正面叠层以下层，该正面通常由金属层240的面形成：金属层1625，掺杂有第一掺杂(通常为P掺杂)的氮化物层1624，包括多个量子阱的发射层1623，掺杂有第二掺杂(通常是N掺杂)的氮化物层1622。
注意，在该图中，叠层1622-1624未示出氮化物缓冲层1621。该缓冲层1621实际上可以在去除微晶161期间或在该去除之后的步骤期间被去除。为了去除该缓冲层1621，可以对其进行等离子体蚀刻。可以触发该蚀刻的停止以检测层1622(例如N掺杂)的暴露。
图3B表示了从有源叠层1622-1624的上表面166蚀刻沟槽170的步骤，例如通过光刻然后蚀刻，以限定多个LED 165。
每个LED 165对应于形成在叠层162中并且被沟槽170横向包围的隔离点。隔离点可以具有圆形边缘或任何其他形状，例如多边形(如正方形或矩形)。沟槽170在叠层162的整个高度方向垂直延伸。因此，每个LED 165包括垂直叠层，从金属层1625的上表面起依次包括氮化物层1624的一部分，对应于本例中LED阳极部分，发射层1623的一部分和氮化物层1622的一部分，对应于本例中LED的阴极部分。沟槽170可以与先前在控制电路200上形成的标记对齐。在非限制性示例中，每个LED 165以垂直投影确定位置，与控制电路200的单个连接焊盘220相对应。在所示示例中，金属层240在有源叠层1622-1624中加工沟槽170时作为蚀刻阻挡层。
图3C表示了随后的步骤，通过蚀刻去除位于沟槽170底部的金属层部分1625和240，使得沟槽170延伸到控制电路200表面上的绝缘区域230。在该步骤结束时，不同LED165的阳极(区域1625)通过沟槽170彼此电气绝缘，并且每个LED 165的阳极通过LED和连接焊盘220之间金属层1625和240连接到相关的金属焊盘220。这使得控制电路200能单独控制LED。
图3D表示了在LED 165的侧面上淀积，如由氧化硅形成的绝缘钝化层174的后续步骤。层面174通过成形淀积技术淀积在组件的整个上部表面，然后通过各向异性蚀刻在LED165的上部表面和沟槽170的底部去除掉。
图3E说明了图3D之后的步骤，在此期间用绝缘材料176(如氧化硅)填充沟槽170。作为示例，在组件的整个上部表面上淀积一层厚度足够以填充沟槽170的氧化硅，然后执行平坦化步骤，如机械-化学抛光(CMP)，去除LED 165上部表面上的氧化硅。在该步骤结束时，部件的上部表面166基本上是平坦的并且和包括绝缘区域174、176和氮化物区域1622的交叠。填充沟槽170的步骤(图3E)和钝化LED侧面的步骤(图3D)可以进行变化组合。
图3E同样表示了在使用绝缘材料176填充沟槽170之后的步骤，在此期间在部件的上部表面166上形成一个或多个金属层178，与LED 165的阴极区1622接触。在这个例子中，LED 165的阴极区都连接到相同的金属层178。在每个LED 165上，金属层178与LED的阴极区1622的上部表面的外围部分接触。对于每个LED 165，LED的中心部分没有被金属格栅178覆盖，允许LED发出的光通过。事实上，在所示示例中，显示设备从上部表面166的一侧能被观察到。金属网格178可以连接到控制电路200，通过一个或多个在有源叠层1622-1624或绝缘材料176填充沟槽170中形成的通孔(未表示)，如在器件的外围区域中。
图3F表示了金属层178淀积之后的步骤，在此期间，绝缘层180如氧化硅基本上淀积在了部件的整个上部表面，以保护金属层178和氮化镓层162可见部分。绝缘层180可以进行平坦化，以便在基本平坦的上部表面安装显示设备。
在前述附图描述的示例性操作中，在控制电路200和有源叠层1622-1624上的淀积金属层1625和240相对于控制电路200上的有源叠层1622-1624具有几个优点。
尤其是对于层1625和240可以提高两个结构之间的结合质量。实际上尽管可能，但在控制电路200前部表面212上和氮化物层1624上部表面(在图1A的方向上)的直接结合(包括绝缘区域230和金属区域220的交叠)实现起来比较困难。
此外，可以有效地选择层1625以实现与氮化物层1624的良好电阻接触。控制电路200的金属点220的材料，例如铜或铝，实际上可能不适合形成这样的电阻接触。
同时层240和/或1625还包括用于LED 165光发射的反射金属，以提高发射效率并避免控制电路200中的光损失。
此外，可以选择层面240和/或层面1625以防止控制电路200连接焊盘220的金属如铜，向氮化镓层1624的扩散，这尤其会降低与氮化镓层1624电阻接触的质量。
实际上，层240和层1625中的每一层面可以是单层或一层、多层不同金属的叠层，从而可以执行上述所有或部分功能。
举例来说，层240包括由与层1625相同类型金属制成的上层，选择该金属为的是在如图2E所示的转移图形步骤中使得两个结构之间的结合良好，选自包括Ti、Ni、Pt、Sn、Au、Ag、Al、Pd、W、Pb、Cu、AuSn、TiSn、NiSn这些材料的全部或部分的合金。由层240和层1625形成的叠层还可包括一层或多层适合反射由LED发出的光的金属，例如银。此外，由层240和层1625形成的叠层可以包括一层或多层的阻挡层，用于阻挡叠层240/1625和/或金属点200中包括的金属如铜或银的扩散，如TaN、TiN、WN、TiW这些材料的全部或部分的组合。
然而可替代地，层240和/或层1625可以不存在。层240和层1625中的至少一个，优选地，层1625可以在LED有源叠层1622-1624的侧面上形成。
现在参考图4A至图4G说明获得与图2A中所示相同或接近组件100的示例。该组件100包括由半极性氮化物结构160覆盖的生长衬底101。
首先，参考图4A至4E，详细描述可以形成扩展衬底101非限制性示例的方法。
其次，参考图4F至图4G，详细描述从扩展衬底101形成半极性氮化物结构160非限制性示例的方法。
生长衬底101的形成
图4A所示的步骤包括提供一个叠层，该叠层从支撑衬底110开始依次包括：阻挡层120、结晶层130、第一掩模层140和第二掩模层145。
例如，支撑衬底110由硅制成。阻挡层120是二氧化硅层，结晶层130硅层。叠层110、120、130形成绝缘体上硅体(SOI)类型的衬底，其中130层通常作为顶部硅层。如上所述，该叠层也可以是蓝宝石上硅体类型，其中结晶层130为硅层。
通常由硅体形成的衬底表面结晶层130和晶体面(001)有朝向[110]的7°走向偏移，以获得氮化镓晶向的外延层(10-11)。
第一掩模层140为硬掩模，由二氧化硅或氮化硅制成。该硬掩模层140具有约50纳米的厚度。该硬掩模层140覆盖有通常由树脂制成或基于树脂的第二掩模层145。
如图4B至4D所示，在结晶层130中蚀刻凹槽131。这些凹槽131是凹陷图案，从而形成了沟槽。
因此，在掩模层140中产生平行带141。掩模层140的结构化过程，常规方式是通过光刻和蚀刻穿过145层形成树脂掩膜。图4B和4C说明了形成树脂掩模145的步骤和蚀刻掩模层140以形成硬掩模的步骤。硬掩模因此形成平行带141，覆盖结晶层130并留下可以发现结晶层130的其他平行带。
平行带141朝向结晶层130的预定结晶方向。结晶层130具有面向阻挡层120上部表面121的内表面以及与内表面相对的外表面，其外表面也称为上表面。平行带141的方向必须对应于结晶层130的外表面平面以及通过化学蚀刻显露的平面<111>的共同方向。该方向是<110>类型的方向。因此，平行带141平行于结晶层130的上表面平面与平面<111>之间的交叉点。
为了显露{111}晶向的晶面132，结晶层130随后进行化学蚀刻，如使用氢氧化钾KOH或四甲基氢氧化铵TMAH。
通过蚀刻形成的凹槽131平行于条带141。这些凹槽131限定了平行凹槽，平行凹槽定向在结晶层130的外表面平面和平面<111>的共同方向上。
在图4A至4G所示的非限制性示例中，在到达阻挡层120时蚀刻自动停止。因此蚀刻在{111}晶向的晶面132相遇之前停止，如同在没有停止层的时使用块状晶体衬底的情况。
因此，尽管蚀刻时间固定了{111}晶向的晶面132的高度，利用本发明的方法完全可以由SOI硅衬底的结晶层130的厚度e130确定。
通过精确控制凹槽131的深度得到厚度较小的沟槽，形成微晶161的表面积将大为减少。这大大减少了影响半极性层表面错位的数量。在微晶聚结之后形成的半极性层162显著减少了错位量。在该层中形成的LED表现出显著的性能改善。
此外，由于回熔蚀刻现象随机发生在结晶层130的表面，减少晶面132的表面积可以大大降低甚至消除这种现象发生的风险。回熔现象来自硅和氮化镓之间的高反应性，导致镓对硅的过早蚀刻。
表面132的高度e130取决于凹槽131的深度。表面132的高度和凹槽131的深度通过延伸至不同层面110、120、130平面进行垂直测量，即沿着图4A到4G中的垂直方向。
因此，凹槽131需要平坦的底部121。该底部由阻挡层120的上部表面121形成。
当凹槽131的深度e130小于或等于900纳米时，回熔现象减少的效果尤为显着。
此外，通过设置阻挡层120，可以使得平面尺寸可控且在衬底上更均质成为可能，采用该方法可以获得平坦氮化物和厚度更均匀的半极性层162。
此外，化学抛光并不均质。因此，使用SOI衬底或更一般地使用SOX衬底可以在衬底整个表面上获得高度均质且厚度受控的晶面132，尽管由于化学蚀刻存在着不均质性。残余的不均质则是SOI的硅层厚度e130的不均质性造成，仅为此类衬底供应商指定的几个百分比。对于大直径(通常为300毫米)和表面硅层厚度较薄(小于20纳米)的衬底，以上仍然适用。
请注意，本发明也适用于结晶层不超过阻挡层120并且衬底形态为固体的情况。
根据操作方法，特别是当结晶层130由硅制成并且希望通过外延生长的氮化物层是氮化镓时，可以将硅结晶层130接触氮化铝缓冲层146。这可以限制甚至防止“回熔蚀刻”现象的出现，这种现象导致会镓对硅的蚀刻不及时。如图4E所示，该缓冲层146可以淀积在扩展衬底101的整个上部表面上。因此，在该示例中，晶面132由缓冲层146形成或被缓冲层146覆盖。
根据操作方法，一旦形成了凹槽131并且已经淀积了缓冲层146，随后可以生成掩模147，该掩模147覆盖扩展衬底101的整个上部表面，除了{111}晶向的晶面132。掩模147在图4E中标示出。
因此，该掩模步骤使得具有{111}晶体晶向的晶面132相对的{111}晶向晶面132晶面133被掩模。该掩模147生成通常包括淀积材料，包括以下至少一种：氧化硅(SiO2)、氮化硅(SiN)、氮化钛(TiN)。
根据图4E中所示的第一实施案例，该掩模147的淀积是采用倾斜角淀积使得晶体衬底130的整个上表面被掩盖，除了具有晶体{111}晶向的晶面132。淀积物的倾斜角意味着对应于晶面132的凹槽131的一部分没有暴露因此不会淀积材料。此步骤是在被称为离子束溅射(IBS)的标准设备的协助下完成的，其中可以调整淀积角度。这种倾斜角淀积也可以通过被称为“电子束物理气相淀积”(EBPVD)的技术获得，法语意为电子束气相物理淀积，其中真空中的靶阳极被电子束轰击。
对于形成掩模147材料倾斜角淀积技术，还可以交替使用以下至少一种材料形成淀积掩模层：氧化硅(SiO2)、氮化硅(SiN)、氮化钛(TiN)，在淀积之后暴露出{111}晶向的晶面132并发现它们，允许外延氮化物和晶向{111晶面132之间的接触。
氮化物半极性层的扩展
如图4F中所示，从{111}晶向的晶面132扩展出的微晶161都具有基本相同的尺寸，除了结晶层130的厚度e130变化具有不确定性之外，有利于促进聚结并在衬底整个范围上形成半极性平整表面162，如图4G所示。
在图4F所示的非限制性示例中，氮化铝的146层通过外延生长并直接与结晶层130{111}晶向的晶面132接触。随后从146层及氮化物层162，如氮化镓开始扩展。
从结晶层130获得的{111}晶向的晶面132的尺寸包括在从20nm到2μm的范围内，对应于结晶层130的厚度e130的范围从10nm到1μm，取决于起始表面的晶体晶向。掩模层140上条带131的重复周期包括在从2到10μm的范围内。
根据未示出的实施案例，在得到多个平行凹槽步骤之后且在结晶层的外延生长步骤之前可执行附加步骤。该附加步骤包括制作在相对于平行凹槽360延伸主方向的旋转方向上的多个平行凹槽，因此凹槽131是不连续的。
根据操作方法，沟槽相对于凹槽131旋转，角度大于40°，一般在50°和90°之间的。该角度是在平行于主平面并延伸至衬底支撑110的平面中测量。
因此沟槽切断了连续的凹槽131，形成了各自具有{111}晶体晶向的单独晶面矩阵。在外延生长步骤中，材料仅从具有{111}晶体晶向并形成所述矩阵的单独晶面扩展。上述沟槽和凹槽131一般均具有底部，沟槽的底部与凹槽131的底部深度相同或低于凹槽131的底部。
形成相对于凹槽131倾斜的沟槽，会减少具有{111}晶体晶向的晶面的可用表面。因此，该可选实施方式有利于更大程度地减少对于外延生长的影响，从而减少在外延生长期间在氮化镓/氮化铝/硅交界处产生的缺陷，推动+c的正确方向。
完成的具体事例
现在将详述形成生长衬底101的方法和从该衬底101出发生长氮化镓半极性层162的特定示例。这个示例和其他细节可以在出版物Rami Mantach的《应用物理》杂志(125,035703(2019))中找到。
形成生长衬底101
掩模层140由二氧化硅组成，厚度为50纳米。它与结晶层130直接接触淀积，通过离子束溅射(IBS)形成。结晶层130由结晶硅组成，厚度为150纳米。阻挡层120是二氧化硅层，厚度为500纳米。支撑衬底110由硅制成。
条带141沿[110]长度方向定位，由周期为5μm的标准光刻法确定。如，条带141具有2.5微米的宽度并且条带141之间的开口也具有2.5微米的宽度。
由二氧化硅组成的掩模层140采用电感耦合等离子体(ICP)蚀刻。样品在缓冲蚀刻氧化物(BOE)溶液中清洗30秒以去除天然氧化物，这种氧化物通常可以防止氢氧化钾对硅的侵蚀。然后将衬底放到于使用氢氧化钾的蚀刻液中，露出相对的晶面132(111)和133(111)。在示例中，这些晶面132、133相对于硅体上表面(呈6°偏离(001)硅体顶部)分别有48°和60°的倾角。通过使用大块硅衬底而不是绝缘衬底硅(SOI)衬底，一旦V形凹槽完全形成，蚀刻就会自动停止。这将形成两个大的相对晶面{111}，2到3微米宽。由于上述原因，就缺陷密度以及所得氮化物层的均质性和平坦度而言，这不是最佳的。使用阻挡层120可以很好地控制和限制晶面132的表面，限制甚至消除这些缺陷。
通过MOVPE(金属有机物气相外延)在1210℃下外延淀积50nm厚的氮化铝缓冲层146。前面已经提到了这种氮化铝层用于限制回熔现象的优点。使用的金属前体是三甲基铝。
第二掩模147是二氧化硅掩模。它是使用IBS型设备并采用倾斜角淀积的，使得在氮化铝中以60°倾斜的晶面132暴露出来，也就是说氮化镓将开始生长。
氮化镓半极性层162的形成
有利的是，与先前用于淀积极性铝的缓冲层146的MOVPE反应器相同的MOVPE反应器可用于氮化镓半层162的选择性生长。前体是三甲基镓(TMGa)和氨(NH3)。
生长过程可以分为两个阶段。
第一步包括微晶161或氮化镓金字塔的生长。该步骤在1090℃的温度下进行，压力可以在300托的量级。注入反应器的气体流速V/III比可以为1500。
第二步的目的在于聚结微晶161。生长在相同温度下继续，但压力较低(100托)，V/III比率也较低(650)。
请注意，如果使用较大生长晶面的硅体131，并应用这些相同的生长参数(这通常是大型硅体衬底的情况)，这会导致生长过剩。为避免这种情况，应调整三甲基镓(TMGa)和氨气(NH3)的压力和流速。
下面段落将详述与通过实施上述工艺获得氮化物层相关的一些优点。
首先，这个过程会形成一个半极性层。这大大降低了偏振效应，特别是与半极性材料相关的LED异质结构量子阱中的受限量子斯塔克效应。
此外，如上所述，外延的量子阱异质结构在结构化硅体和结构化绝缘衬底硅(SOI)上允许氮化物层在聚结期间无应力地扩展或受到很小的应力。
这导致更多的铟元素被结合到多个量子阱中，可以获得在绿色波长范围内发射质量更好的LED，甚至可以获得在红色波长范围内发射的LED。半极性、变形的氮化铟镓(InGaN)缓冲层已被外延，并且是在应力非常小甚至为零的位置。
此外，这使得可以在不至断裂的情况下形成更宽大的外延。然而一般而言，在现有技术的解决方案中，获得宽大外延层会导致所获得的层面出现大量裂纹，甚至导致破裂。
此外，上文所述量子阱异质结构外延能够允许产生更少的位错，从而能够提高微型LED的辐射效率。实际上，获得的层的平均位错密度是从几个10E6(对于名为纵横比捕获(Aspect Ratio Trapping)的生长技术而言)到几个10E7(对于绝缘体上硅(SOI)标准而言)。图5A和图5B是氮化镓(GaN)层的阴极发光图，其中每个黑点对应着出现的每个位错。位错的边界线沿着以下区域分布，即：由一些条带聚结区对应的一些线形成的区域51。区域51与聚结接头对应。区域52位于位错线之间，并且具有非常小的位错密度。微型LED位于这些低缺陷区域甚至零缺陷区域之中是一个重要的优势，并且，可以利用这一优势提升微型LED的辐射效率，对于长波长的情况来说，更是如此。下文将参考图7A和图7B详细地描述位于具有非常低的缺陷密度的区域52之中的合理的实施例。
此外，上文所述量子阱异质结构外延能够允许外延半极性结构160和非常薄的生长衬底101之间存在一个接触面或者粘合面。在生长衬底101包含一个用于限制凹槽131的深度以及晶面132的生长面积的阻挡层120的情况下，所述接触面会更小。在这种情况下，可以调整相关条件，从而使得半极性结构160的粘合度足以允许很好地采用控制工艺，特别是，足以允许在外延生长过程中控制工艺的执行情况，同时，可以有助于所述半极性结构160和其生长衬底的分离。
例如，可以考虑只通过退火触发分离。或者，还可以考虑通过退火促进分离。还可以按照图2F描述的方法，采用超声波或者机械应力部分地以及最好完全地实现分离。
图5C和图5D是包含一个位于生长衬底101上的一个半极性结构160的组件的扫描电子显微镜图像。图5D是图5C的放大图，显示出了区域51和区域52。同时，显示出了区域53、区域54和区域55。区域53、区域54和区域55对位于生长衬底101上的一个半极性结构160产生作用。区域53对应着晶面132，并且，从该平面开始外延。区域54对应着一个“空的”空间，该空间不允许存在位于生长衬底101上的一个半极性结构160。区域55对应着半极性结构(160)和阻挡层120的上表面121之间的界面，特别是一层二氧化硅(SiO2)。所述界面极少会对甚至不会对半极性结构160粘合在其生长衬底101上起作用。和区域54的面积以及区域55的面积相比，区域53的面积非常小。
图6A和图6B示意性地显示出了半极性结构160和其绝缘体上硅(SOI)类型的生长衬底101之间的界面。所述图显示出了会对半极性结构160及其生长衬底101之间的粘合力造成影响的参数，进而显示出了为了分离160和101所需施加的力。
如果微晶161和阻挡层120的上表面121之间(图6A中所示的界面55)的内聚力被忽略不计的话，那么，可以认为造成半极性结构160脱离其生长衬底101所需的力取决于外延层的面积(特别是朝向组件100外侧的第二面164的面积)和真正促进外延的生长衬底101的晶面132的面积(更准确地说，晶面132的表面S132的面积之和)之比。可以把凹槽131的周期P1和周期P2时的面积和晶面132的表面S132的面积之比作为第一近似值。图6A和图6B分别显示了周期P1和周期P2的情况。还可以考虑凹槽131的周期P1和周期P2时的宽度和晶面132的宽度F132之比。图6A和图6B显示出了晶面132的宽度F132。宽度F132的测量方法如下所示。
a.在一个垂直于结晶层130(阻挡层120的上表面121，如果存在的话)所在的主平面的平面中测量所述宽度，例如，可以在图6A和图6B中所示的薄片平面中测量所述宽度。
b.从凹槽131的顶部134开始直到凹槽131的底部121，在晶面132的倾斜方向上测量所述宽度。
如果考虑符合图6A中所示的周期P1要求的、由101和160构成的第一个组件，那么，必须使用力F1才能够让半极性结构160脱离其生长衬底101。对于图6B中所示的第二个组件来说，因为所述组件的比率P/F132很小，所以，必须增加力才能够实现所述脱离。在图6B中，宽度F132等于图6A中所示的宽度相同，不过，周期P2小于周期P1。因此，为了实现所述脱离，所需施加的力F2必须大于力F1。比率P1/F132和比率P2/F132对于让半极性结构160粘合在其生长衬底上起到至关重要的作用。所述比率越大，所述粘合能力越小，也就是说，越容易脱离生长衬底101。所以，为了便于脱离，应该把晶面132的表面132的面积以及对应的宽度F32最小化。
根据一个实施例，比率为P/F132≥3。优选地P/F132≥5。优选地P/F132≥10。
其他参数也有助于半极性结构脱离其生长衬底。可以单独地或者联合地使用所述参数。所述参数，详见下文。所述参数可以在有机金属气相外延(通常使用英文metalorganic vapor phase epitaxy(中文：金属有机物气相外延)的首字母缩写词MOVPE表示这一术语)框架内实现。不过，在本发明范围内完全可以联想到其他外延技术。
在外延过程中，必须促进沿着“c”方向(即：图6A中所示的方向)的生长，并且，必须至少生长到微晶161聚结的位置。不过，必须避免在半极性平面中大量生长。这样可以允许各种微晶161迅速地聚集在一起，同时不会过度地覆盖阻挡层120的表面121。接下来，可以修改外延生长的参数，从而有利于增加正在形成的半极性层160的厚度。
为此，在微晶161生长过程中，可以在低压环境中操作。根据有利的实施例，在外延过程中，外延压力小于300托。优选地，外延压力≤200托。优选地，外延压力≤150托。优选地，外延压力等于100托。
在微晶161的生长过程中，为了替代低压工作环境或者对低压工作环境进行补充，最好使用较低的材料流比率V/III.。根据一个实施例，所述比率小于或等于2000。一般来说，所述比率应该小于1000，并且，所述比率的数量级最好为650。
根据一个实施例，外延温度大于1050摄氏度，并且，优选地，外延温度大于1100摄氏度。高温能够提高镓(Ga)原子在表面的流动性，特别是，能够避免所述原子在阻挡层120的上表面121上的堆积。一旦出现所述堆积，将会导致层160和阻挡层120粘合，从而导致后期很难实现脱离。
应该优先考虑阻挡层120粗糙度涉及到的参数。对于阻挡层120来说，最好使用光滑的、稍微粗糙的材料，以避免在该层表面出现堆积现行，并且，以限制外延层和所述阻挡层120粘合在一起。一般来说，使用具有选择性生长特征的材料，比如：氧化物，作为阻挡层的材料，并且，形成稍微粗糙的表面。最好选择二氧化硅(SiO2)作为所述氧化物。实际上，阻挡层包含绝缘体上硅(SOI)，经常是一层二氧化硅(SiO2)。因此，阻挡层的粗糙度是热处理硅(Si)/二氧化硅(SiO2)的粗糙度或者淀积硅(Si)/二氧化硅(SiO2)的粗糙度。
另一个参数涉及到含有晶面132的结晶层130形成的两个台地之间的蚀刻的宽度(所述宽度“l1”，详见：图6A)。所述宽度l1必须明显地的大于所述台地的宽度l2(所述宽度“l2”，详见：图6A)。所述两个宽度之比e＝l2/l1≤20％。一般来说，e≤10％。
此外，还可以使用阴影效果防止半极性晶面132在棱锥体下方生长。为此，在生长过程中，可以使用一些方法，比如：可以使用MBE(Molecular Beam Epitaxy-分子束外延)方法。例如，可以使用金属有机物气相外延(MOVPE)形成的最初的微晶实现分子束外延(MBE)。在这种情况下，在分子束外延(MBE)生长过程中，使用的条件最好能够实现选择性生长，即：最好能够避免在阻挡层上堆积材料。
现在，将参考图7A和图7B描述一个特别有利的实施例。
如上文参照图5A至图5D所述，在外延生长过程中出现的缺陷，特别是在微晶161聚结接头位置出现的位错，主要位于狭窄的区域51之中。宽广的区域52则没有缺陷或者只有极少的缺陷。图5A和图5B显示出了区域51和区域52，并且，图7A也示意性地显示出了所述区域。区域51属于缺陷集中区，周期性地分布在氮化物半极性层之中。周期51与硬罩面140的条带的宽度密切相关，并且，与生长衬底101的结晶层130中的蚀刻凹槽131的宽度密切相关。
以特别有利的方式设置了控制电路200，即：在所述设置中，电气连接焊盘220是按照周期P51布置的，从而主要地、优先地实现了以下目标：缺陷率极低的区域52只位于一个电气连接焊盘220的位置。因此，同一个缺陷率极低的区域52不会与两个电气连接焊盘220连接。
根据一个实施例，对微晶161的周期，即：缺陷聚集的区域51的周期，以及电气连接焊盘220的分布进行了调整，从而实现了目标。一般来说，至少一部分的电气连接焊盘220、最好全部的电气连接焊盘220，应该按照周期P220分布在控制电路200之中。
根据一个非限制性实施例，P51＝X*P220，其中：X在0.8和1.2之间，优选X在0.9和1.1之间，优选X在0.95和1.05之间。在这种情况下，可以把每个LED165精确地连接到电气连接焊盘220上，同时，可以减少在控制电路200上布置组件100的位置限制。
周期51最好对应着区域51的宽度，加上区域52的宽度。因此，P51不仅表示区域51的分布周期，而且表示区域52的分布周期。测量区域51和区域52的宽度的方向最好平行于外延层的第一面163和第二面164的方向，同时，垂直于凹槽131或者条带141的主要延伸方向。
根据一个可选的、特别有利的实施例，位错高度聚集的区域51位于材质为绝缘材料230的区域230，并且，把相邻的电气连接焊盘220彼此绝缘。总的来说，半极性结构160以及用于把每个LED165进行绝缘处理的沟槽170的开槽步骤应该实现以下目标：区域51垂直于沟槽170。因此，在沟槽170的开槽过程中，必须把缺陷率很高的区域51清理走。LED165应该位于没有缺陷或者只有极少缺陷的区域52之中。在这种情况下，光电子器件质量得到进一步提升。为了实施所述实施例，将调整区域51、区域52以及电气连接焊盘220的分布情况、位置和尺寸。
或者，如图7B所示，一些位错聚集的区域51可以位于一个电气连接焊盘220的位置。
根据一个实施例，区域51的平均位错密度D51至少大于区域52的平均位错密度的K1倍，其中K1>10，并且，优选K1>100。根据一个实施例，区域51基本上垂直于氮化物半极性层的主要面。一般来说，D51和在位于层162的区域51测得的最小密度相符；D52和在位于层162的区域52测得的最大密度相符。或者，D51和在位于层162的区域51测得的平均密度相符；D52和在位于层162的区域52测得的平均密度相符。
一般来说，为了按照周期P51和周期P220相应地布置组件100和控制电路200，应该参照控制电路200中的定位标识。
综上所述，所述方法提供了一种特别有效的解决方案。所述解决方案可以重复地、低成本地生产出性能得到提升的微型LED。
所述方法特别适用于微型显示屏领域。例如：所述方法可以被用于超高清(UHD)领域或者投影仪领域中的增强现实或混合现实应用之中。
本发明并不受到所述实施例的限制。本发明扩展到权利要求书所涵盖的所有实施例之中。

Claims (15)

1.一种包含基于氮化物的微型LED(165)的光电子器件的制造方法，该方法包括以下步骤：
a)提供组件(100)，其至少包括：
-包括至少一个结晶层(130)的生长衬底(101)，该结晶层(130)包括多个平行凹槽(131)，每个凹槽(131)包括至少两个相对的倾斜的晶面(132、133)形成连续条带，所述两个相对的晶面(132)中的至少一个呈现{111}的晶向；
-至少部分由从镓(Ga)、铟(In)和铝(Al)中获得的氮(N)化物形成的氮化物结构(160)，该氮化物结构(160)包括：
具有面向结晶层(130)第一面(163)的氮化物半极性层(162)，该氮化物半极性层(162)包括至少一个掺杂相反导电类型形成的第一半导体层(1622)和第二半导体层(1624)组成的叠层(1622-1624)，
微晶(161)，该微晶从呈现晶向{111}的所述晶面(132)延伸到所述氮化物半极性层(162)的第一面(163)；
b)提供具有正面(212)的控制电路(200)，该正面(212)上包含或者能够连接多个电气连接焊盘(220)；
c)连接控制电路(200)的正面(212)和组件(100)，使得所述叠层(1622-1624)的第二半导体层(1624)和所述控制电路(200)的连接焊盘(220)形成电气连接；
d)通过将所述微晶(161)与呈现{111}晶向的晶面(132)分离来去除生长衬底(101)；
e)去除微晶(161)；以及
f)在所述叠层(1622-1624)中形成沟槽(170)以确定多个隔离点，每个隔离点用于形成微型LED(165)并且连接到所述控制电路(200)中的至少一个连接焊盘(220)。
2.根据权利要求1所述的方法，其中，呈现{111}晶向的晶面(132)宽度为F132，所述凹槽(131)根据周期P周期性排列，比率P/F132为P/F132≥3，优选地，P/F132≥5，更优选地，P/F132≥10，所述宽度F132由从凹槽的顶部(134)到凹槽(131)的底部(121)沿垂直于凹槽(131)的主延伸方向测量。
3.根据权利要求1-2中任一项所述的方法，其中，去除所述生长衬底(101)的步骤d)包括向所述生长衬底(101)和所述氮化物半极性结构(160)施加机械作用，机械作用优选使用钝器，从所述生长衬底(101)和所述氮化物半极性结构(160)边缘形成断裂。
4.根据权利要求1-3中任一项所述的方法，其中，所述氮化物半极性层(162)包括形成平行于所述凹槽(131)的带或线的交替的第一区(51)和第二区(52)，所述第一区(51)呈现第一位错密度D51，所述第二区域(52)呈现第二位错密度D52，其中，D51>K1*D52，K1>10，优选K1>100。
5.根据权利要求4所述的方法，其中，按照周期P51，所述第二区(52)周期性地分布在所述氮化物半极性层(162)中，例如在与所述第一面(163)相对的第二面(164)上，并且电气连接焊盘的分布大致使得所有第二区(52)分别位于单个电气连接焊盘(220)的右侧。
6.根据权利要求4-5中任一项所述的方法，其中，所述第一区(51)的分布被配置为可以通过形成沟槽(170)的步骤f)去除。
7.根据权利要求4-6中任一项所述的方法，其中，所述电气连接焊盘(220)通过电绝缘区域(230)彼此隔开，所述第一区(51)与所述电绝缘区域(230)绝缘对齐。
8.根据权利要求中4-7任一项所述的方法，其中，按照周期P220周期性地分布所述电气连接焊盘(220)。
9.根据权利要求8所述的方法，其中，所述第二区(52)周期性地分布在氮化物半极性层(162)中，例如按照周期P51分布在与所述第一面(163)相对的第二面(164)上，其中P51＝X*P220，X在0.8和1.2之间，优选X在0.9和1.1之间，优选X在0.95和1.05之间。
10.根据权利要求1-9中任一项所述的方法，其中，所述去除微晶(161)的步骤e)包括化学机械抛光(CMP)步骤。
11.根据权利要求1-10中任一项所述的方法，还包括在形成所述沟槽(170)的步骤f)之后，在每个所述LED(165)上淀积电极(178)并使其与氮化物半极性层(162)的第一面(163)接触的步骤。
12.根据权利要求1-11中任一项所述的方法，其中，提供所述组件(100)包括提供所述生长衬底(101)和从氮化物向所述晶面(132)外延生长半极性结构(160)的步骤，所述晶面(132)呈现{111}晶向。
13.根据权利要求12所述的方法，其中，所述生长衬底(101)包括阻挡层(120)，所述结晶层(130)在直接接触时位于阻挡层(120)上，所述阻挡层(120)允许氮化物半极性结构(160)从所述结晶层(130)外延生长而没有从所述阻挡层(120)外延生长。
14.根据权利要求12-13中任一项所述的方法，所述结晶层(130)以硅为基础或由硅制成，所述晶面(132)由晶体缓冲层(146)形成或被晶体缓冲层(146)覆盖；所述结晶缓冲层(146)最好由AlN制成。
15.根据权利要求12-14中任一项的方法，其中外延生长步骤包括：
a)基于氮化铝(AlN)材料，从呈现晶向{111}的晶面(132)第一次外延生长；
b)基于氮化镓(GaN)的材料，从氮化铝(AlN)材料出发的第二次外延生长。
CN202111583739.6A 2020-12-22 2021-12-22 包含微型led的光电子器件的制造方法 Pending CN114664981A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2013978A FR3118306B1 (fr) 2020-12-22 2020-12-22 Procédé de réalisation d’un dispositif optoélectronique comportant des LED à base de nitrure
FR2013978 2020-12-22

Publications (1)

Publication Number Publication Date
CN114664981A true CN114664981A (zh) 2022-06-24

Family

ID=74592262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111583739.6A Pending CN114664981A (zh) 2020-12-22 2021-12-22 包含微型led的光电子器件的制造方法

Country Status (4)

Country Link
US (1) US20220199853A1 (zh)
EP (1) EP4020604B1 (zh)
CN (1) CN114664981A (zh)
FR (1) FR3118306B1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230145250A1 (en) * 2020-07-30 2023-05-11 Chongqing Konka Photoelectric Technology Research Institute Co., Ltd. Substrate structure, on-chip structure, and method for manufacturing on-chip structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI425666B (zh) * 2011-04-27 2014-02-01 Univ Nat Central Growth of semi - polarized nitrides
FR3044464B1 (fr) * 2015-11-30 2018-02-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede permettant d'obtenir sur un substrat cristallin une couche semi-polaire de nitrure
CN109564930B (zh) * 2016-05-13 2023-08-15 原子能与替代能源委员会 用于生产包括多个氮化镓二极管的光电设备的方法
FR3086100B1 (fr) * 2018-09-13 2022-08-12 Commissariat Energie Atomique Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes

Also Published As

Publication number Publication date
EP4020604B1 (fr) 2023-08-30
US20220199853A1 (en) 2022-06-23
FR3118306B1 (fr) 2023-05-05
EP4020604A1 (fr) 2022-06-29
FR3118306A1 (fr) 2022-06-24

Similar Documents

Publication Publication Date Title
CN102696120B (zh) 形成复合衬底以及在复合衬底上生长iii-v族发光器件的方法
TWI377697B (en) Method for growing a nitride-based iii-v group compound semiconductor
KR100867541B1 (ko) 수직형 발광 소자의 제조 방법
JP5074396B2 (ja) 半導体ウエハの横方向分断のための方法及びオプトエレクトロニクス構成素子
US8435820B2 (en) Patterned substrate for hetero-epitaxial growth of group-III nitride film
US9130115B2 (en) Light-emitting diode with textured substrate
WO2017112490A1 (en) Led sidewall processing to mitigate non-radiative recombination
JP4653804B2 (ja) 発光半導体チップの製造方法および半導体チップ
US8247251B2 (en) Method of fabricating light-emitting element
KR20110030542A (ko) 광전 소자 제조 방법 및 광전 소자
CN110168753B (zh) 具有发光二极管的光电器件
CN104011885A (zh) 具有凹凸图案的基底、包括该基底的发光二极管以及制造该二极管的方法
CN111989777B (zh) 用于制造具有二极管的矩阵的光电器件的方法
WO2011138693A1 (en) Light emitting device grown on wavelength converting substrate
US10199429B2 (en) LEDs with three color RGB pixels for displays
CN113396480B (zh) 多色电致发光显示装置及其制造方法
KR100752717B1 (ko) 수직구조 질화갈륨계 발광 다이오드 소자의 제조방법
CN114664981A (zh) 包含微型led的光电子器件的制造方法
TWI758996B (zh) 發光二極體及發光二極體陣列
KR100622818B1 (ko) 수직형 발광소자의 제조방법
KR20100061131A (ko) 수직구조 질화갈륨계 반도체 발광소자의 제조방법
US20220359479A1 (en) Method for producing nitride mesas each intended to form an electronic or optoelectronic device
TW202209626A (zh) 用於直視型顯示器之次像素發光二極體及其製造方法
WO2007046656A1 (en) Method of producing light emitting diode having vertical structure
US8253160B2 (en) Light-emitting diode chip structure and fabrication method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination