CN114649471A - 每一层具有非均匀厚度的三维漏斗状自旋转移矩mram基元 - Google Patents

Abstract

本公开涉及一种每一层具有非均匀厚度的三维漏斗状自旋转移矩MRAM基元。一种用于提供具有双磁隧道结的漏斗状自旋转移矩STT磁阻式随机存取存储器MRAM器件的方法。该方法包括在到半导体器件的连接上提供金属柱。该方法包括在金属柱上且在与金属柱邻近的第一层间电介质的部分上提供第一参考层。该方法包括在第一参考层上提供第一隧道势垒和在第一隧道势垒层上提供自由层。该方法包括提供具有漏斗状自旋转移矩MRAM器件的半导体结构中的在自由层上的第二隧道势垒和在第二隧道势垒上的第二参考层。

Description

每一层具有非均匀厚度的三维漏斗状自旋转移矩MRAM基元

技术领域

本发明一般地涉及半导体存储器器件技术的领域，更特别地，涉及磁阻式随机存取存储器器件。

背景技术

基于硅基互补氧化硅半导体(CMOS)与磁隧道结(MTJ)技术的集成的磁阻式随机存取存储器(MRAM)现在是有前景的非易失性存储器技术，其在写入/读取速度、功率消耗和寿命方面具有优于包括SRAM、DRAM、闪存等的其它商业化存储器类型的许多优点。常规MRAM器件包括磁隧道结(MTJ)结构，该结构具有由中间非磁性隧道势垒层隔开的磁性层。数字信息可以存储在存储器元件中，并且可以由磁化矢量的方向表示。响应于施加到MTJ的电流，磁性存储器元件展现不同电阻值且允许MRAM器件提供存储在磁性存储器元件中的信息。通常，MRAM器件可以用能够访问MRAM器件的场效应晶体管(FET)制造。

MRAM技术的最近的开发在MRAM器件的形成中利用自旋转移矩(STT)。STT MRAM器件形成有垂直MTJ，该垂直MTJ用极化电流操纵电子的自旋以改变MTJ的自由层的磁性状态，以便将位(bit)写入存储器阵列中。STT MRAM器件利用自旋转移切换，使得一个层中的自旋对准或极化的电子在流动到第二层上时产生力矩(torque)且切换第二层中的自旋。

发明内容

本发明的实施例提供了一种具有单或双磁隧道结的漏斗状(funnel-shaped)自旋转移矩(STT)磁阻式随机存取存储器(MRAM)器件的结构。所述半导体结构包括在到半导体器件的连接上的金属柱。所述半导体结构包括在所述金属柱壁上和在与所述金属柱邻近的第一层间电介质的部分上的第一参考层。所述半导体结构包括在第一参考层上的第一隧道势垒和在第一隧道势垒层上的自由层。另外，所述半导体结构包括在所述自由层上的第二隧道势垒和在所述第二隧道势垒上的第二参考层。

本发明的实施例提供了一种形成磁阻式随机存取存储器(MRAM)器件的方法。所述方法包括在层间电介质层上且在金属柱上沉积自由层。所述金属柱具有成角度的侧面并且位于到半导体器件的接触部之上。所述方法包括在所述自由层之上沉积隧道势垒层。所述方法包括在所述隧道势垒层之上沉积参考层。此外，所述方法包括去除与所述金属柱邻近的所述自由层、所述隧道势垒层、所述参考层的水平部分和所述层间电介质的顶部部分，并在所述参考层的剩余部分之上形成接触。

附图说明

通过结合附图的以下描述，本发明的各种实施例的上述和其它方面、特征和优点将变得更加显而易见。

图1是根据本发明的实施例的用于形成漏斗状自旋转移矩MRAM器件的柱的横截面图。

图2是根据本发明的实施例在柱上形成自由层之后的半导体结构的横截面图。

图3是根据本发明的实施例在自由层之上形成势垒层之后的半导体结构的横截面图。

图4是根据本发明的实施例的在势垒层之上沉积参考层并钝化参考层之后的半导体结构的横截面图。

图5是根据本发明的实施例的在沉积顶部接触层之后的半导体结构的横截面图。

图6是根据本发明的实施例的在蚀刻顶部接触层以形成位线之后的半导体结构的横截面图。

图7是根据本发明的实施例的在沉积ILD材料层之后并且在执行化学机械抛光(CMP)之后的半导体结构的横截面图。

图8是根据本发明的实施例的在沉积形成DMTJ所需的所有层之后的第二漏斗状STT MRAM器件的半导体结构的横截面图。

图9是根据本发明的实施例的在形成顶部接触之后的具有DMTJ的第二漏斗状STTMRAM器件的半导体结构的横截面图。

具体实施方式

本发明的实施例认识到，形成具有垂直磁各向异性(PMA)的自旋转移矩(SST)磁阻式随机存取存储器(MRAM)器件的常规结构和方法存在许多技术挑战。本发明的实施例认识到，具有PMA的常规STT MRAM由于难以同时实现高PMA和低阻尼(damping)两者而具有低切换效率。高PMA材料通常包含重金属氧化物，其中由于重金属氧化物强自旋轨道耦合，重金属氧化物具有高阻尼，而低阻尼材料不提供与诸如MgO层的势垒层一起工作的足够强的PMA。通过增加MgO/铁磁界面的数量来实现高PMA的第二种方法也不起作用，因为由参考层传递的自旋转移矩仅作用于第一铁磁层，并且不足以大到切换具有附加MgO/铁磁界面的整个复合自由层。

本发明的实施例认识到，具有PMA的常规STT MRAM在STT MRAM器件的尺寸减小时展现出MTJ的自由层和参考层两者中的减小的PMA。在非常小的STT MRAM器件尺寸下，自由层和参考层两者均不稳定。参考层的不稳定性会在较深的WER底层级(floor level)上导致写入错误。不稳定的自由层会导致保持(retention)错误。本发明的实施例认识到，在具有PMA的常规STT MRAM中，这些不稳定性在较小STT MRAM中较强，且因此，使具有基于非常小的互补金属氧化物半导体(CMOS)的器件或晶体管的STT MRAM缩放将具有挑战性和/或局限性。

本发明的实施例认识到，具有PMA的常规STT MRAM还可能要求参考层具有非常复杂的结构。本发明的实施例认识到，具有PMA的常规STT MRAM通常利用具有多个磁性材料层的合成反铁磁体(SAF)来使来自参考层且作用于自由层的局部磁场最小化。沉积多层材料以形成参考层和合成反铁磁层使制造工艺复杂化，从而增加了成本并降低了产量。另外，为了确保良好的PMA和稳定性，参考层变得非常厚。

本发明的实施例认识到，具有PMA的常规STT MRAM难以实现高磁阻比率(MR)和快速STT切换两者。提供良好的读取数据的能力的高MR材料通常具有限制STT切换速度的高磁矩。因此，本发明的实施例认识到，具有PMA的常规STT MRAM将难以提供快速切换器件，该快速切换器件也在使用低MR材料来增加切换速度时提供有效的读取能力。理想地，具有高磁饱和和低厚度(例如，在5至20埃的范围内)的材料可以提供具有良好读取能力的更快的切换速度。

本发明的实施例认识到，对于给定大小的CMOS晶体管电流，具有PMA的常规STTMRAM与MRAM器件的MTJ面积密切相关，或更具体地，与MTJ的每平方微米面积的以欧姆为单位的电阻密切相关。本发明的实施例认识到，具有PMA的常规STT MRAM受CMOS晶体管的尺寸和相关电流的限制，因为较小的MTJ需要具有较薄的隧道势垒层以匹配CMOS晶体管的较小电流。本发明的实施例认识到，隧道势垒优化和或厚度由于CMOS选择晶体管的尺寸而受到限制。

本发明的实施例认识到，具有PMA的常规STT MRAM通常限于形成具有在参考层上方的自由层的存储器基元(cell)。本发明的实施例认识到，在由MgO构成的隧道势垒层上方形成稳定的参考层是具有挑战性的，尤其是当参考层是具有多个磁性材料层的SAF时。为此，在大多数常规的具有PMA的STT MRAM中，自由层通常位于参考层上方。然而，本发明的实施例认识到，位于隧道势垒层上方的参考层提供了与n型CMOS晶体管的更好的电匹配，并且提供了具有更好的器件磁性和更好的切换效率的更平滑的隧道势垒层。

本发明的实施例认识到，具有PMA的常规STT MRAM最有效的MRAM设计可为双MTJ(DMTJ)设计，其包括具有两个隧道势垒层和两个参考层以及自由层，其中第一参考层和第一隧道势垒层具有在其上方且在第二参考层和隧道势垒下方的自由层。在具有PMA的常规STT MRAM中，在需要SAF的各种参考层中形成许多磁性层变得极难进行。

本发明的实施例提供一种用于STT MRAM器件的新的MRAM几何形状和一种使用漏斗状半导体结构来形成新的STT MRAM器件的方法。本发明的实施例使用高度均匀的沉积工艺。在物理气相沉积或离子束沉积中，高度平行的束跨越晶片表面上方的半导体衬底表面，其中半导体衬底表面是包括金属柱结构的三维表面，由于半导体衬底表面的三维性质，使用物理气相沉积或离子束沉积导致每一层内的厚度不均匀。形成漏斗状STT MRAM器件的方法在磁隧道结(MTJ)结构的每一层内产生可变厚度。具有MTJ的漏斗状STT MRAM具有由中间非磁性隧道势垒层隔开的铁磁层。漏斗状STT MRAM器件包括MTJ，其中在金属柱上方在漏斗的侧面上的MTJ层中的每一者中的材料厚度与在平行于半导体衬底或晶片表面的表面上的MTJ中的每一层的材料厚度是不同的。使用新的漏斗状STT MRAM器件的本发明的实施例可以是MTJ中的每一层的不同厚度，且另外在MTJ的每一层内提供不同厚度。

使用新的漏斗状SST MRAM结构的本发明的实施例和形成漏斗状MRAM结构的方法提供了漏斗状STT MRAM器件，其能够提供有效的、高的切换速度，同时克服或改善与上文所讨论的常规STT MRAM技术相关联的挑战中的每一者。MTJ层中的每一层内的不均匀厚度由使用针对MTJ中的层的沉积斜角引起。对于MTJ堆叠中的各种层，沉积斜角根据被沉积的MTJ堆叠中的层而变化。本发明的实施例提供一种漏斗状STT MRAM器件，其可直接形成于到CMOS器件或晶体管的连接或接触上。

使用新的漏斗状STT MRAM器件的本发明的实施例可在漏斗状STT MRAM器件结构中具有涡旋(vortex)状态，所述新的漏斗状STT MRAM器件使用漏斗管(tube)半径与漏斗管高度的特定比率和MTJ中的磁性层中的每一者的适当厚度。涡旋状态是一种闭合磁通路(closed magnetic flux)结构，其中局部磁化矢量在漏斗状管的平面中弯曲(curl)并且平行于漏斗状管的顶侧和底侧。漏斗状STT MRAM结构的涡旋状态在能量上(energetically)是稳定的，且此外在广泛温度范围内提供适当的保持。通过在漏斗状STT MRAM器件中使用闭合通路(closed flux)涡旋状态，在漏斗状STT MRAM器件中使用短纳米漏斗允许自旋转移矩仅克服交换力(exchange force)以形成可使位反转(reverse)的动态畴壁。在此情况下，将在仅受超顺磁性或自旋量子隧穿限制的在一到五纳米范围内的非常小或超小的漏斗状STT MRAM器件中维持良好的位保持。

由于漏斗状STT MRAM器件中存在涡旋状态，因此本发明的实施例不需要具有重金属或多极MgO/铁磁体界面的PMA材料。本发明的实施例使用例如Co₂₅Fe₇₅或Fe₅₀Ni₅₀等低阻尼磁性材料来形成新的漏斗状STT MRAM器件。在漏斗状STT MRAM器件中使用低阻尼磁性材料允许高切换效率及速度。此外，形成涡旋状态的闭合通路结构在小且极小存储器基元处在漏斗状STT MRAM器件结构中提供良好的磁性保持。以此方式，本发明的实施例提供一种漏斗状STT MRAM器件，其中低磁矩材料与具有作为自由层的各种组成的CoFeB(CBF)材料层叠，以在不需要PMA或PMA材料的情况下获得快速切换和良好的MR信号。本发明的实施例允许使用在漏斗状管的边缘处维持低局部磁场的同时具有良好交换或高磁化的漏斗状STTMRAM器件。

本发明的实施例提供了一种在自由层和参考层两者中具有涡旋状态的漏斗状STTMRAM器件。自由层管相对较短且拥有大于漏斗状STT MRAM器件尺寸的交换长度。具体地，根据建模，漏斗状STT MRAM器件的漏斗管高度与漏斗管半径的纵横比大约小于1.81，那么纳米漏斗局部磁化在漏斗中围绕漏斗弯曲。在此情况下，具有涡旋状态的漏斗状STT MRAM器件具有闭合磁通路。自由层和参考层的涡旋状态使自由层和参考层之间的静磁耦合最小化，从而简化自由层的STT动态反转。另外，具有薄自由层的短纳米漏斗在能量上有利于STT切换期间沿着漏斗管周边的奈耳(Neel)壁的生成和传播。当局部磁方向沿纳米管壁弯曲时，STT切换可以快速且高效，另外，位保持性将是良好的，因为由热波动引起的整个旋涡结构(vortex structure)的自发反转是极不可能或困难的。

本发明的实施例提供了一种漏斗状STT MRAM器件，该实施例提供了能够构建具有在参考层的顶部上的自由层的漏斗状STT MRAM器件的能力和构建具有在自由层的上方或顶部上的参考层的反转的STT MRAM器件的能力两者。本发明的实施例提供了一种具有双MTJ(DMTJ)器件结构的漏斗状STT MRAM器件，该双MTJ器件结构具有两个稳定的参考层，且自由层对于给定量的磁性体积拥有最高可能保持性。另外，本发明的实施例提供了一种形成具有非SAF参考层的STT MRAM器件的方法，其中该非SAF参考层可更薄且更易于制造，且因此优于各种常规STT MRAM设计。

本文公开了所要求保护的结构和方法的详细实施例。以下描述的方法步骤并不形成用于制造集成电路(例如，半导体器件)的完整工艺流程。本实施例可以结合目前在本领域中使用的用于MRAM器件的集成电路制造技术来实践，并且仅包括了对于理解所描述的实施例所必需的许多通常实践的工艺步骤。附图表示制造后的MRAM器件的横截面部分，并且未按比例绘制，而是绘制以示例出所描述的实施例的特征。本文公开的具体结构和功能细节不应被解释为限制性的，而仅作为用于教导本领域技术人员以各种方式采用本公开的方法和结构的代表性基础。在说明书中，可以省略公知的特征和技术的细节，以避免不必要地模糊所呈现的实施例。

说明书中对“一个实施例”、“其他实施例”、“另一实施例”、“一实施例”等的引用指示所描述的实施例可以包括特定特征、结构或特性，但是每个实施例可以不一定包括该特定特征、结构或特性。此外，这些短语不一定是指相同的实施例。此外，当结合实施例描述特定特征、结构或特性时，认为结合其它实施例来影响这种特征、结构或特性是在本领域技术人员的知识范围内的，而不管是否明确描述。

为了下文描述的目的，术语“上”、“下”、“右”、“左”、“竖直”、“水平”、“顶部”、“底部”及其派生词应涉及所公开的结构和方法，如附图中所定向的。术语“覆盖”、“在顶部”、“之上”、“上”、“位于…上”或“位于…顶部”是指第一元件存在于第二元件上，其中例如界面结构的中间元件可存在于第一元件和第二元件之间。术语“直接接触”是指第一元件与第二元件连接，而在两个元件的界面处没有任何中间导电、绝缘或半导体层。

为了不模糊本发明的实施例的呈现，在以下详细描述中，本领域已知的一些处理步骤、材料或操作可以被组合在一起以用于呈现和用于说明目的，并且在一些示例中可能没有被详细描述。另外，为了简洁和保持对本发明的元件的区别特征的关注，先前讨论的材料、工艺和结构的描述可以不相对于随后的附图来重复。在其它情况下，可能根本不描述已知的一些处理步骤或操作。应当理解，下面的描述更集中于本发明的各种实施例的区别特征或元件。出于本发明的目的，术语漏斗状STT MRAM器件和漏斗状STT MRAM器件被视为相同的或可互换的。

图1是根据本发明的实施例的用于形成漏斗形或漏斗状STT MRAM器件的金属柱的横截面图。如图1所示，其包括位于表面上的金属柱，该表面例如为在半导体晶片(图1中未示出)或在半导体晶片的一部分上方的半导体结构的一部分的表面，其中金属柱的外壁相对于水平表面的角度是角度α，沉积角度θ₁和θ₂示出了相对于与水平表面垂直或正交的参考方向的倾斜沉积角度，如图1所示。在各种实施例中，角度α与用于形成金属柱的半导体衬底或晶片(未示出)的水平表面成90度至45度的范围。金属柱具有平坦顶部漏斗状形状或被平坦的(flattend)锥形形状。沉积角度θ₁和θ₂是倾斜沉积角度。沉积角度θ₁、θ₂是相对于与半导体衬底或晶片表面垂直(或法向于晶片表面)的方向测量的。在各种实施例中，沉积角度θ₁用于在金属柱上沉积自由层和一个或多个参考层，而沉积角度θ₂用于沉积隧道势垒材料。半导体晶片(未示出)在参考图1-9讨论的漏斗状STT MRAM器件中的各种层的沉积期间被旋转。

图2是根据本发明的实施例的在金属柱10之上形成自由层2之后的半导体结构200的横截面图。如图所示，图2包括层间电介质(ILD 8)、接触9、金属柱10和沉积在金属柱10上的自由层2。在各种实施例中，ILD8在半导体衬底或半导体晶片(未示出)中的半导体器件(未示出)上方。ILD8可以是沉积在半导体器件之上的用于电隔离的任何电介质材料，例如SiO₂。ILD 8具有在半导体晶片(未示出)上方的水平顶表面。在各种实施例中，接触9是到诸如CMOS晶体管的下伏半导体器件的过孔或金属连接。在一些实施例中，接触9与半导体器件的源极/漏极或源极/漏极接触直接接触。

在各种实施例中，金属柱10形成为直接位于接触9之上与ILD 8的顶表面成角度α。如前所述，角度α的范围为从90度至45度。例如，除非另外指定，否则图2-9中所描绘的漏斗状STT MRAM结构的典型角度α可针对每一层所讨论的典型厚度在80度的范围内。如图2所示，金属柱10具有形成金属柱10的漏斗状形状的平坦顶部，但是金属柱的顶部也可以是弧形的(round)。在各种实施例中，金属柱10的典型高度范围为从4nm到40nm，但是不限于这些高度。

在各种实施例中，自由层2是以沉积角度θ₁沉积的磁性材料层，而包含半导体结构200的半导体衬底或晶片(未示出)围绕与半导体晶片表面垂直的轴旋转或自旋。如前面参照图1所讨论的，倾斜沉积角度(即，沉积角度θ₁)通常可以相对于垂直于半导体晶片表面的方向或相对于垂直于半导体晶片表面的方向测量的为70至80度，然而，沉积角度θ₁不限于这些角度。在各种实施例中，半导体衬底或晶片的旋转确保材料沿着金属柱10的侧面均匀沉积。在各种实施例中，例如使用物理气相沉积(PVD)或离子束沉积(IBD)在金属柱10和ILD8的顶表面上沉积原子流。

当与在半导体结构200的水平表面上的自由层2的沉积层的厚度相比时，使用沉积角度θ₁的自由层2的倾斜沉积导致金属柱10的侧面上的自由层2的沉积层的两种不同厚度。在各种实施例中，自由层2在金属柱10的侧面较厚，在金属柱10的顶部和ILD 8的顶部薄得多。例如，在沉积角度θ₁在70到80度的范围内的情况下，自由层2在金属柱10的侧面的厚度大约为15到25埃，而自由层2在ILD 8的顶表面和金属柱10的顶部的厚度在3到5埃的范围内。在80度的沉积角度θ₁的情况下，金属柱10的侧面上的自由层2的厚度大约是半导体晶片表面(未示出)上方的水平表面上(例如，在金属柱10的顶部上和在ILD 8的暴露水平表面上)的自由层2的厚度的五倍。在使用金属柱10的不同角度α或不同沉积参数的其它示例中，自由层2的厚度在金属柱10的侧面上可在10到50埃的范围内。由于自由层2的成角度沉积，位于ILD 8表面上和柱10的顶部上的自由层2部分由于沉积在水平表面上的极薄材料层而基本上不导电。因此，在自由层2的水平部分中有少量或可忽略的电流流动。另外，自由层2的非常薄的水平部分具有基本上很少的磁化到没有磁化，且因此，类似于非铁磁性层。因此，自由层2的薄的水平部分不会干扰位于柱10的成角度的侧壁上的自由层2的较厚部分的磁性性质。

自由层2可以由具有不同组成和厚度的各种磁性材料构成。例如，自由层2可以具有钴、铁和硼(CFB)中的一种或多种组成，厚度范围为10至50埃。在另一示例中，自由层2可以是用于低阻尼的Co₂₅Fe₇₅和用于高MR的CFB的双层，以提供漏斗状STT MRAM器件的快速切换。在其它示例中，自由层2可以是CoX或FeX，其中X是轻金属，例如Li、Be、Mg、Al或任何过渡金属。在另一示例中，例如CoFeAl或NiMnSb的赫斯勒(Heusler)合金和用于高MR的超薄CFB的双层可以用作低阻尼材料。在又一示例中，自由层2可以是例如坡莫合金(permalloy)(即，镍-铁磁合金)的软磁材料和CFB的双层，以避免畴壁形成。自由层2不限于这些材料。

图3是根据本发明的实施例的在自由层2之上形成隧道势垒3之后的半导体结构300的横截面图。如图所示，图3包括ILD 8、接触9、金属柱10、自由层2和隧道势垒3。随着自由层2沉积和所有随后的MTJ材料层沉积，半导体衬底或晶片在沉积期间旋转。在各种实施例中，沉积角度θ₂用于沉积隧道势垒3。例如，倾斜沉积角度θ₂可在10至15度的范围内，导致隧道势垒3在金属柱10侧面的低厚度(约10埃)，而在金属柱10的顶部和在ILD 8的顶部的厚度约为16至40埃(假设角度α为80度)。在使用不同沉积参数的其它示例中，在金属柱10的侧面上方的自由层2的成角度的侧面上的隧道势垒3的厚度可在8埃到20埃的范围内(取决于用作隧道势垒的各种材料)。隧道势垒3的不均匀材料厚度沉积导致在ILD 8上方的自由层2的水平表面上的隧道势垒3的极厚层和在金属柱10的顶部或水平部分上方的自由层2上的隧道势垒3的厚沉积。隧道势垒3的这些厚部分可被视为基本上不导电。电流不能流过隧道势垒3的这些厚的水平部分，或者将可忽略或接近零。在金属柱10的侧面之上的自由层2上可以存在厚度约为8-20埃的隧道势垒3的较薄层，这允许电子隧穿这些区域。隧道势垒3在金属柱10的侧壁上的部分足够薄以允许电子隧穿，且隧道势垒3的水平部分足够厚以防止电子隧穿。

在各种实施例中，隧道势垒3由MgO构成。在一些实施例中，隧道势垒3由TiO₂、CsO_x、BaO_x、SrO_x、ZrO₂、HfO₂、Al₂O₃、MgAlO、或这些能够提供良好隧道势垒的材料的任意组合或化合物，但是隧道势垒3不限于这些材料，其中x可以是形成用于良好的隧道势垒的化合物材料的氧原子的任意数量。

图4是根据本发明的实施例的在隧道势垒3之上沉积参考层4并钝化参考层4之后的半导体结构400的横截面图。使用沉积角度θ₁，在隧道势垒3上沉积参考层4。例如当使用80度的沉积角度θ₁时，在金属柱10的侧面上方的隧道势垒3上的沉积层的厚度在25至35埃的范围内，而在隧道势垒3的水平表面上(例如，在ILD 8上方和在金属柱10的顶部上方)的沉积的参考层4的厚度在3至6埃的范围内。在其它示例中，当使用不同的沉积角度时，在金属柱10的成角度的侧面上方的隧道势垒3之上的参考层4的厚度范围可以是20至100埃厚。由于金属柱的成角度的侧面上的参考层4和半导体结构400的水平表面上的参考层4的不同厚度，ILD8上方的隧道势垒3上的参考层4由于水平表面上的参考层4的极薄层(例如，很少到几乎没有电流通过)而基本上不导电。

在各种实施例中，参考层4由CFB构成。在一些实施例中，参考层4由高阻尼材料(例如，重金属)和CFB的一个或多个双层构成以改善在STT切换的情况下的参考层4的稳定性。在其它实施例中，参考层4由一个或多个反铁磁层和CFB的双层构成以钉扎CFB。在一个实施例中，参考层4由SAF层和CFB层的双层构成以最小化来自参考层4的杂散动态场，其在STT切换期间可作用于自由层2。

在漏斗状STT MRAM器件的MTJ堆叠中，参考层4可以是自由层2的两倍厚或更厚以确保STT切换期间的稳定性。在MTJ堆叠的另一实施例中，参考层4与反铁磁(AFM)层层叠在一起以实现良好的STT切换。在MTJ堆叠的又一实施例中，参考层4与例如Ta、W、Ir和Pt的高阻尼层层叠。

在替代实施例中，参考层4直接沉积在金属柱10上。在此实施例中，可以使用先前讨论的沉积角度在参考层4上直接沉积隧道势垒3，并在隧道势垒3上沉积自由层2(例如，沉积角度θ₁用于参考层4和自由层2，沉积角度θ₂用于隧道势垒3)。当完成MTJ堆叠的层(例如，参考层4、隧道势垒3和自由层2)中的每一者的沉积时，MTJ堆叠形成倒置的(inverted)漏斗状STT MRAM器件。用于形成反向(inverse)STT MRAM器件的MTJ堆叠可具有在隧道势垒3上方的自由层2和在参考层4上方的隧道势垒3，且参考层4直接沉积在金属柱10上。

在各种实施例中，当在ILD 8上方的水平平面中的参考层4比5埃厚时且当形成稍后关于图8-9所讨论的漏斗状STT MRAM器件的DMTJ时，使用高度平行的氧离子束引起参考层4的钝化。当参考层4的在ILD 8上方的水平部分中的厚度大于5埃时，高度平行的氧离子束可以被引导到半导体结构400的顶表面。如图4所示，氧离子束垂直于水平晶片表面。参考层4中的钝化层的厚度根据参考层4的位置而变化。参考层的钝化或氧化降低了参考层4的电导。参考层4中的钝化部分变成电阻性。

在参考层4的水平部分中，钝化可以完全穿过参考层4的厚度。例如，如ILD 8上方的参考层4的水平部分的左侧打开(breakout)部分中所描绘的，ILD 8上方的参考层4的水平部分完全钝化并且将具有非常高的电阻。参考层4的水平部分的完全钝化限制了参考层4的水平部分的电导，并使水平部分的行为类似于非铁磁材料。氧离子束的能量可以例如在50eV到800eV之间调整，以实现期望的钝化穿透深度。例如，当参考层4的水平部分约为5埃时，可以调整氧离子束的能量以在参考层4的水平部分中获得5埃的钝化厚度。

在半导体结构400中，当在金属柱10的成角度的侧面上方参考层4的厚度为约25至35埃时，在金属柱10的侧面上方的参考层4的钝化的厚度非常薄，例如在埃的范围内。在金属柱10的成角度的或倾斜的侧面上的钝化的穿透深度受到角度α(即，金属柱10的侧面的角度)和氧离子束的能量的影响。在金属柱10的侧面上方的参考层4的钝化的厚度的示例被示出在金属柱10的侧面上方的参考层4的右边打开图中。

图5是根据本发明的实施例的在顶部接触66沉积之后的半导体结构500的横截面图。例如，可以在半导体结构500之上沉积用于顶部接触66的金属层。在一些实施例中，选择性地沉积顶部接触66材料层。例如，使用已知的半导体工艺选择性地沉积顶部接触66的层以形成顶部接触66(例如，形成一条或多条位线)。顶部接触66可以由在MRAM或CMOS器件中使用的任何接触金属构成。

图6是根据本发明的实施例的在形成顶部接触66之后的半导体结构600的横截面图。可以使用常规的光刻和蚀刻工艺来选择性地图案化和蚀刻顶部接触66以形成顶部接触66。在各种实施例中，顶部接触66可以形成在参考层4之上。顶部接触66在漏斗状STT MRAM器件中的MTJ中的磁性层上方。顶部接触66蚀刻可以在金属柱10的底表面终止或延伸到金属柱10的底表面之下。在各种实施例中，顶部接触66的蚀刻继续到ILD8的与金属柱10邻近的顶部部分中。如果MTJ(例如，参考层4、隧道势垒3和自由层2)的水平部分被暴露，则MTJ的水平部分可以通过暴露于氧等离子体而被钝化。在各种实施例中，顶部接触66充当位线。

图7是根据本发明的实施例的在沉积ILD 70的层之后并且在执行化学机械抛光(CMP)之后的半导体结构700的横截面图。在各种实施例中，ILD 70沉积在半导体结构700之上，且执行CMP直到接触顶部接触66以去除ILD 70的顶部部分。在一些情况下，CMP可去除顶部接触66的顶部部分。半导体结构700描绘了漏斗状STT MRAM的一个实施例。在各种实施例中，半导体结构700描绘了具有由自由层2、隧道势垒3和参考层4构成的单个MTJ堆叠的漏斗状STT MRAM，其中自由层2在金属柱10上。在各种实施例中，MTJ堆叠被顶部接触66覆盖。在各种实施例中，暴露半导体结构700的顶部表面以用于例如蚀刻工艺或沉积工艺等的其它半导体工艺，以在半导体结构700上形成附加连接、半导体器件或互连层。可以在半导体结构700上沉积附加金属、电介质或其它材料层，以完成一个或多个半导体芯片的形成。

如先前所讨论的，半导体结构700形成漏斗状STT MRAM器件，其在漏斗状STT MRAM器件中提供稳定或闭合的涡旋状态。针对先前讨论的原因，在漏斗状STT MRAM中的稳定或闭合的涡旋状态是期望的。使用图1-7中的如上所述的方法和结构，漏斗状STT MRAM器件可被形成为具有多种结构以匹配特定晶体管电阻。例如，针对各种器件几何形状可实现用于与特定CMOS晶体管的电阻相匹配的漏斗状STT MRAM器件的10kohm的目标电阻。通过由于不同隧道势垒几何形状和/或材料来改变例如每面积电阻的隧道势垒属性，可借助于改变漏斗状STT MRAM器件的高度与直径比率来获得目标电阻。例如，具有每平方微米20欧姆、20nm的漏斗平均半径、16nm的漏斗高度的隧道势垒提供了非常稳定的涡旋状态，就如同具有每平方微米5欧姆、4nm漏斗高度的隧道势垒一样。此示例说明了，对于隧道势垒3的宽范围的每面积电阻(例如，每平方微米5-20欧姆)，可通过改变漏斗状STT MRAM器件的高度(即，调整纳米漏斗高度)来实现漏斗状STT MRAM器件的目标电阻。

图8是根据本发明的实施例的具有DMTJ的第二漏斗状或漏斗形STT MRAM器件的半导体结构800的横截面图。在各种实施例中，半导体结构800使用先前在图1-7中讨论的方法在金属柱10上沉积DMTJ中的层。

在各种实施例中，参考层81沉积在金属柱10上。参考层81的沉积可以使用沉积角度θ₁来进行。例如，如前所述，80度范围内的沉积角度可以在金属柱10的成角度的侧面上提供参考层81(即，DMTJ中的第一参考层)的较厚沉积。在一些实施例中，沉积在金属柱10的侧壁上的参考层81的厚度是沉积在半导体晶片表面上方的水平表面上(例如，在金属柱10的平坦顶部上和在ILD 8的暴露水平表面或水平部分上)的参考层81的部分的两倍厚或更厚。用于参考层81的材料和材料厚度可以与关于图4针对参考层4讨论的材料相同或相似，但是不限于这些材料或材料厚度。

隧道势垒83可沉积在参考层81之上。隧道势垒83是可以由MgO构成的第一隧道势垒层，尽管不限于这种材料。隧道势垒83可以以沉积角度θ₂沉积，以在半导体结构800的水平表面上提供比在金属柱10上方的成角度的表面上更厚的层。

使用沉积角度θ₁在隧道势垒83上沉积自由层85，该沉积角度θ₁在金属柱10的成角度的侧面上方提供自由层85的较厚层且在隧道势垒83的水平表面上提供自由层85的薄得多的层。在各种实施例中，自由层85是由三个层构成的合成反铁磁体(SAF)。自由层85中的三个层中的每一层以沉积角度θ₁沉积。自由层85可由第一自由层材料(例如，关于图2中的自由层2所讨论的材料)的层、非磁性间隔物材料的中间层构成，以在自由层的第一与第二部分之间的提供反铁磁性耦合。SAF自由层的两个部分可以由如Co_xFe_yB_z/Co和Co/Co_xFe_yB_z的磁性双层制成，以制成具有强反铁磁耦合的SAF。非磁性间隔物需要在自由层2的第一与第二部分之间提供反铁磁Ruderman-Kittel-Kasuya-Yosida(RKKY)耦合。自由层85的中间层的常用非磁性间隔物材料可以是Ru和Ir。在一个实施例中，自由层85的结构(例如，用于自由层85的SAF的结构)可以是Co_xFe_yB_z/Co/Ir/Co/Co_x1Fe_y1B_z1或Co_xFe_yB_z/Co/Ru/Co/Co_x1Fe_y1B_z1，其中x、y和z表示原子的数量，且其中x₁、y₁和z₁表示原子的不同数量，然而，自由层85不限于这些材料。

在一些实施例中，当自由层85的水平部分的厚度大于5埃时，可以使用氧离子束工艺钝化自由层85。可以进行钝化以最小化自由层85的水平部分的电导。可以使用先前关于图4详细描述的钝化工艺。例如，自由层85的钝化可以使用高度平行的氧离子束来进行。钝化可以在沉积自由层85的第一层(例如SAF的第一自由层)之后或在沉积自由层85的第二部分或非磁性层之后进行。

隧道势垒87可以是第二隧穿势垒层。在各种实施例中，隧道势垒87由不同于隧道势垒83的材料构成，并具有不同于隧道势垒83的厚度。例如，隧道势垒83可以由MgO构成，而隧道势垒87可以由Mg₂AlO₄或不同于MgO的其他氧化物构成。在参考层85的水平部分中，隧道势垒87的典型厚度(例如，其中沉积角度θ₂为15度沉积角度)可为16到40埃。

金属柱10的成角度的侧面上方的参考层85上的隧道势垒87的典型厚度(例如，角度θ₂＝15度)可以是8到20埃。通过针对隧道势垒87沉积具有与隧道势垒83不同的厚度的与隧道势垒83不同的材料，由DMTJ生成的自旋力矩和来自DMTJ的MR信号的优化可以同时发生(例如，MR信号和自旋力矩两者可以同时最大化)。

在各种实施例中，使用沉积角度θ₂在隧道势垒87上方沉积参考层89。使用沉积角度θ₂沉积参考层89提供了在金属柱10的成角度的侧面上方的隧道势垒87上的参考层89的较厚层、以及在隧道势垒87的水平表面上的参考层89的较薄沉积。在一些实施例中，在金属柱10的侧壁上方的隧道势垒87上沉积的参考层89的层是在隧道势垒87的水平表面上(例如，在金属柱10的平坦顶部上方和在半导体晶片表面上方的隧道势垒87上)沉积的参考层89的部分的二到六倍厚。如前所述，以这种方式，参考层89的薄水平部分基本上是不导电的或者是磁性不活跃的。在第二参考层89的水平部分的厚度大于5埃(例如，是导电的)的情况下，图4中描述的钝化步骤可以用于使参考层89的水平部分中的电导最小化。

在各种实施例中，参考层89由与参考层81不同的材料构成且具有与参考层81不同的厚度。根据参考层81的材料和厚度来更改金属柱10的侧面上方(即，在隧道势垒87的成角度的侧面上)的参考层89的材料和厚度允许参考层89的磁稳定性的优化能够发生。此外，相对于参考层81改变参考层89的材料和厚度提供了用于设置参考层89和参考层81的磁化方向的最佳条件。例如，当参考层81是在隧道势垒83的成角度的表面上(即，在金属柱10的成角度的侧面上方)的30埃厚的CFB层时，参考层89在隧道势垒87的成角度的侧面上可以是50埃厚。在这种情况下，通过在垂直于晶片表面的弱外部磁场中冷却该结构，可以在两个参考层中实现涡旋的反平行配置。隧道势垒87的成角度的表面上的参考层89厚度可以在10到50埃的范围内，但不限于这些厚度。用于参考层89的材料的一些示例包括CFB、坡莫合金、CoFe和这些材料与重金属层叠以增加倾倒(dumping)的组合。参考层89的具体材料和材料厚度的选择可以以各种方式优化。例如，参考层89的具体材料和材料厚度可以被选择以实现最大MR信号、最大器件切换效率中的一个或多个，以提供在升高的温度下(例如，在汽车应用中)的良好的位稳定性或确保参考层的良好稳定性。

图9是根据本发明的实施例的在完成顶部接触66之后的半导体结构900的横截面图。沉积顶部接触、蚀刻顶部接触66、沉积ILD 70和用CMP平面化半导体结构900的顶表面的工艺已在先前参考图5-7被描述。在图9中，可以使用已知的用于金属接触形成的半导体工艺围绕参考层89形成顶部接触66。例如，可以沉积金属层，图案化并蚀刻金属层以形成顶部接触66。在各种实施例中，顶部接触66是从图9的平面垂直延伸出的位线。顶部接触66的蚀刻工艺可以在金属柱10的底表面下方的层级处结束。在这种情况下，可以去除不与金属柱10邻近的DMTJ(例如，参考层81、隧道势垒83、自由层85、隧道势垒87和参考层89)的水平部分。使用已知的半导体工艺，可以在半导体结构900的顶表面之上沉积第二层层间电介质材料(即，ILD 70)。ILD 70可以围绕顶部接触66、位于DMTJ的参考层89的暴露侧面上并且位于ILD 9的暴露部分上。通过CMP对ILD 70平面化，直到到达顶部接触66的顶表面，如先前关于图7所述。顶部接触66可用作具有DMTJ的漏斗状STT MRAM器件中的位线。

对本发明的各种实施例的描述已经出于说明的目的呈现，但是不旨在是穷举的或限于所公开的实施例。在不背离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域普通技术人员将是显而易见的。选择本文所使用的术语以最好地解释实施例的原理、实际应用或对市场上发现的技术的技术改善，或使本领域的其他普通技术人员能够理解本文所公开的实施例。

Claims (21)

1.一种具有双磁隧道结的漏斗状自旋转移矩STT磁阻式随机存取存储器MRAM器件的半导体结构，所述半导体结构包括：

在到半导体器件的连接上的金属柱；

第一参考层，其在所述金属柱上且在邻近所述金属柱的第一层间电介质的部分上；

在所述第一参考层上的第一隧道势垒；

在所述第一隧道势垒层上的自由层；

在所述自由层上的第二隧道势垒；以及

在所述第二隧道势垒上的第二参考层。

2.根据权利要求1所述的半导体结构，其中所述自由层是合成反铁磁体。

3.根据权利要求2所述的半导体结构，其中所述自由层由第一自由层、非磁性间隔物和第二自由层构成。

4.根据权利要求1所述的半导体结构，其中在所述金属柱的侧壁上的所述第二参考层、所述自由层和所述第一参考层的第一部分厚于在半导体晶片表面上方的水平表面上且在所述金属柱的平坦顶部上方的水平表面上的所述第二参考层、所述自由层和所述第一参考层的第二部分。

5.根据权利要求4所述的半导体结构，其中在所述金属柱的所述侧壁上的所述第二参考层、所述自由层和所述第一参考层的所述第一部分是在所述半导体晶片表面上方的所述水平表面上且在所述金属柱的所述平坦顶部上方的所述水平表面上的所述第二参考层、所述自由层和所述第一参考层的第二部分的两倍厚或更厚。

6.根据权利要求4所述的半导体结构，沉积在所述半导体晶片表面上方的所述水平表面上且在所述金属柱的所述平坦顶部上方的所述水平表面上的所述第二参考层、所述自由层和所述第一参考层的所述第二部分是非导电且非铁磁性的。

7.根据权利要求1所述的半导体结构，其中所述第一隧道势垒中的一个或多个水平部分的厚度和所述第二隧道势垒中的一个或多个水平部分的厚度厚于沉积在所述金属柱的侧壁上的所述第一隧道势垒的部分和所述第二隧道势垒的部分。

8.根据权利要求1所述的半导体结构，其中所述第一参考层、所述第一隧道势垒、所述自由层、所述第二隧道势垒和所述第二参考层形成所述漏斗状自旋转移矩MRAM器件中的双磁隧道结。

9.根据权利要求1所述的半导体结构，还包括：

在所述第二参考层上方的接触金属，其中第二层间电介质在所述第二参考层、所述第二隧道势垒、所述自由层、所述第一隧道势垒、所述第一参考层的暴露侧上且在所述第一层间电介质的暴露部分上围绕所述接触金属。

10.根据权利要求9所述的半导体结构，其中所述第二参考层上方的所述接触金属充当位线。

11.一种具有漏斗状自旋转移矩STT磁阻式随机存取存储器MRAM器件的半导体结构，所述结构包括：

在到半导体器件的连接上的金属柱；

自由层，其在所述金属柱上且在与所述金属柱邻近的第一层间电介质的部分上；

在所述自由层上的隧道势垒；以及

在所述隧道势垒层上的参考层。

12.根据权利要求11所述的半导体结构，其中所述自由层由以下构成的组中的材料中的一者构成：钴铁硼、钴铁硼和钴铁的双层、轻金属、钴铁硼和赫斯勒合金的双层、或钴铁硼和软磁材料的双层。

13.根据权利要求12所述的半导体结构，其中所述自由层由钴铁硼与钴铁铝的双层、钴铁硼与镍锰锑的双层或钴铁硼与坡莫合金的双层中的一者构成。

14.根据权利要求11所述的半导体结构，其中在所述金属柱的侧壁上的所述参考层的第一部分和在所述金属柱的所述侧壁上方的所述自由层的第一部分厚于在半导体晶片表面上方的水平表面上方且在所述金属柱的平坦顶部上方的水平表面上的所述自由层的一个或多个部分和所述参考层的第二部分。

15.根据权利要求14所述的半导体结构，其中在所述金属柱的所述侧上的所述自由层的厚度是在所述半导体晶片表面上方的所述水平表面上且在所述金属柱的所述平坦顶部上方的所述水平表面上的所述自由层2的厚度的五倍。

16.一种形成漏斗状自旋转移矩SST磁阻式随机存取存储器MRAM器件的方法，所述方法包括：

在金属柱上且在层间电介质层上沉积自由层，其中在到半导体器件的接触之上的所述金属柱具有成角度的侧面；

在所述自由层之上沉积隧道势垒层；

在所述隧道势垒层之上沉积参考层；

去除与所述金属柱邻近的所述参考层、所述隧道势垒层、所述自由层的水平部分和所述层间电介质的顶部部分；以及

在所述参考层的剩余部分之上形成接触。

17.根据权利要求16所述的方法，其中所述自由层和所述参考层以第一倾斜沉积角度沉积，其中当所述半导体晶片旋转时，所述第一倾斜沉积角度在相对于与半导体晶片表面垂直的参考方向成70至80度的范围内。

18.根据权利要求17所述的方法，其中沉积所述自由层和所述参考层使用相同沉积角度进行，其提供在与所述金属柱邻近的所述层间电介质的水平表面上方且在所述半导体晶片的顶表面上方的所述自由层的薄部分和所述参考层的薄部分，并且其中所述自由层的所述薄部分和所述参考层的所述薄部分为非导电的。

19.根据权利要求16所述的方法，其中所述隧道势垒层以第二倾斜沉积角度沉积，其中用于所述隧道势垒层的所述第二倾斜沉积角度在相对于与所述半导体晶片表面垂直的所述参考方向测量的10至15度的范围内，并且其中所述半导体晶片在隧道势垒层沉积期间旋转。

20.根据权利要求19所述的方法，其中所述隧道势垒层以所述第一倾斜沉积角度沉积，其中在所述金属柱的侧壁上的所述隧道势垒的第一部分足够薄以允许电子隧穿，并且所述隧道势垒的一个或多个水平部分足够厚以防止电子隧穿。

21.一种系统，其包括分别用于执行根据权利要求16-20中任一项所述的方法的步骤的模块。

Images