CN114639336A - 显示模组和显示箱体 - Google Patents

Abstract

本发明实施例公开了一种显示模组和一种显示箱体。显示模组例如包括：显示控制芯片，设置有第一差分信号引脚组和第二差分信号引脚组；显示驱动电路，设置有第三差分信号引脚组和驱动电流输出引脚组；显示单元阵列电连接驱动电流输出引脚组；显示控制芯片通过第一差分信号引脚组接收第一LVDS数据包，并对第一LVDS数据包进行解析处理得到图像数据和控制信息并进行重新组包得到第二LVDS数据包，经由第二差分信号引脚组输出至显示驱动电路，显示驱动电路解析第二LVDS数据包生成驱动电流输出至显示单元阵列进行驱动显示。本发明可以减少显示模组与前级设备的通讯线路，降低显示模组的设计复杂度，提高信号的传输稳定性。

Description

显示模组和显示箱体

技术领域

本发明涉及显示技术领域，尤其涉及一种显示模组和一种显示箱体。

背景技术

随着市场需求更新和技术进步，LED显示屏始终朝着更小间距的方向发展，带来整个产业链的不断革新，对LED显示屏控制系统的性能、体积、功耗、易用性等提出了更高的要求。

目前，LED显示屏控制系统主要由视频源、发送卡、接收卡以及LED显示屏组成，一个LED显示屏一般由多个LED箱体拼接而成，而单个LED箱体包含多个级联的LED模组，LED显示屏控制系统的普遍工作过程如下：接收卡中的FPGA通过网口接收来自发送卡的图像数据包，进行图像解析处理生成LED驱动信号，通过多芯排线传输到LED模组，其中接收卡和LED模组都包含排线连接所需的多针接口，排线上传输的是TTL信号，级联的LED模组之间也通过多芯排线互连。

然而，现有多芯排线连接的方式存在多种弊端，例如，接收卡和LED模组之间传送信号较多，包括RGB数据信号以及CLK时钟控制信号、LAT锁存控制信号以及OE使能信号等控制信号，导致接收卡和LED模组之间通讯线路过多，造成LED模组内部的连线复杂，单条通讯线路出现问题就会导致LED显示屏显示异常；又例如，单根排线可提供的数据带宽只有30Mbps，因此设计的CLK时钟控制信号的频率不超过30Mhz，如果想要增大数据带宽就需要更多的排线，因此带宽是大分辨率LED模组设计的一大瓶颈；又例如，由于涉及的多针接口并不是标准接口，对LED模组厂家的多芯排线的线芯数量有要求，同时不利于LED模组的标准化设计；再例如，TTL信号的传输距离有限，在传输距离长的情况下，TTL信号的电路抗干扰能力比较差，容易产生电磁干扰(EMI)，这给LED显示屏通过EMC测试来带困难。

发明内容

因此，为解决现有相关技术的不足，本发明实施例公开一种显示模组和一种显示箱体。

为了实现上述目的，本发明实施例公开一种显示模组，包括：显示控制芯片，设置有：第一差分信号引脚组和第二差分信号引脚组；显示驱动电路，设置有：第三差分信号引脚组和驱动电流输出引脚组，其中所述第三差分信号引脚组电连接所述第二差分信号引脚组；显示单元阵列，电连接所述驱动电流输出引脚组；其中，所述显示控制芯片用于通过所述第一差分信号引脚组接收第一LVDS数据包，并对所述第一LVDS数据包进行解析处理得到图像数据和控制信息，以及对所述图像数据和所述控制信息进行组包得到第二LVDS数据包，经由所述第二差分信号引脚组输出至所述显示驱动电路，所述显示驱动电路用于解析所述第二LVDS数据包以生成驱动电流，并经由所述驱动电流输出引脚组输出至所述显示单元阵列进行驱动显示。

本发明实施例公开的显示模组设置有显示控制芯片，显示控制芯片设置有第一差分信号引脚组和第二差分信号引脚组，第二差分信号引脚组连接显示驱动电路的第三差分信号引脚组，显示控制芯片用于通过第一差分信号引脚组接收第一LVDS数据包，并对第一LVDS数据包进行解析处理得到图像数据和控制信息，以及对图像数据和控制信息进行组包得到第二LVDS数据包经由第二差分信号引脚组输出至显示驱动电路，可以简化减少显示模组的内部结构，简化显示模组中显示控制芯片与显示驱动电路之间的连接关系，可以减少显示模组与前级设备的通讯线路，降低显示屏显示异常的情况，采用标准的差分信号引脚可以实现显示模组接收前级设备输出的第一LVDS数据包后只需要根据传输带宽用特定频率直接采样传输信号即可，不要复杂的采样和过采样流程，易于显示模组的标准化设计，兼容性好，扩展性强，降低显示模组的设计复杂度，极大地提高了数据传输带宽，有利于显示模组的集成化设计，提高输入信号的传输稳定性，实现远距离传输。

在本发明的一个实施例中，所述显示模组还包括：传感器电路，连接所述显示单元阵列和所述显示控制芯片，用于监控所述显示单元阵列以得到第一监控信息输出至所述显示控制芯片；所述显示驱动电路还用于提供第二监控信息，并经由所述第三差分信号引脚组输出至所述显示控制芯片的所述第二差分信号引脚组；以及所述显示控制芯片用于根据所述第一监控信息和所述第二监控信息产生回传信息，并通过所述第一差分信号引脚组输出所述回传信息。

通过在显示模组中设置传感器电路，传感器电路输出第一监控信息到显示控制芯片，显示驱动电路还可以提供第二监控信息经由第三差分信号引脚组输出至显示控制芯片的第二差分信号引脚组，显示控制芯片基于第一监控信息和第二监控信息产生回传信息经由第一差分信号引脚组输出，进一步减少与前级设备的通讯线路，降低显示模组的设计复杂度，提高输出信号的传输稳定性。

在本发明的一个实施例中，所述第一差分信号引脚组包括：至少一对第一差分数据信号引脚作为信号输入引脚、或者所述至少一对第一差分数据信号引脚和一对第一差分时钟信号引脚作为所述信号输入引脚。

通过在第一差分信号引脚组中设置至少一对第一差分数据信号引脚、或者至少一对第一差分数据信号引脚和一对第一差分时钟信号引脚作为信号输入引脚，可以实现基于数据传输带宽自由设置差分数据信号输入引脚的对数，极大地提高输入数据的传输带宽，有利于显示模组的集成化设备，此外还减少了显示模组与前级设备之间的通讯线路，实现信号的稳定传输，降低显示屏显示异常的风险，可以实现远距离传输。

在本发明的一个实施例中，所述第一差分信号引脚组包括：至少一对第一差分数据信号引脚作为信号输入引脚、或者所述至少一对第一差分数据信号引脚和一对第一差分时钟信号引脚作为所述信号输入引脚；以及至少一对第二差分数据信号引脚作为信号输出引脚、或者所述至少一对第二差分数据信号输出引脚和一对第二差分时钟信号输出引脚作为所述信号输出引脚。

通过在第一差分信号引脚组中设置至少一对第二差分数据信号引脚、或者设置至少一对第二差分数据信号引脚以及一对第二差分时钟信号引脚作为信号输出引脚，可以实现基于数据传输带宽自由设置第二差分数据信号引脚的对数，极大地提高输出数据的传输带宽，有利于显示模组的集成化设备，此外还可以减少与前级设备之间的通讯线路，实现信号的稳定传输，降低显示屏显示异常的风险，可以实现远距离传输。

在本发明的一个实施例中，所述显示驱动电路还包括：第四差分信号引脚组；所述显示模组包括：多个所述显示驱动电路，多个所述显示驱动电路级联、且第一级所述显示驱动电路和最后一级所述显示驱动电路均连接至所述第二差分信号引脚组，其中相邻两个所述显示驱动电路中一个所述显示驱动电路的所述第四差分信号引脚组连接另一个所述显示驱动电路的所述第三差分信号引脚组。

通过在显示驱动电路中设置第四差分信号引脚组，以及多个显示驱动电路通过各自的差分信号引脚组级联，实现了多个显示驱动电路的级联，简化了显示模组的内部结构和连线关系。

在本发明的一个实施例中，所述显示驱动电路还包括：第四差分信号引脚组；所述显示模组包括：多个显示驱动电路组，并列连接至所述第二差分信号引脚组；其中每个所述显示驱动电路组包括多个串联的所述显示驱动电路，且相邻两个所述显示驱动电路中一个所述显示驱动电路的所述第四差分信号引脚组连接另一个所述显示驱动电路的所述第三差分信号引脚组。

通过在显示驱动电路中设置第四差分信号引脚组，以及多个显示驱动电路组并列连接至第二差分信号引脚组，实现了多个显示驱动电路组的并列连接，增加了显示控制芯片可以连接的显示驱动电路的数量，简化了显示模组的内部结构和连线关系。

在本发明的一个实施例中，所述第一差分信号引脚组采用LVDS电平协议或者miniLVDS电平协议传输信号。

通过设置第一差分信号引脚组采用LVDS电平协议或者mini LVDS电平协议传输信号，实现了显示模组的接口标准化设备，提高了显示模组的兼容性和扩展性。

在本发明的一个实施例中，所述显示控制芯片包括：存储器；处理器，连接所述存储器和所述第一差分信号引脚组；数据解析模块，连接所述第一差分信号引脚组、所述处理器和所述存储器；图像处理模块，连接所述数据解析模块、所述处理器和所述存储器；显示驱动模块，连接所述图像处理模块、所述第二差分信号引脚组、所述处理器和所述存储器；监控处理模块，连接所述第二差分信号引脚组和所述第一差分信号引脚组；其中，所述数据解析模块用于接收并解析由所述第一差分信号引脚组传输的所述第一LVDS数据包得到初始图像数据和所述控制信息；所述图像处理模块用于接收所述初始图像数据，并对所述初始图像数据进行图像处理得到所述图像数据；所述显示驱动模块用于接收所述图像数据，并对所述控制信息和所述图像数据进行组包得到所述第二LVDS数据包经由所述第二差分信号引脚组输出至所述显示驱动电路；以及所述监控处理模块，用于根据所述第一监控信息和所述第二监控信息产生所述回传信息，并通过所述第一差分信号引脚组输出所述回传信息；其中所述数据解析模块还用于接收并解析由所述第一差分信号引脚传输的命令数据包得到命令数据输出至所述处理器，以由所述处理器基于所述命令数据执行相关命令操作。

再者，本发明实施例公开一种显示箱体，包括：数据转发卡，包括：目标差分信号引脚组；前述任意一种显示模组，其中所述显示模组通过所述第一差分信号引脚组直接连接所述目标差分信号引脚组。

在本发明的一个实施例中，所述数据转发卡包括：第一数据输入接口和连接所述第一数据输入接口的可编程逻辑器件，其中所述可编程逻辑器件包括所述目标差分信号引脚组，所述可编程逻辑器件用于通过所述第一数据输入接口接收输入的原始数据包，并对所述原始数据包进行格式转换得到所述第一LVDS数据包经由所述目标差分信号引脚组输出；或者所述数据转发卡包括：第二数据输入接口和连接所述第二数据输入接口的LVDS芯片，其中所述LVDS芯片包括所述目标差分信号引脚组，所述LVDS芯片用于通过所述第二数据输入接口接收输入的所述第一LVDS数据包并经由所述目标差分信号引脚组转发输出。

上述技术方案可以具有如下优点或有益效果：通过在显示模组中设置显示控制芯片，显示控制芯片设置有第一差分信号引脚组和第二差分信号引脚组，第二差分信号引脚组连接显示驱动电路的第三差分信号引脚组，显示控制芯片用于通过第一差分信号引脚组接收第一LVDS数据包，并对第一LVDS数据包进行解析处理得到图像数据和控制信息，以及对图像数据和控制信息进行组包得到第二LVDS数据包经由第二差分信号引脚组输出至显示驱动电路，可以简化显示模组的内部结构，简化显示模组中显示控制芯片与显示驱动电路之间的连接关系，减少显示模组与前级设备的通讯线路，降低显示屏显示异常的情况，采用标准的差分信号引脚可以实现显示模组接收前级设备输出的第一LVDS数据包后只需要根据传输带宽用特定频率直接采样传输信号即可，不要复杂的采样和过采样流程，易于显示模组的标准化设计，兼容性好，扩展性强，降低显示模组的设计复杂度，极大提高了数据传输带宽，有利于显示模组的集成化设计，提高信号的传输稳定性，实现远距离传输。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明的一个实施例公开的显示模组的一种结构示意图。

图2为本发明的一个实施例公开的显示模组的另一种结构示意图。

图3a为图1所示的显示模组中显示控制芯片的第一差分信号引脚组的一种引脚示意图。

图3b为图1所示的显示模组中显示控制芯片的第一差分信号引脚组的另一种引脚示意图。

图4a为图2所示的显示模组中显示控制芯片的第一差分信号引脚的另一种引脚示意图。

图4b为图2所示的显示模组中显示控制芯片的第一差分信号引脚的再一种引脚示意图。

图5为图2所示的显示模组中显示控制芯片的结构示意图。

图6a为本发明的一个实施例公开的显示箱体的另一种结构示意图。

图6b为图6a所示的显示箱体的一种具体化结构示意图。

图7a为本发明的一个实施例公开的显示箱体的再一种结构示意图。

图7b为图7a所示的显示箱体的一种具体化结构示意图。

图8为本发明的一个实施例公开的显示箱体的一种结构示意图。

图9为本发明的一个实施例公开的显示箱体的另一种结构示意图。

图10为本发明的一个实施例公开的显示箱体的再一种结构示意图。

图11为本发明实施例公开的显示箱体的一种具体实施方式涉及的LED箱体的结构示意图。

图12a为图11示意的LED箱体中数据转发卡和LED模组的一种连接示意图。

图12b为图11示意的LED箱体中数据转发卡和LED模组的另一种连接示意图。

图13为本发明实施例公开的LED箱体的另一种具体实施方式涉及的LED箱体的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来说明本发明。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解这样使用的术语在适当情况下可以互换，以便这里描述的本发明实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其他步骤或单元。

还需要说明的是，本发明中多个实施例的划分仅是为了描述的方便，不应构成特别的限定，各种实施例中的特征在不矛盾的情况下可以相结合，相互引用。

参见图1，本发明的一个实施例公开显示模组。如图1所示，显示模组10例如包括：显示控制芯片11、显示驱动电路12和显示单元阵列13。

其中，显示控制芯片11例如设置有：第一差分信号引脚组111和第二差分信号引脚组112。显示驱动电路12例如设置有：第三差分信号引脚组121和驱动电流输出引脚组122，其中第三差分信号引脚组121电连接第二差分信号引脚组112。显示单元阵列13电连接驱动电流输出引脚组122。其中，显示控制芯片11用于通过第一差分信号引脚组111接收第一LVDS数据包，并对所述第一LVDS数据包进行解析处理得到图像数据和控制信息，以及对所述图像数据和所述控制信息进行组包得到第二LVDS数据包，经由第二差分信号引脚组112输出至显示驱动电路12，显示驱动电路12用于解析所述第二LVDS数据包以生成驱动电流，并经由驱动电流输出引脚组122输出至显示单元阵列13进行驱动显示。

具体地，显示模组10例如为LED模组。显示控制芯片11例如为可编程逻辑器件芯片或一个ASIC(Application Specific Integrated Circuits，专用集成电路)芯片，举例而言显示控制芯片11例如为ASIC芯片。第一差分信号引脚组111例如包括多对差分信号引脚，即LVDS引脚。第二差分信号引脚组112例如包括多对差分信号引脚，即LVDS引脚。此处可以理解为，提到的每对LVDS引脚可以实现LVDS信号的输入输出功能，提到的LVDS引脚为标准的LVDS接口，例如采用标准的LVDS电平协议或者标准的mini LVDS电平协议进行数据传输。显示驱动电路12例如包括显示驱动芯片、或者包括显示驱动芯片和扫描控制芯片。提到的显示驱动芯片可以为集成有行译码的显示驱动芯片、或者为列驱动芯片，举例而言，列驱动芯片为74HC595芯片、SMT5026芯片。扫描控制芯片即为行译码芯片，举例而言，行译码芯片例如3-8译码器。第三差分信号引脚组121例如包括多个差分信号引脚，即LVDS引脚，此处提到的LVDS引脚与前述提到的LVDS引脚相同，例如实现LVDS信号的输入输出功能，且为标准的LVDS接口，其采用标准的LVDS电平协议或者标准的mini LVDS电平协议进行数据传输。驱动电流输出引脚组122例如包括多个驱动电流输出引脚。显示单元阵列13例如为LED阵列，其包括多个LED灯点。提到的第一LVDS数据包例如包括初始图像数据和控制信息，提到的初始图像数据例如为RGB初始图像数据。提到的控制信息例如包括：显示驱动电路12的配置信息，例如显示驱动电路12的当前工作模式、扫数等。提到的第二LVDS数据包例如包括图像数据，即图像处理后的数据以及控制信息，此处可以理解为，第一LVDS数据包对应的数据传输协议为显示模组与前端设备之间的数据传输协议例如第一数据传输协议，显示模组接收第一LVDS数据包之后会基于内置的第一数据传输协议对第一LVDS数据包进行解析，第二LVDS数据包对应的数据传输协议为显示控制芯片与显示驱动电路之间的数据传输协议例如第二数据传输协议，显示模组基于第二数据传输协议对图像数据和控制信息进行组包形成第二LVDS数据包。

通过在显示模组中设置显示控制芯片11，显示控制芯片11设置有第一差分信号引脚组111和第二差分信号引脚组112，第二差分信号引脚组112连接显示驱动电路12的第三差分信号引脚组121，显示控制芯片11用于通过第一差分信号引脚组111接收第一LVDS数据包，并对第一LVDS数据包进行解析处理得到图像数据和控制信息，以及对图像数据和控制信息进行组包得到第二LVDS数据包经由第二差分信号引脚组112输出至显示驱动电路12，一方面，简化显示模组的内部结构，简化了显示模组中显示控制芯片与显示驱动电路之间的连接关系，减少显示模组与前级设备的通讯线路，降低显示屏显示异常的情况，采用标准的差分信号引脚，易于显示模组的标准化设计，兼容性好，扩展性强，降低显示模组的设计复杂度，极大提高了数据传输带宽，有利于显示模组的集成化设计，提高输入信号的传输稳定性，实现远距离传输；另一方面，由于采用标准的差分信号引脚组接收数据，其对采样时钟没有严格的要求，显示模组接收第一LVDS数据包后只需要根据传输带宽用特定频率直接采样传输信号即可，不要复杂的采样和过采样流程，避免时钟和数据相位有偏差，甚至导致数据丢失的情况，不限制显示模组与前级设备的传输带宽。

值得一提的是，前述提到的显示控制芯片11和显示驱动电路12例如位于同一个印刷电路板，例如PCB电路板上。

在本发明的其他实施例中，如图2所示，显示模组还包括：传感器电路14，连接显示单元阵列13和显示控制芯片11，用于监控显示单元阵列13以得到第一监控信息输出至显示控制芯片11。显示驱动电路12例如还用于提供第二监控信息，并经由第三差分信号引脚组121输出到显示控制芯片11的第二差分信号引脚组112。显示控制芯片11用于根据所述第一监控信息和第二监控信息产生回传信息，并通过第一差分信号引脚组111输出所述回传信息。

具体地，显示控制芯片11例如包括监控处理模块120，监控处理模块120经第二差分信号引脚组112连接显示驱动电路12，以及例如通过串行总线连接传感器电路14，用于根据所述第一监控信息和第二监控信息产生回传信息，并通过第一差分信号引脚组111输出所述回传信息。传感器电路14例如包括温度传感器、湿度传感器、烟雾传感器、和/或电压传感器等其他类型传感器。监控处理模块120可以将显示驱动电路12输入的第二监控信息直接通过第一差分信号引脚组111输出，以及对传感器电路14输入的第一监控信息进行处理后输出，即提到的回传信息例如包括：第二监控信息以及处理后第一监控信息。其中提到的第一监控信息例如包括温度值、湿度值、烟雾浓度、和/或电压值等信息。提到的第二监控信息例如包括：灯点的坏点信息、开路信息、短路信息、导通电压值等信息，第二监控信息由显示驱动电路12的已有内部模块产生。此处可以理解为，显示控制芯片11的监控处理模块例如在接收第一监控信息后会对第一监控信息进行处理，举例而言，对第一监控信息进行格式转换，即将第一监控信息转换为LVDS格式输出、或者先将第一监控信息和参考信息进行比对得到比对结果，然后将比对结果转换为LVDS格式输出。以进行开路检测为例进行简要说明，传感器电路14中的电压传感器会得到显示单元阵列13的回读电压值输出至显示控制芯片11的监控处理模块120，监控处理模块120将回读电压值与保存的参考电压值比对得到检测通过或者检测不通过的检测结果，然后将检测结果转换为LVDS格式输出，当然本发明并不以此为限。值得一提的是，在本发明的其他实施例中，显示控制芯片11可以仅基于显示驱动电路12输出的第二监控信息产生回传信息输出，或者显示控制芯片11可以仅基于传感器电路14输入的第一监控信息产生回传信息输出，或者显示模组10可以不设置传感器电路14。

通过在显示模组10中设置传感器电路14，传感器电路14输出第一监控信息到显示控制芯片11，显示驱动电路12还可以提供第二监控信息经由第三差分信号引脚组121输出至显示控制芯片11的第二差分信号引脚组112，显示控制芯片11基于第一控制信息和第二监控信息产生回传信息经由第一差分信号引脚组111输出，进一步减少与前级设备的通讯线路，降低显示模组的设计复杂度，提高输出信号的传输稳定性。

在本发明的其他实施例中，第一差分信号引脚组111例如包括：至少一对第一差分数据信号引脚作为信号输入引脚、或者至少一对第一差分数据信号引脚和一对第一差分时钟信号引脚作为所述信号输入引脚。具体地，如图3a所示，第一差分信号引脚组111例如包括：一对第一差分数据信号引脚1111a和一对第一差分数据信号引脚1111b。或者，如图3b所示，第一差分信号引脚组111例如包括：一对第一差分数据信号引脚1111a、一对第一差分数据信号引脚1111b和一对第一差分时钟信号引脚1112。当然本发明并不以此为限，第一差分数据信号引脚的对数可以根据实际需要进行设置。前述提到的信号输入引脚可以理解为从外部接收输入的信号的引脚，例如接收第一LVDS数据包等。

通过在第一差分信号引脚组111中设置至少一对第一差分数据信号引脚、或者至少一对第一差分数据信号引脚和一对第一差分时钟信号引脚，可以实现基于数据传输带宽自由设置第一差分数据信号引脚的对数，极大地提高输入数据的传输带宽，有利于显示模组的集成化设备，此外还减少了显示模组与前级设备之间的通讯线路，实现信号的稳定传输，降低显示屏显示异常的风险，可以实现远距离传输，且降低成本。

进一步地，第一差分信号引脚组112例如还包括：至少一对第二差分数据信号引脚作为信号输出引脚、或者至少一对第二差分数据信号引脚和一对第二差分时钟信号引脚作为所述信号输出引脚。提到的信号输出引脚可以理解为将信号输出至外接设备的引脚，例如输出回传信息等。具体地，如图4a所示，第一差分信号引脚组112例如包括：一对第一差分数据信号引脚1111a和一对第二差分数据信号引脚1113a。或者，如图4b所示，第一差分信号引脚组112例如包括：一对第一差分数据信号引脚1111a、一对第一差分时钟信号引脚1112、一对第二差分数据信号引脚1113a、一对第二差分数据信号引脚1113b以及一对第二差分时钟信号引脚1114。当然本发明并不以此为限，第一差分数据信号引脚和第二差分数据信号引脚的对数可以根据实际需要进行设置。

通过在第一差分信号引脚组中设置至少一对第二差分数据信号引脚、或者设置至少一对第二差分数据信号引脚以及一对第二差分时钟信号引脚作为信号输出引脚，可以实现基于数据传输带宽自由设置第二差分数据信号引脚的对数，极大地提高输出数据的传输带宽，有利于显示模组的集成化设备，此外还可以减少与前级设备之间的通讯线路，实现信号的稳定传输，降低显示屏显示异常的风险，可以实现远距离传输，且降低成本。

在本发明的其他实施例中，第一差分信号引脚组111例如采用LVDS电平协议或者mini LVDS电平协议传输信号。

其中，提到的LVDS电平协议和mini LVDS电平协议为现有的LVDS电平协议，在此不再对LVDS电平协议以及mini LVDS电平协议进行具体说明。值得一提的是，为了避免现有相关技术使用多芯排线连接的弊端，现有的另一种显示模组与前端设备连接方法是使用LVDS发送器和LVDS接收器建立连接以来实现数据传输，但是其采用的并非是标准的LVDS电平协议或者mini LVDS电平协议，LVDS发送器和LVDS接收器必须配对使用，其中LVDS发送器和LVDS接收器需要通过过采样来实现数据的并串、串并转换，这一过程对采样时钟有严格的要求，如果采样时钟不能满足过采样的相位要求，会导致恢复的时钟和数据相位有偏差、甚至出现数据丢失，另外过采样要求采样频率是信号频率的两倍以上，因此会限制显示模组与前端设备之间的传输带宽；而本实施例中，通过设置第一差分信号引脚组111采用LVDS电平协议或者mini LVDS电平协议进行数据传输，避免LVDS发送器和LVDS接收器配对使用的弊端，只要前端设备输出的数据采用LVDS电平协议或者mini LVDS电平协议就可与本实施例的显示模组的第一差分信号引脚组建立连接，实现了显示模组的接口标准化设计，提高了显示模组的兼容性和扩展性。

在本发明的其他实施例中，如图5所示，显示控制芯片11例如包括：存储器115、处理器116、数据解析模块117、图像处理模块118、显示驱动模块119和监控处理模块120。其中，处理器116连接存储器115和第一差分信号引脚组111。数据解析模块117连接第一差分信号引脚组111、处理器116和存储器115。图像处理模块118连接数据解析模块117、处理器116和存储器115。显示驱动模块119连接图像处理模块118、第二差分信号引脚组112、处理器116和存储器115。监控处理模块120连接第二差分信号引脚组112和第一差分信号引脚组111。

其中，数据解析模块117用于接收并解析由第一差分信号引脚组111传输的所述第一LVDS数据包得到初始图像数据和所述控制信息，图像处理模块118用于接收所述初始图像数据，并对所述初始图像数据进行图像处理得到所述图像数据，显示驱动模块119用于接收所述图像数据，并对所述控制信息和所述图像数据进行组包得到所述第二LVDS数据包经由第二差分信号引脚组112输出至显示驱动电路12，以由所述显示驱动电路12基于所述第二LVDS数据包产生驱动电流经由驱动电流输出引脚组122输出至显示单元阵列13，以及监控处理模块120用于根据所述第一监控信息和所述第二监控信息产生所述回传信息，并通过第一差分信号引脚组111输出所述回传信息，其中数据解析模块117还用于接收并解析由第一差分信号引脚组111传输的命令数据包得到命令数据输出至处理器116，以由处理器116基于所述命令数据执行相关命令操作。

具体地，提到的存储器115例如为RAM存储器。提到的处理器116例如为MCU、或者ARM处理器等。提到的数据解析模块117例如包括专用芯片或者FPGA等，其内部支持与前端设备进行数据传输的第一数据传输协议，从而可以基于第一数据传输协议解析接收的数据。提到的图像处理模块118例如包括图像处理芯片或者FPGA等，其主要对进行图像处理操作，例如包括对图像数据进行校正处理、灰度分离和数据重排等处理操作。此处的校正处理例如是反伽玛(Gamma)校正、亮度校正和/或其他校正比如色度校正；灰度分离例如是校正处理后的Bit分离等操作，也就是说灰度分离典型地是校正处理后的灰度数据按照每一Bit进行分离操作，以将灰度数据转变成按照不同Bit不同实现权重的方式；数据重排典型地是对灰度分离后的数据按照显示驱动电路的列驱动芯片(例如通用型驱动芯片或PWM型驱动芯片)所需数据格式及LED灯板走线信息等进行灰度数据位置重新排列并进行拼接组合等操作。显示驱动模块119例如包括专用芯片或者FPGA等，其支持与显示驱动电路进行数据传输的第二数据传输协议，可以基于第二数据传输协议对图像数据和控制信息进行组包生成第二LVDS数据包。监控处理模块120例如包括专用芯片或者FPGA等。此处值得一提的是，数据解析模块117、图像处理模块118、显示驱动模块119和监控处理模块120例如包括同一个专用芯片或者FPGA，即同一个FPGA或者专用芯片实现数据解析模块117、图像处理模块118、显示驱动模块119和监控处理模块120的相对应的功能，当然本发明并不仅限于此，数据解析模块117、图像处理模块118、显示驱动模块119和监控处理模块120还可以各自包括不同的器件以及电路结构。

通过在显示控制芯片内部设置有存储器、处理器、数据解析模块、图像处理模块、显示驱动模块以及监控处理模块，从而实现显示模组接收前级设备输出的第一LVDS数据包，第一差分信号引脚组只需要根据传输带宽用特定频率直接采样传输信号即可，不要复杂的采样和过采样流程，避免时钟和数据相位有偏差、甚至导致数据丢失的情况，不限制显示模组与前级设备的传输带宽。

在本发明的其他实施例中，如图6a和图6b所示，显示驱动电路12例如还包括：第四差分信号引脚组123。显示模组10例如包括：多个显示驱动电路12，多个显示驱动电路12级联、且第一级显示驱动电路12和最后一级显示驱动电路12均连接至所述第二差分信号引脚组112，其中相邻两个显示驱动电路12中一个显示驱动电路12的第四差分信号引脚组123连接另一个显示驱动电路12的第三差分信号引脚组121。图6a和图6b示意出四个显示驱动电路12，但本发明并不以此为限。具体地，如图6a和图6b所示，图6a示意的四个显示驱动电路12对应图6b示意的四个驱动芯片，四个驱动电平级联连接形成环路可以传输LVDS信号，即如图6a所示，第一级显示驱动电路12的第三差分信号引脚组121连接第二差分信号引脚组112，第一级显示驱动电路12的第四差分信号引脚组连接第二级显示驱动电路12的第三差分信号引脚组121，第二级显示驱动电路12的第四差分信号引脚组123连接第三级显示驱动电路12的第三差分信号引脚组121，第三级显示驱动电路12的第四差分信号引脚组123连接第四级显示驱动电路12的第三差分信号引脚组121，以及第四级显示驱动电路12的第四差分信号引脚组123连接第二差分信号引脚组112，从而实现级联。

通过在显示驱动电路12中设置第四差分信号引脚组123，以及多个显示驱动电路12通过各自的差分信号引脚组级联，实现了多个显示驱动电路的级联，简化了显示模组的内部结构和连线关系。

在本发明的其他实施例中，如图7a和图7b所示，显示驱动电路12例如还包括：第四差分信号引脚组123。显示模组10例如包括：多个显示驱动电路组，并列连接至第二差分信号引脚组112，其中每个显示驱动电路组例如包括多个串联的显示驱动电路12，且相邻两个显示驱动电路12中一个显示驱动电路12的第四差分信号引脚组123连接另一个显示驱动电路12的第三差分信号引脚组121。图7a和图7b示意出两个显示驱动电路组，且一个显示驱动电路组包括三个显示驱动电路12，另一个显示驱动电路组包括两个显示驱动电路12，但本发明并不以此为限。具体地，如图7a和图7b所示，图7a示意的五个显示驱动电路12对应图7b示意的五个驱动芯片，如图7b所示，三个驱动芯片串联形成一个显示驱动电路组，另外两个驱动芯片串联形成另一个显示驱动电路组，这两个显示驱动电路组中第一个驱动芯片均连接至第二LVDS引脚组(第二差分信号引脚组)，即如图7a所示，第一个显示驱动电路组中的第一个显示驱动电路12的第三差分信号引脚组121连接第二差分信号引脚组112，第一个显示驱动电路组中的第一个显示驱动电路12的第四差分信号引脚组123连接第二个显示驱动电路12的第三差分信号引脚组121，第二个显示驱动电路12的第四差分信号引脚组123连接第三个显示驱动电路12的第三差分信号引脚组121；以及第二个显示驱动电路组中的第一个显示驱动电路12的第三差分信号引脚组121连接第二差分信号引脚组112，第一个显示驱动电路12的第四差分信号引脚组123连接第二个显示驱动电路12的第三差分信号引脚组121。

通过在显示驱动电路12中设置第四差分信号引脚组123，以及多个显示驱动电路组并列至第二差分信号引脚组112，实现了多个显示驱动电路组的并列连接，增加了显示控制芯片可以连接的显示驱动电路的数量，简化了显示模组的内部结构和连线关系。

此外，如图8所示，本发明的一个实施例公开一种显示箱体30，包括：数据转发卡20和前述实施例公开的显示模组10，其中数据转发卡20例如包括：目标差分信号引脚组211，显示模组10通过第一差分信号引脚组111直接连接数据转发卡20的目标差分信号引脚组211。此处可以理解为，数据转发卡20具有多个差分信号引脚组，其中与显示模块10的第一差分信号引脚组111直接连接的差分信号引脚组作为目标差分信号引脚组211。

在本发明的其他实施例中，如图9所示，数据转发卡20例如包括：第一数据输入接口21和连接第一数据输入接口21的可编程逻辑器件22，其中可编程逻辑器件22包括目标差分信号引脚组211，可编程逻辑器件22用于通过第一数据输入接口21接收输入的原始数据包，并对所述原始数据包进行格式转换得到所述第一LVDS数据包经由目标差分信号引脚组211输出。

其中，提到的第一数据输入接口21例如为以太网接口例如RJ45接口、或者视频源输入接口例如HDMI接口、DVI接口或者SDI接口等。提到的可编程逻辑器件22例如为FPGA(Field－Programmable Gate Array，现场可编程门阵列)或其他类似逻辑器件。举例而言，FPGA的型号例如为410TFFG900。提到的原始数据包可以理解为数据转发卡20接收的数据包，其数据转发卡并未对原始数据包进行解析以及图像处理等操作。

当然，本发明公开的数据转发卡并不限于前述结构，当无需进行格式转换时，在数据转发卡中也可以不设置可编程逻辑器件。具体地，如图10所示，数据转发卡20例如包括：第二数据输入接口23和连接第二数据输入接口23的LVDS芯片24，LVDS芯片24包括目标差分信号引脚组211，LVDS芯片24用于通过第二数据输入接口23接收输入的所述第一LVDS数据包并经由所述目标差分信号引脚组211转发输出。

其中，提到的第二数据输入接口23例如为LVDS接口，提到的LVDS芯片24为现有可以实现LVDS数据输入输出的芯片。

其中，当显示模组10的第一差分信号引脚组111包括：至少一对第一差分数据信号引脚时，对应的，目标差分信号引脚组211例如包括：至少一对第三差分数据信号引脚，与至少一对第一差分数据信号引脚对应连接。或者

当显示模组10的第一差分信号引脚组111包括：所述至少一对第一差分数据信号引脚和一对第一差分时钟信号引脚时，对应的，目标差分信号引脚组211例如包括：所述至少一对第三差分数据信号引脚和一对第三差分时钟信号引脚，分别与所述至少一对第一差分数据信号引脚和所述一对第一差分时钟信号引脚对应连接。或者

当显示模组的第一差分信号引脚组111包括：至少一对第一差分数据信号引脚和至少一对第二差分数据信号引脚时，对应的，目标差分信号引脚组211例如包括：至少一对第三差分数据信号引脚和至少一对第四差分数据信号引脚，分别与至少一对第一差分数据信号引脚和至少一对第二差分数据信号引脚对应连接。

简而言之，目标差分信号引脚组211设置的引脚与第一差分信号引脚组111设置的引脚对应连接。

为了更好地理解本实施例，下面结合图11-13对本发明前述实施例公开的显示模组10以及显示箱体30的具体实施方式进行举例说明。在本具体实施方式中，显示模组10例如为LED模组，显示箱体30例如为LED箱体。数据转发卡20例如通过网口连接发送卡。其中，LED模组与数据转发卡组成LED箱体，LED箱体中的数据转发卡可以连接多个LED模组，与数据转发卡连接的LED模组还可以级联其他的LED模组。

图11示意了一种LED箱体，包括数据转发卡和LED模组与前级设备即数据转发卡相连，其中数据转发卡可以理解为简化的接收卡，LED模组例如包括显示控制芯片、连接显示控制芯片的多个驱动芯片(显示驱动电路)、连接多个驱动芯片的LED阵列(显示单元阵列，图11未示出)。图11仅为了更好地理解本实施例，本发明并不仅限于此。

其中，数据转发卡通过网口接收发送卡输入的原始数据包，在现有技术中的接收卡中的FPGA通过网口接收来自发送卡的原始数据包之后会对原始数据包进行解析得到原始图像数据，然后对原始图像数据进行图像处理最终生成LED驱动信号输出，而本实施例涉及的数据转发卡中的FPGA接收原始数据包之后，只实现数据协议的转换，将原始数据包转化成第一LVDS数据包，然后通过自身的LVDS引脚即目标差分信号引脚组发送到LED模组的显示控制芯片的第一LVDS引脚组即第一差分信号引脚组上。

第一LVDS引脚组根据LVDS传输标准采样传输信号以得到第一LVDS数据包后传输到数据解析模块中，数据解析模块基于与数据转发卡进行数据传输的第一数据传输协议对第一LVDS数据包进行转换得到原始数据包，解析原始数据包得到原始图像数据和控制信息，将原始图像数据发送到图像处理模块进行图像处理，以及将控制信息发送到存储器进行存储，图像处理模块对图像数据进行校正、位置重组等处理后得到图像数据输出到显示驱动模块，显示驱动模块基于与驱动芯片进行数据传输的第二数据传输协议对图像数据和控制信息进行组包得到第二LVDS数据包，通过第二LVDS引脚组即第二差分信号引脚组输出到驱动芯片。驱动芯片接收第二LVDS数据包后，基于第二数据传输协议对第二LVDS数据包进行解析得到图像数据和控制信息，然后基于控制信息完成工作模式配置等内容后基于图像数据产生驱动电流输出到LED阵列上，控制LED灯点。

此外，数据转发卡还会将命令数据包以LVDS信号的形式下发至LED模组，LED模组的数据解析模块将命令数据包进行解析得到命令数据后发给处理器，处理器根据命令数据进行相对应的操作，例如此时命令数据为读电压值，则处理器从存储器中读取电压值经由第一LVDS引脚组传输到数据转发卡，当然本发明并不以此为限。

此外，LED模组还具有监控功能，例如LED模组设置传感器电路(图11未示出)，连接LED阵列和显示控制芯片的监控处理模块，传感器电路监控LED阵列输出第一监控信息到显示控制芯片的监控处理模块，以及驱动芯片输出第二监控信息到监控处理模块，监控处理模块基于第一监控信息和第二监控信息产生回传信息通过第一LVDS引脚组输出，监控功能的具体举例说明可参见前述相关说明，在此不再赘述。

值得一提的是，数据转发卡与LED模组之间传输的是第一LVDS数据包中包括的是原始图像数据，LED模组中的第一LVDS引脚组只需要根据传输带宽用特定频率直接采样传输信号即可，不需要复杂的采样和过采样流程，避免时钟和数据相位出现偏差、甚至数据丢失的情况。

进一步地，如图12a所示，数据转发卡与LED模组之间例如通过一对差分时钟信号线(发送LVDS中的差分时钟对)以及多对差分数据信号线(发送LVDS中的差分数据对)连接，由此可以满足更好地传输带宽，值得一提的是，在传输带宽足够的前提下，数据转发卡和LED模组之间也可以只用一对差分时钟信号线和一对差分数据信号线，即通过4根信号线即可实现图像数据的稳定传输。进一步地，还可以只使用一对差分数据信号线，时钟信号由LED模组内部自己产生，即通过2根信号线即实现数据的稳定传输。

进一步地，如图12b所示，数据转发卡与LED模组之间进行回传LVDS数据时，例如使用一对差分数据信号线(回传LVDS中的差分数据对)，即两根信号线即可实现回传信息、或者命令响应的回传。此时数据转发卡可以通过其本地的时钟作为接收时钟、也可以通过特殊的编码方式作为协议来解析回传信息，但不仅限于这两种方式。为了便于数据转发卡的设计，回传LVDS数据时还可以增加一对差分时钟信号线，作为回传信息的回传时钟，同时为了增加传输带宽，也可以增加多对差分数据信号线。

在本实施例的另一个具体实施方式的举例说明中，如图13所示，一个数据转发卡可以包含多个LVDS引脚组(目标差分信号引脚组)，分别连接到不同的LED模组上，每个LED模组均包含支持LVDS数据传输的显示控制芯片。

综上所述，本发明前述实施例通过在显示模组中设置显示控制芯片，显示控制芯片设置有第一差分信号引脚组和第二差分信号引脚组，第二差分信号引脚组连接显示驱动电路的第三差分信号引脚组，显示控制芯片用于通过第一差分信号引脚组接收第一LVDS数据包，并对第一LVDS数据包进行解析处理得到图像数据和控制信息，以及对图像数据和控制信息进行组包得到第二LVDS数据包经由第二差分信号引脚组输出至显示驱动电路，可以简化显示模组的内部结构，简化显示模组中显示控制芯片与显示驱动电路之间的连接关系，可以减少显示模组与前级设备的通讯线路，降低显示屏显示异常的情况，采用标准的差分信号引脚，对采样时钟没有严格的要求，显示控制芯片只需要根据传输带宽用特定频率直接采样传输信号即可，不要复杂的采样和过采样流程，避免时钟和数据相位出现偏差、甚至丢失数据的情况，易于显示模组的标准化设计，兼容性好，扩展性强，降低显示模组的设计复杂度，极大提高了数据传输带宽，有利于显示模组的集成化设备，提高信号的传输稳定性，实现远距离传输。

在本发明所提供的几个实施例中，应该理解到，所揭露的系统和装置，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多路单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种显示模组，其特征在于，包括：

显示控制芯片，设置有：第一差分信号引脚组和第二差分信号引脚组；

显示驱动电路，设置有：第三差分信号引脚组和驱动电流输出引脚组，其中所述第三差分信号引脚组电连接所述第二差分信号引脚组；

显示单元阵列，电连接所述驱动电流输出引脚组；

其中，所述显示控制芯片用于通过所述第一差分信号引脚组接收第一LVDS数据包，并对所述第一LVDS数据包进行解析处理得到图像数据和控制信息，以及对所述图像数据和所述控制信息进行组包得到第二LVDS数据包，经由所述第二差分信号引脚组输出至所述显示驱动电路，所述显示驱动电路用于解析所述第二LVDS数据包以生成驱动电流，并经由所述驱动电流输出引脚组输出至所述显示单元阵列进行驱动显示。

2.根据权利要求1所述的显示模组，其特征在于，所述显示模组还包括：传感器电路，连接所述显示单元阵列和所述显示控制芯片，用于监控所述显示单元阵列以得到第一监控信息输出至所述显示控制芯片；

所述显示驱动电路还用于提供第二监控信息，并经由所述第三差分信号引脚组输出至所述显示控制芯片的所述第二差分信号引脚组；以及

所述显示控制芯片用于根据所述第一监控信息和所述第二监控信息产生回传信息，并通过所述第一差分信号引脚组输出所述回传信息。

3.根据权利要求1所述的显示模组，其特征在于，所述第一差分信号引脚组包括：至少一对第一差分数据信号引脚作为信号输入引脚、或者所述至少一对第一差分数据信号引脚和一对第一差分时钟信号引脚作为所述信号输入引脚。

4.根据权利要求2所述的显示模组，其特征在于，所述第一差分信号引脚组包括：

至少一对第一差分数据信号引脚作为信号输入引脚、或者所述至少一对第一差分数据信号引脚和一对第一差分时钟信号引脚作为所述信号输入引脚；以及

至少一对第二差分数据信号引脚作为信号输出引脚、或者所述至少一对第二差分数据信号引脚和一对第二差分时钟信号引脚作为所述信号输出引脚。

5.根据权利要求1所述的显示模组，其特征在于，所述显示驱动电路还包括：第四差分信号引脚组；

所述显示模组包括：多个所述显示驱动电路，多个所述显示驱动电路级联、且第一级所述显示驱动电路和最后一级所述显示驱动电路均连接至所述第二差分信号引脚组，其中相邻两个所述显示驱动电路中一个所述显示驱动电路的所述第四差分信号引脚组连接另一个所述显示驱动电路的所述第三差分信号引脚组。

6.根据权利要求1所述的显示模组，其特征在于，所述显示驱动电路还包括：第四差分信号引脚组；

所述显示模组包括：多个显示驱动电路组，并列连接至所述第二差分信号引脚组；其中每个所述显示驱动电路组包括多个串联的所述显示驱动电路，且相邻两个所述显示驱动电路中一个所述显示驱动电路的所述第四差分信号引脚组连接另一个所述显示驱动电路的所述第三差分信号引脚组。

7.根据权利要求1所述的显示模组，其特征在于，所述第一差分信号引脚组采用LVDS电平协议或者mini LVDS电平协议传输信号。

8.根据权利要求2所述的显示模组，其特征在于，所述显示控制芯片包括：

存储器；

处理器，连接所述存储器和所述第一差分信号引脚组；

数据解析模块，连接所述第一差分信号引脚组、所述处理器和所述存储器；

图像处理模块，连接所述数据解析模块、所述处理器和所述存储器；

显示驱动模块，连接所述图像处理模块、所述第二差分信号引脚组、所述处理器和所述存储器；

监控处理模块，连接所述第二差分信号引脚组和所述第一差分信号引脚组；

其中，所述数据解析模块用于接收并解析由所述第一差分信号引脚组传输的所述第一LVDS数据包得到初始图像数据和所述控制信息；

所述图像处理模块用于接收所述初始图像数据，并对所述初始图像数据进行图像处理得到所述图像数据；

所述显示驱动模块用于接收所述图像数据，并对所述控制信息和所述图像数据进行组包得到所述第二LVDS数据包经由所述第二差分信号引脚组输出至所述显示驱动电路；以及

所述监控处理模块，用于根据所述第一监控信息和所述第二监控信息产生所述回传信息，并通过所述第一差分信号引脚组输出所述回传信息；

其中，所述数据解析模块还用于接收并解析由所述第一差分信号引脚组传输的命令数据包得到命令数据输出至所述处理器，以由所述处理器基于所述命令数据执行相关命令操作。

9.一种显示箱体，其特征在于，包括：

数据转发卡，包括：目标差分信号引脚组；

权利要求1-8中任意一项所述的显示模组，其中所述显示模组通过所述第一差分信号引脚组直接连接所述数据转发卡的所述目标差分信号引脚组。

10.根据权利要求9所述的显示箱体，其特征在于，所述数据转发卡包括：第一数据输入接口和连接所述第一数据输入接口的可编程逻辑器件，其中所述可编程逻辑器件包括所述目标差分信号引脚组，所述可编程逻辑器件用于通过所述第一数据输入接口接收输入的原始数据包，并对所述原始数据包进行格式转换得到所述第一LVDS数据包经由所述目标差分信号引脚组输出；或者

所述数据转发卡包括：第二数据输入接口和连接所述第二数据输入接口的LVDS芯片，其中所述LVDS芯片包括所述目标差分信号引脚组，所述LVDS芯片用于通过所述第二数据输入接口接收输入的所述第一LVDS数据包并经由所述目标差分信号引脚组转发输出。

Images