CN114637717A - 一种检测电路及差分接收器 - Google Patents
一种检测电路及差分接收器 Download PDFInfo
- Publication number
- CN114637717A CN114637717A CN202210339453.1A CN202210339453A CN114637717A CN 114637717 A CN114637717 A CN 114637717A CN 202210339453 A CN202210339453 A CN 202210339453A CN 114637717 A CN114637717 A CN 114637717A
- Authority
- CN
- China
- Prior art keywords
- count value
- signal
- input end
- value
- differential signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 94
- 230000002159 abnormal effect Effects 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 abstract description 16
- 238000004891 communication Methods 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000005856 abnormality Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0002—Serial port, e.g. RS232C
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明公开了一种检测电路及差分接收器，涉及通信测试领域，包括正相检测模块、负相检测模块及处理器，正相检测模块基于差分放大器的第一输入端输入的正相差分信号的电压输出正相检测信号，负相检测模块基于差分放大器的第二输入端输入的负相差分信号的电压输出负相检测信号，然后处理器基于正相检测信号和负相检测信号即可判断差分放大器输入的正相差分信号和负相差分信号中是否存在异常信号。本申请能够检测差分放大器的输入是否异常，进而保证与差分放大器的输出端连接的其他设备可以正常工作。
Description
技术领域
本发明涉及通信测试领域，特别是涉及一种检测电路及差分接收器。
背景技术
Serdes(SERializer DESerializer，串行解串器)接口是目前常用的高速通信接口，输入设备通过一对高速数据差分线向Serdes接口中的差分接收器发送多路低速并行信号，Serdes接口再将多路低速并行信号转换成高速串行信号后再进行传输。
通常高速数据差分线与差分接收器中的差分放大器的输入端之间通过电容交流耦合，这就导致接收差分接口中的差分放大器的直流工作点不受高速数据差分线的输出的影响，也就是说即使输入设备通过高速数据差分线输出的信号异常，但Serdes接口还是会将异常的信号进行处理并发送给其他设备，对其他设备带来了不利影响。
发明内容
本发明的目的是提供一种检测电路及差分接收器，能够检测差分放大器的输入端输入的正相差分信号和负相差分信号中是否存在异常信号，进而保证与差分放大器的输出端连接的其他设备可以正常工作。
为解决上述技术问题，本发明提供了一种检测电路，包括正相检测模块、负相检测模块和处理器；
所述正相检测模块的输入端与差分接收器中的差分放大器的第一输入端连接，所述负相检测模块的输入端与所述差分放大器的第二输入端连接，其中，所述差分放大器的第一输入端用于输入正相差分信号，所述差分放大器的第二输入端用于输入负相差分信号；
所述正相检测模块用于基于所述正相差分信号的电压输出正相检测信号；
所述负相检测模块用于基于所述负相差分信号的电压输出负相检测信号；
所述处理器用于基于所述正相检测信号和所述负相检测信号判断所述正相差分信号和所述负相差分信号中是否存在异常信号。
优选的，所述正相检测模块包括第一比较器和第一计数器，所述负相检测模块包括第二比较器和第二计数器；
所述第一比较器的第一输入端用于输入参考电压，第二输入端为所述正相检测模块的输入端，输出端与所述第一计数器的输入端连接；
所述第二比较器的第一输入端用于输入所述参考电压，第二输入端为所述负相检测模块的输入端，输出端与所述第二计数器的输入端连接；
所述第一计数器用于在所述参考电压不等于所述第一比较器的第二输入端的电压时控制第一计数值加一；
所述第二计数器用于在所述参考电压不等于所述第二比较器的第二输入端的电压时控制第二计数值加一；
所述处理器具体用于在所述第一计数值或所述第二计数值等于预设计数值时，得到所述第一计数值与所述第二计数值的差值的绝对值，并判断所述差值的绝对值是否大于预设差值阈值；
若是，则判定所述正相差分信号和所述负相差分信号中存在异常信号。
优选的，还包括与所述处理器连接的第三计数器；
所述处理器具体用于在所述第一计数值或所述第二计数值等于所述预设计数值时，得到所述第一计数值与所述第二计数值的差值的绝对值；
判断所述差值的绝对值是否大于所述预设差值阈值；
若所述差值的绝对值大于所述预设差值阈值，则将所述第一计数值与所述第二计数值均清零，控制所述第三计数器输出的第三计数值为预设初始计数值，判定所述正相差分信号和所述负相差分信号中存在异常信号，并继续执行在所述第一计数值或所述第二计数值等于所述预设计数值时，得到所述第一计数值与所述第二计数值的差值的绝对值的步骤；
若所述差值的绝对值不大于所述预设差值阈值，则判断所述第三计数值是否为预设结束计数值；
若所述第三计数值不为所述预设结束计数值，则将所述第一计数值与所述第二计数值均清零，将所述第三计数值减一，并继续执行在所述第一计数值或所述第二计数值等于所述预设计数值时，得到所述第一计数值与所述第二计数值的差值的绝对值的步骤；
若所述第三计数值为所述预设结束计数值，则判定所述正相差分信号和所述负相差分信号中不存在异常信号，将所述第一计数值与所述第二计数值均清零，并继续执行在所述第一计数值或所述第二计数值等于所述预设计数值时，得到所述第一计数值与所述第二计数值的差值的绝对值的步骤。
优选的，所述处理器还用于:
在判定所述正相差分信号和所述负相差分信号中存在异常信号之后，确定所述第一计数值与所述第二计数值中较小的计数值所对应的差分信号为异常信号。
为解决上述技术问题本发明还提供了一种差分接收器，包括差分放大器，还包括上述检测电路。
优选的，所述差分放大器包括第一电阻、第二电阻、第一NMOS、第二NMOS及电流源；
所述第一电阻的第一端和所述第二电阻的第一端均与电源连接，所述第一电阻的第二端与所述第一NMOS的漏极连接，所述第二电阻的第二端与所述第二NMOS的漏极连接，所述第一NMOS的源极与所述第二NMOS的源极连接且连接的公共端与所述电流源的输入端连接，所述电流源的接地端接地；
所述第一NMOS的栅极和为所述第二NMOS的栅极分别为所述差分放大器的第一输入端和所述差分放大器的第二输入端，所述第一电阻的第二端和所述第二电阻的第二端分别为所述差分放大器的第一输出端和第二输出端。
优选的，所述差分放大器还包括第三电阻和第四电阻；
所述第三电阻与所述第四电阻串联，串联后的电路的一端与所述第一NMOS的栅极连接，串联后的电路的另一端与所述第二NMOS的栅极连接。
优选的，还包括第一静电阻抗器和第二静电阻抗器；
所述第一静电阻抗器与所述第一NMOS的栅极连接，所述第二静电阻抗器与所述第二NMOS的栅极连接。
本申请提供了一种检测电路及差分接收器，包括正相检测模块、负相检测模块及处理器，正相检测模块基于差分放大器的第一输入端的输入的正相差分信号的电压输出正相检测信号，负相检测模块基于差分放大器的第二输入端输入的负相差分信号的电压输出负相检测信号，然后处理器基于正相检测信号和负相检测信号即可判断差分放大器输入的正相差分信号和负相差分信号中是否存在异常信号。本申请能够检测差分放大器的输入是否异常，进而保证与差分放大器的输出端连接的其他设备可以正常工作。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的一种检测电路的结构示意图；
图2为本发明提供的一种检测电路的电路图；
图3为本发明提供的一种差分接收器的电路图。
具体实施方式
本发明的核心是提供一种检测电路及差分接收器，能够检测差分放大器的输入端输入的正相差分信号和负相差分信号中是否存在异常信号，进而保证与差分放大器的输出端连接的其他设备可以正常工作。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图1，图1为本发明提供的一种检测电路的结构示意图，该检测电路包括正相检测模块1、负相检测模块2和处理器3；
正相检测模块1的输入端与差分接收器中的差分放大器的第一输入端连接，负相检测模块2的输入端与差分放大器的第二输入端连接，其中，差分放大器的第一输入端用于输入正相差分信号，差分放大器的第二输入端用于输入负相差分信号；
正相检测模块1用于基于正相差分信号的电压输出正相检测信号；
负相检测模块2用于基于负相差分信号的电压输出负相检测信号；
处理器3用于基于正相检测信号和负相检测信号判断正相差分信号和负相差分信号中是否存在异常信号。
考虑到现有技术中差分接收器中的差分放大器的直流工作点不受高速差分数据线的输入信号的影响，可能会出现差分接收器将异常的输入信号传输至其他设备的问题，所以对高速差分数据线的输入信号进行检测是很有必要的。
高速差分传输是指通过两根高速差分数据线传输差分信号，并且差分信号的振幅相同相位相反，基于上述特点本申请首先基于正相差分信号的电压和负相差分信号的电压分别得到正相检测信号和负相检测信号，然后通过正相检测信号和负相检测信号判断正相差分信号和负相差分信号中是否存在异常信号。
请参照图1，图1为本发明提供的一种检测电路的结构示意图，图1中RD+为正相差分信号，RD-为负相差分信号。具体的，本申请提供了一种检测电路，包括正相检测模块1、负相检测模块2和处理器3，正相检测模块1的输入端和用于输入正相差分信号的差分放大器的第一输入端连接以便基于正相差分信号的电压输出正相检测信号，负相检测模块2的输入端和用于输入负相差分信号的差分放大器的第二输入端连接以便基于负相差分信号的电压输出负相检测信号。由于正相差分信号和负相差分信号在没有异常的情况下二者相对于参考电压的振幅是相同的，基于此处理器3通过正相检测信号和负相检测信号判断正相差分信号和负相差分信号中是否有异常信号，例如可以通过对比正相检测信号的幅值和负相检测信号的幅值是否一致来判断正相差分信号和负相差分信号中是否有异常信号。
综上所述，本申请提供了一种检测电路，包括正相检测模块1、负相检测模块2及处理器3，正相检测模块1基于差分放大器的第一输入端的输入的正相差分信号的电压输出正相检测信号，负相检测模块2基于差分放大器的第二输入端输入的负相差分信号的电压输出负相检测信号，然后处理器3基于正相检测信号和负相检测信号即可判断差分放大器输入的正相差分信号和负相差分信号中是否存在异常信号。本申请能够检测差分放大器的输入是否异常，进而保证与差分放大器的输出端连接的其他设备可以正常工作。
在上述实施例的基础上：
作为一种优选的实施例，正相检测模块1包括第一比较器11和第一计数器12，负相检测模块2包括第二比较器21和第二计数器22；
第一比较器11的第一输入端用于输入参考电压，第二输入端为正相检测模块1的输入端，输出端与第一计数器12的输入端连接；
第二比较器21的第一输入端用于输入参考电压，第二输入端为负相检测模块2的输入端，输出端与第二计数器22的输入端连接；
第一计数器12用于在参考电压不等于第一比较器11的第二输入端的电压时控制第一计数值加一；
第二计数器22用于在参考电压不等于第二比较器21的第二输入端的电压时控制第二计数值加一；
处理器3具体用于在第一计数值或第二计数值等于预设计数值时，得到第一计数值与第二计数值的差值的绝对值，并判断差值的绝对值是否大于预设差值阈值；
若是，则判定正相差分信号和负相差分信号中存在异常信号。
请参照图2，图2为本发明提供的一种检测电路的电路图，RD+为正相差分信号，RD-为负相差分信号，Vf为参考电压。
在本实施例中，正相检测模块1包括第一比较器11和第一计数器12，负相检测模块2包括第二比较器21和第二计数器22，以第一比较器11和第一计数器12的工作过程为例，首先第一比较器11的两个输入端分别为参考电压和正相差分信号，第一计数器12在参考电压不等于正相差分信号时控制第一计数值加一。例如第一比较器11在正相差分信号等于参考电压时输出低电平，在正相差分信号不等于参考电压时输出高电平，当第一计数器12检测到第一比较器11的输出发生跳变时输出的第一计数值加一。
当正相差分信号和负相差分信号无异常时，正相差分信号相对于参考电压的振幅和负相差分信号相对于参考电压的振幅应当大致相似，因此第一计数值应当近似等于第二计数值，在本申请中为了保证判断的准确性，在第一计数值或第二计数值中任意一个达到预设计数值后，再计算第一计数值与第二计数值的差值的绝对值，若第一计数值与第二计数值的差值的绝对值大于预设差值阈值则判定正相差分信号和负相差分信号中存在异常信号。
由于在正相差分信号和负相差分信号均无异常时，正相差分信号相对于参考电压的振幅和负相差分信号相对于参考电压的振幅是相同的，因此在本申请中的参考电压可以为无异常时的正相差分信号的电压与无异常时的负相差分信号的电压之和的二分之一，使用者可根据正相差分信号和负相差分信号二者的信号强度和精度对参考电压进行调整。
作为一种优选的实施例，还包括与处理器3连接的第三计数器；
处理器3具体用于在第一计数值或第二计数值等于预设计数值时，得到第一计数值与第二计数值的差值的绝对值；
判断差值的绝对值是否大于预设差值阈值；
若差值的绝对值大于预设差值阈值，则将第一计数值与第二计数值均清零，控制第三计数器输出的第三计数值为预设初始计数值，判定正相差分信号和负相差分信号中存在异常信号，并继续执行在第一计数值或第二计数值等于预设计数值时，得到第一计数值与第二计数值的差值的绝对值的步骤；
若差值的绝对值不大于预设差值阈值，则判断第三计数值是否为预设结束计数值；
若第三计数值不为预设结束计数值，则将第一计数值与第二计数值均清零，将第三计数值减一，并继续执行在第一计数值或第二计数值等于预设计数值时，得到第一计数值与第二计数值的差值的绝对值的步骤；
若第三计数值为预设结束计数值，则判定正相差分信号和负相差分信号中不存在异常信号，将第一计数值与第二计数值均清零，并继续执行在第一计数值或第二计数值等于预设计数值时，得到第一计数值与第二计数值的差值的绝对值的步骤。
在本实施例中，为确定正相差分信号和负相差分信号中不存在异常信号还设置了与处理器3连接的第三计数器。在处理器3的判断过程中只要出现一次第一计数值与第二计数值的差值的绝对值大于预设差值阈值的情况就判定正相差分信号和负相差分信号中存在异常信号。但为了避免偶然因素的影响，在判定正相差分信号和负相差分信号均无异常时，需要处理器3进行多次判断。
具体的，首先处理器3在第一计数值或第二计数值中的任意一个等于预设计数值时计算第一计数值与第二计数值的差值的绝对值，然后判断差值的绝对值是否大于预设阈值，若差值的绝对值大于预设差值阈值则判定正相差分信号和负相差分信号中存在异常信号，将第一计数值和第二计数值清零以便处理器3进行下一次判断，同时处理器3控制第三计数器输出预设初始计数值。
若第一计数值与第二计数值的差值的绝对值不大于预设差值阈值则判断第三计数器输出的第三计数值是否为预设结束计数值，若第三计数值不为预设结束计数值则将第三计数器输出的第三计数值减一，并将第一计数值和第二计数值清零以便处理器3进行下一次判断；若第三计数值为预设结束计数值则证明在处理器3的多次判断过程中第一计数值与第二计数值的差值的绝对值均不大于预设差值阈值，因此判定正相差分信号与负相差分信号中不存在异常信号，并将第一计数值和第二计数值清零以便处理器3进行下一次判断。
此外，预设初始计数值与预设结束计数值之间的差值可根据实际情况进行设定，本申请对此不作特别限定。
例如，预设计数值为100，预设差值阈值为40，预设初始计数值为2，预设结束计数值为为0。当第一计数值与第二计数值中的任意一个达到100时，处理器3计算第一计数值与第二计数值的差值的绝对值，如果第一计数值与第二计数值的差值的绝对值小于40则判断第三计数器的输出是否为0，如果第三计数器的输出为0则证明处理器3的三次判断过程中第一计数值与第二计数值的差值的绝对值均不大于40，证明正相差分信号与负相差分信号中不存在异常信号；若第三计数器的输出不为0，则将第三计数器的输出值减一代表处理器3在本次判断过程中第一计数值与第二计数值的差值的绝对值均不大于40；若第一计数值的差值与第二计数值的差值的绝对值大于40，则证明正相差分信号与负相差分信号之间存在异常信号。
作为一种优选的实施例，处理器3还用于:
在判定正相差分信号和负相差分信号中存在异常信号之后，确定第一计数值与第二计数值中较小的计数值所对应的差分信号为异常信号。
在本实施例中，考虑到差分信号异常一般是差分信号的直流电压较低并且交流幅度较小，因此本申请在判定正相差分信号和负相差分信号中存在异常信号之后，将第一计数值与第二计数值中计数值较小的一个所对应的差分信号确定为异常信号，以便使用者准确定位对异常的差分信号并对其进行处理。
本申请还提供了一种差分接收器，包括差分放大器，还包括上述检测电路。
对于本申请提供的差分接收器的相关介绍请参照上述检测电路的实施例，本申请在此不做赘述。
在上述实施例的基础上：
作为一种优选的实施例，差分放大器包括第一电阻41、第二电阻42、第一NMOS43、第二NMOS44及电流源45；
第一电阻41的第一端和第二电阻42的第一端均与电源连接，第一电阻41的第二端与第一NMOS43的漏极连接，第二电阻42的第二端与第二NMOS44的漏极连接，第一NMOS43的源极与第二NMOS44的源极连接且连接的公共端与电流源45的输入端连接，电流源45的接地端接地；
第一NMOS43的栅极和为第二NMOS44的栅极分别为差分放大器的第一输入端和差分放大器的第二输入端，第一电阻41的第二端和第二电阻42的第二端分别为差分放大器的第一输出端和第二输出端。
请参照图3，图3为本发明提供的一种差分接收器的电路图，RD+为正相差分信号，RD-为负相差分信号，Vf为参考电压，OUT+与OUT-为差分放大器的两个输出端。
在本实施例中，差分放大器包括第一电阻41、第二电阻42、第一NMOS43、第二NMOS44及电流源45，通过上述元件实现将两个第一NMOS43的栅极的电压以及第二NMOS44的栅极的电压之间的差值以固定的增益进行放大的功能，差分放大器中第一电阻41的第二端与第二电阻42的第二端分别作为差分放大器的两个输出端与其他设备连接实现差分数据的传输。
作为一种优选的实施例，差分放大器还包括第三电阻46和第四电阻47；
第三电阻46与第四电阻47串联，串联后的电路的一端与第一NMOS43的栅极连接，串联后的电路的另一端与第二NMOS44的栅极连接。
请参照图3，图3为本发明提供的一种差分接收器的电路图。
在本实施例中，差分放大器还包括第三电阻46与第四电阻47，第三电阻46与第四电阻47在差分放大器中起到阻抗匹配的作用，可以减少信号的反射，避免震荡，提升差分接收器的稳定性。
作为一种优选的实施例，还包括第一静电阻抗器48和第二静电阻抗器49；
第一静电阻抗器48与第一NMOS43的栅极连接，第二静电阻抗器49与第二NMOS44的栅极连接。
请参照图3，图3为本发明提供的一种差分接收器的电路图。
在本实施例中，还设置有防静电击穿的第一静电阻抗器48与第二静电阻抗器49，进一步保证了差分接收器的稳定性。
需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种检测电路，其特征在于，包括正相检测模块、负相检测模块和处理器；
所述正相检测模块的输入端与差分接收器中的差分放大器的第一输入端连接，所述负相检测模块的输入端与所述差分放大器的第二输入端连接，其中，所述差分放大器的第一输入端用于输入正相差分信号，所述差分放大器的第二输入端用于输入负相差分信号；
所述正相检测模块用于基于所述正相差分信号的电压输出正相检测信号；
所述负相检测模块用于基于所述负相差分信号的电压输出负相检测信号；
所述处理器用于基于所述正相检测信号和所述负相检测信号判断所述正相差分信号和所述负相差分信号中是否存在异常信号。
2.如权利要求1所述的检测电路，其特征在于，所述正相检测模块包括第一比较器和第一计数器，所述负相检测模块包括第二比较器和第二计数器；
所述第一比较器的第一输入端用于输入参考电压，第二输入端为所述正相检测模块的输入端，输出端与所述第一计数器的输入端连接；
所述第二比较器的第一输入端用于输入所述参考电压，第二输入端为所述负相检测模块的输入端，输出端与所述第二计数器的输入端连接；
所述第一计数器用于在所述参考电压不等于所述第一比较器的第二输入端的电压时控制第一计数值加一；
所述第二计数器用于在所述参考电压不等于所述第二比较器的第二输入端的电压时控制第二计数值加一；
所述处理器具体用于在所述第一计数值或所述第二计数值等于预设计数值时，得到所述第一计数值与所述第二计数值的差值的绝对值，并判断所述差值的绝对值是否大于预设差值阈值；
若是，则判定所述正相差分信号和所述负相差分信号中存在异常信号。
3.如权利要求2所述的检测电路，其特征在于，还包括与所述处理器连接的第三计数器；
所述处理器具体用于在所述第一计数值或所述第二计数值等于所述预设计数值时，得到所述第一计数值与所述第二计数值的差值的绝对值；
判断所述差值的绝对值是否大于所述预设差值阈值；
若所述差值的绝对值大于所述预设差值阈值，则将所述第一计数值与所述第二计数值均清零，控制所述第三计数器输出的第三计数值为预设初始计数值，判定所述正相差分信号和所述负相差分信号中存在异常信号，并继续执行在所述第一计数值或所述第二计数值等于所述预设计数值时，得到所述第一计数值与所述第二计数值的差值的绝对值的步骤；
若所述差值的绝对值不大于所述预设差值阈值，则判断所述第三计数值是否为预设结束计数值；
若所述第三计数值不为所述预设结束计数值，则将所述第一计数值与所述第二计数值均清零，将所述第三计数值减一，并继续执行在所述第一计数值或所述第二计数值等于所述预设计数值时，得到所述第一计数值与所述第二计数值的差值的绝对值的步骤；
若所述第三计数值为所述预设结束计数值，则判定所述正相差分信号和所述负相差分信号中不存在异常信号，将所述第一计数值与所述第二计数值均清零，并继续执行在所述第一计数值或所述第二计数值等于所述预设计数值时，得到所述第一计数值与所述第二计数值的差值的绝对值的步骤。
4.如权利要求2至3任一项所述的检测电路，其特征在于，所述处理器还用于:
在判定所述正相差分信号和所述负相差分信号中存在异常信号之后，确定所述第一计数值与所述第二计数值中较小的计数值所对应的差分信号为异常信号。
5.一种差分接收器，其特征在于，包括差分放大器，还包括如权利要求1至4任一项所述的检测电路。
6.如权利要求5所述的差分接收器，其特征在于，所述差分放大器包括第一电阻、第二电阻、第一NMOS、第二NMOS及电流源；
所述第一电阻的第一端和所述第二电阻的第一端均与电源连接，所述第一电阻的第二端与所述第一NMOS的漏极连接，所述第二电阻的第二端与所述第二NMOS的漏极连接，所述第一NMOS的源极与所述第二NMOS的源极连接且连接的公共端与所述电流源的输入端连接，所述电流源的接地端接地；
所述第一NMOS的栅极和为所述第二NMOS的栅极分别为所述差分放大器的第一输入端和所述差分放大器的第二输入端，所述第一电阻的第二端和所述第二电阻的第二端分别为所述差分放大器的第一输出端和第二输出端。
7.如权利要求6所述的差分接收器，其特征在于，所述差分放大器还包括第三电阻和第四电阻；
所述第三电阻与所述第四电阻串联，串联后的电路的一端与所述第一NMOS的栅极连接，串联后的电路的另一端与所述第二NMOS的栅极连接。
8.如权利要求7所述的差分接收器，其特征在于，还包括第一静电阻抗器和第二静电阻抗器；
所述第一静电阻抗器与所述第一NMOS的栅极连接，所述第二静电阻抗器与所述第二NMOS的栅极连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210339453.1A CN114637717A (zh) | 2022-04-01 | 2022-04-01 | 一种检测电路及差分接收器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210339453.1A CN114637717A (zh) | 2022-04-01 | 2022-04-01 | 一种检测电路及差分接收器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114637717A true CN114637717A (zh) | 2022-06-17 |
Family
ID=81950853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210339453.1A Pending CN114637717A (zh) | 2022-04-01 | 2022-04-01 | 一种检测电路及差分接收器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114637717A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117130963A (zh) * | 2023-10-26 | 2023-11-28 | 成都市易冲半导体有限公司 | 差分信号匹配电路、差分信号匹配方法及通信设备 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101404482A (zh) * | 2007-10-03 | 2009-04-08 | 雅马哈株式会社 | 放大器 |
| CN102088424A (zh) * | 2010-12-24 | 2011-06-08 | 厦门优迅高速芯片有限公司 | 一种信号检测装置 |
| CN103956982A (zh) * | 2014-05-05 | 2014-07-30 | 华侨大学 | 一种用于两级差分放大器的连续时间共模反馈电路 |
| CN104569549A (zh) * | 2014-12-30 | 2015-04-29 | 上海贝岭股份有限公司 | 一种开关电源电流检测电路 |
| CN104716914A (zh) * | 2013-12-16 | 2015-06-17 | 现代自动车株式会社 | 差分放大器的偏移校正设备及其方法 |
| CN106658295A (zh) * | 2017-01-20 | 2017-05-10 | 深圳市中移联半导体科技有限公司 | 一种扬声器直流电压检测电路 |
| CN110350921A (zh) * | 2018-03-15 | 2019-10-18 | Tdk株式会社 | 放大器电路装置和用于校准其的方法 |
-
2022
- 2022-04-01 CN CN202210339453.1A patent/CN114637717A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101404482A (zh) * | 2007-10-03 | 2009-04-08 | 雅马哈株式会社 | 放大器 |
| CN102088424A (zh) * | 2010-12-24 | 2011-06-08 | 厦门优迅高速芯片有限公司 | 一种信号检测装置 |
| CN104716914A (zh) * | 2013-12-16 | 2015-06-17 | 现代自动车株式会社 | 差分放大器的偏移校正设备及其方法 |
| CN103956982A (zh) * | 2014-05-05 | 2014-07-30 | 华侨大学 | 一种用于两级差分放大器的连续时间共模反馈电路 |
| CN104569549A (zh) * | 2014-12-30 | 2015-04-29 | 上海贝岭股份有限公司 | 一种开关电源电流检测电路 |
| CN106658295A (zh) * | 2017-01-20 | 2017-05-10 | 深圳市中移联半导体科技有限公司 | 一种扬声器直流电压检测电路 |
| CN110350921A (zh) * | 2018-03-15 | 2019-10-18 | Tdk株式会社 | 放大器电路装置和用于校准其的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117130963A (zh) * | 2023-10-26 | 2023-11-28 | 成都市易冲半导体有限公司 | 差分信号匹配电路、差分信号匹配方法及通信设备 |
| CN117130963B (zh) * | 2023-10-26 | 2024-01-23 | 成都市易冲半导体有限公司 | 差分信号匹配电路、差分信号匹配方法及通信设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10291333B2 (en) | Measurement of voltage standing wave ratio of antenna system | |
| JP4390706B2 (ja) | フェイルセーフ差動増幅器回路 | |
| EP3734414B1 (en) | Signal detector | |
| US10855264B1 (en) | Circuit for generating differential reference voltages, circuit for detecting signal peak, and electronic device | |
| US20100332695A1 (en) | Information detecting apparatus and method | |
| CN114637717A (zh) | 一种检测电路及差分接收器 | |
| CN103166587A (zh) | 音频处理电路 | |
| US10114064B2 (en) | Error detection device | |
| US9510119B2 (en) | Method and device for detecting function of loudspeaker module | |
| KR102532885B1 (ko) | 복조회로 및 이를 갖는 무선 전력 송신기 | |
| JP2011228826A (ja) | インターフェイス装置 | |
| US10184982B2 (en) | Circuit and method for differential signal skew detection | |
| CN113866504A (zh) | 绝缘阻抗的检测电路、检测装置及检测方法 | |
| CN210536594U (zh) | 射频保护电路及装置 | |
| CN108362937A (zh) | 一种输入功率侦测电路及pol | |
| CN110492854B (zh) | 射频保护电路及装置 | |
| US5508645A (en) | Circuit for raising a minimum threshold of a signal detector | |
| CN111009975B (zh) | 异物侦测方法及具有异物侦测功能的电源系统 | |
| US20180260350A1 (en) | Differential amplitude detector | |
| KR102012233B1 (ko) | 무선 전압감지회로 | |
| EP3276826B1 (en) | Precise signal swing squelch detector | |
| WO2001069746A2 (en) | Method and apparatus for early ac power failure detection | |
| US11804834B2 (en) | Electromagnetic interference regulator by use of capacitive parameters of field-effect transistor | |
| KR102567080B1 (ko) | 수신 장치 | |
| CN214953740U (zh) | 一种电流突变检测电路以及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Building 5, No. 1508, Xiangjiang Road, High-tech Zone, Suzhou City, Jiangsu Province, 215129 Applicant after: Suzhou Lianxun Instrument Co.,Ltd. Address before: 215129 Building 1, No. 1508, Xiangjiang Road, high tech Zone, Suzhou, Jiangsu Applicant before: STELIGHT INSTRUMENT Inc. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220617 |