CN114629492A - 一种高速低功耗高压驱动电路 - Google Patents

Abstract

本发明公开了一种高速低功耗高压驱动电路，包括N型DMOS管N1、P型DMOS管P1、稳压管D1、反相器驱动电路（X1，X2，X3）、低压NMOS管（N2，N3，N5，N7，N8）、高压NMOS管（N4，N6）、低压PMOS管（P2，P3，P4，P5），电阻（R1，R2，R3）及电容（C1，C2），低压PMOS管P4的源端连接高压NMOS管N4的源端，低压PMOS管P4的漏端连接低压NMOS管N7的漏端，低压PMOS管P5的源端连接高压NMOS管N6的源端，低压PMOS管P5的漏端连接低压NMOS管N8的漏端，本发明电路结构简单，与常用的高压驱动电路相比只增加了非常少的器件，应用成本低。

Description

一种高速低功耗高压驱动电路

技术领域

本发明属于模拟集成电路设计领域，具体涉及一种高速低功耗高压驱动电路。

背景技术

在集成电路设计过程中，我们经常会碰到各种高压驱动电路，为了适应高耐压和大电流的使用要求，高压驱动电路的功率输出管通常会选用高压LDMOS或高压VDMOS，这两类DMOS管的漏源击穿电压一般都比较高，其击穿电压可以是几十伏特，也可以是几百伏特，但是它们的栅源击穿电压却都很低，一般栅源击穿电压低于10V。

基于上述原因，DMOS（LDMOS或VDMOS）管不能直接由电源电压进行驱动，目前通用的解决方案如图1所示：图中N1为功率输出级的N型DMOS管，其漏源击穿电压高于高压电源VDD，其栅源击穿电压低于10V；P1为功率输出级的P型DMOS管，其漏源击穿电压高于高压电源VDD，其栅源击穿电压低于10V；X1、X2、X3为反相器驱动电路，它们工作于由高压电源VDD产生的低压电源（一般为5V），即N型DMOS管由低压电源直接驱动；N2、N3、N5为低压NMOS管，电流偏置Ibias流过N2，N3与N5镜像N2中流过的电流；N4、N6为高压NMOS管，它们的漏源击穿电压高于高压电源VDD，其栅源击穿电压低于10V；P2、P3为低压PMOS管；R1为电阻器；D1为稳压管，其反向击穿电压为6V左右。

该电路的工作原理为：

当输入信号IN变为高电平时，信号Ngate变为低电平，输出级功率管N1关断；信号INB为低电平，N3、N4及P2、P3全部关断；信号INE为高电平，N5、N6导通，导通电流取决于Ibias电流值和N5与N2的镜像比例，该电流将D1反向击穿，将信号Pgate电压拉低到VDD-6V，所以输出级功率管P1管导通，输出电压OUT变为高电平，同时输出级功率管P1的栅源电压被钳位在6V，P1工作在安全电压范围。

当输入信号IN变为低电平时，信号INE为低电平，N5和N6全部关断；信号INB为高电平，N3、N4及P2、P3导通，导通电流取决于Ibias电流值和N3与N2及P3与P2的镜像比例，该电流将信号Pgate电压拉高到VDD的电压，输出级功率管P1管关断，电阻R1在信号Pgate电压接近VDD的电压P3工作在线性区时持续提供对信号Pgate的上拉电流；信号Ngate信号变为高电平，输出级功率管N1导通，输出电压OUT变为低电平，N1的栅源电压为5V的低压电源，N1工作在安全电压范围。

根据该电路的工作原理我们得出下面的结论：N3、N5镜像电流的大小决定了信号Pgate的电压变化速度，如果该电路应用于高频信号驱动时，N3、N5中流过的镜像电流就需要非常大，如果输入信号IN为1MHz的信号，N3与N5中流过镜像电流可能会达到几十毫安培甚至上百毫安培，这将导致整个电路的功耗电流非常大，引起电路发热甚至损坏，同时也不符合绿色低功耗的主旋律。

发明内容

为达到上述目的，本发明的技术方案如下：一种高速低功耗高压驱动电路，本发明在满足高频高压信号应用的同时，又将电路的功耗控制在非常低的水平，所述电路包括N型DMOS管N1、P型DMOS管P1、稳压管D1、反相器驱动电路（X1，X2，X3）、低压NMOS管（N2，N3，N5，N7，N8）、高压NMOS管（N4，N6）、低压PMOS管（P2，P3，P4，P5），电阻（R1，R2，R3）及电容（C1，C2）；

电阻R1的一端连接PMOS管P3的源端，电阻R1的另一端连接PMOS管P3的漏端，稳压管D1的阳极连接P型DMOS管P1的栅端，稳压管D1的阴极连接在P型DMOS管P1的源端。

N型DMOS管N1的漏端和P型DMOS管P1的漏端连接，P型DMOS管P1的栅端连接PMOS管P3的漏端和NMOS管N6的漏端之间，N型DMOS管N1的源端接地，P型DMOS管P1的源端接VDD，N型DMOS管N1和P型DMOS管P1的连接点接输出信号OUT。

所述低压PMOS管P4的栅端连接所述电阻R2，所述低压PMOS管P4的源端连接所述高压NMOS管N4的源端，所述低压PMOS管P4的漏端连接所述低压NMOS管N7的漏端；

所述低压PMOS管P5的栅端连接所述电阻R3，所述低压PMOS管P5的源端连接所述高压NMOS管N6的源端，所述低压PMOS管P5的漏端连接所述低压NMOS管N8的漏端。

作为本发明的一种改进，所述高压NMOS管N4的栅端接INB信号，所述电阻R2另一端连接所述高压NMOS管N4的栅端，所述高压NMOS管N4的源端接低压NMOS管N3的漏端，所述高压NMOS管N6的栅端接INE信号，所述电阻R3的另一端连接所述高压NMOS管N6的栅端，所述高压NMOS管N6的源端接低压NMOS管N5的漏端。

作为本发明的一种改进，所述高压NMOS管N4的漏端连接低压PMOS管P2的漏端，低压PMOS管P2的栅端与漏端相连，所述高压NMOS管N6的漏端连接低压PMOS管P3的漏端，所述低压PMOS管P2与低压PMOS管P3栅端相连，低压PMOS管P2的源端与低压PMOS管P3的源端相连。

作为本发明的一种改进，电容C1一端连接PMOS管P4的栅端和电阻R2连接点，其另一端接地，电容C2一端连接PMOS管P5的栅端和电阻R3的连接点，其另一端接地，当信号INE为高电平，INE的高电平信号经由电阻R3给电容C2充电，电阻R3和电容C2的值满足：R3*C2=5n。

作为本发明的一种改进，当信号INB为高电平时，INB的高电平信号经由电阻R2给电容C1充电，电阻R2和电容C1的值满足R2*C1=5n。

作为本发明的一种改进，当所述P型DMOS管P1的寄生栅电容为10pF时，Pgate的电压翻转时间小于1nS。

作为本发明的一种改进，所述低压NMOS管N3与低压NMOS管N2的栅端相连，低压NMOS管N3与低压NMOS管N2连接点连接低压NMOS管N7的栅端、低压NMOS管N5的栅端及低压NMOS管N8的栅端，低压NMOS管N2的源端接地，低压NMOS管N2的漏端接电流源Ibias，低压NMOS管N2的漏端和栅端相连。

作为本发明的一种改进，反相器电路连接IN信号，所述反相器X1、反相器X2及反相器X3依次连接，反相器X1的输出端连接反相器X2的输入端，反相器X2的输出端连接反相器X3的输入端，反相器X3的输出端连接于N型DMOS管N1的栅端，反相器X1的输入端接信号IN，反相器X1输出信号INB，反相器X2输出信号INE。

相对于现有技术,本发明的有益效果为：

1）本发明电路结构简单，与常用的高压驱动电路相比只增加了非常少的器件，应用成本低；

2）本发明将100mA大电流与10uA小电流配合驱动功率管，保证驱动电路高速工作又具有非常低的功耗电流，利用电阻给电容充电，控制大电流的导通时间，驱动电路功耗电流大幅降低，在1HMz应用频率下由常用电路的100mA降低为1mA；

3）本发明中驱动电路的最高工作频率可以达到10MHz以上。

附图说明

图1为现有技术中高压驱动电路结构示意图。

图2为本发明中高压驱动电路结构示意图。

图3为本实施例中相关波形示意图。

具体实施方式

下面结合附图和具体实施方式，进一步阐明本发明，应理解下述具体实施方式仅用于说明本发明而不用于限制本发明的范围。

实施例：参阅图2，一种高速低功耗高压驱动电路，所述电路包括N型DMOS管N1、P型DMOS管P1、稳压管D1、反相器驱动电路（X1，X2，X3）、低压NMOS管（N2，N3，N5，N7，N8）、高压NMOS管（N4，N6）、低压PMOS管（P2，P3，P4，P5），电阻（R1，R2，R3）及电容（C1，C2）。

其中N1为功率输出级N型DMOS管，其漏源的击穿电压高于高压电源VDD，其栅源击穿电压低于10V，P1为功率输出级P型DMOS管，其漏源击穿电压高于高压电源VDD，其栅源击穿电压低于10V，反相器驱动电路X1/X2/X3工作于由高压电源VDD产生的低压电源，一般为5V电源，即N型DMOS管N1由低压电源直接驱动，电流偏置Ibias流过低压NMOS管N2，低压NMOS管N3，低压NMOS管N5，低压NMOS管N7，低压NMOS管N8镜像低压NMOS管N2中流过的电流，高压NMOS管（N4，N6）的漏源击穿电压高于高压电源VDD，其栅源击穿电压低于10V，稳压管D1的反向击穿电压为6V左右。

进一步地，所述低压PMOS管P4的栅端连接所述电阻R2，所述低压PMOS管P4的源端连接所述高压NMOS管N4的源端，所述低压PMOS管P4的漏端连接所述低压NMOS管N7的漏端；

进一步地，所述低压PMOS管P5的栅端连接所述电阻R3，所述低压PMOS管P5的源端连接所述高压NMOS管N6的源端，所述低压PMOS管P5的漏端连接所述低压NMOS管N8的漏端。

进一步地，所述高压NMOS管N4的栅端接INB信号，所述电阻R2连接所述高压NMOS管N4的栅端，所述高压NMOS管N4的源端接低压NMOS管N3，所述高压NMOS管N6的栅端接INE信号，所述电阻R3连接所述高压NMOS管N6的栅端，所述高压NMOS管N6的源端接低压NMOS管N5。

进一步地，所述高压NMOS管N4的漏端连接低压PMOS管P2，所述高压NMOS管N6的漏端连接低压PMOS管P3，所述低压PMOS管P2与低压PMOS管P3栅端相连。

进一步地，所述低压NMOS管N3、低压NMOS管N7、低压NMOS管N5、低压NMOS管N8及低压NMOS管N2的栅端相连，低压NMOS管N3、低压NMOS管N7、低压NMOS管N5、低压NMOS管N8及低压NMOS管N2的源端均接地。

进一步地，反相器电路连接IN信号，所述反相器X1、反相器X2及反相器X3依次连接并连接于N型DMOS管N1的栅端，所述N型DMOS管N1与P型DMOS管P1相连。

本电路中，当输入信号IN变为高电平时，信号Ngate变为低电平，输出级功率管N1关断；信号INB为低电平，低压NMOS管N3、低压NMOS管N4、低压NMOS管N7以及低压PMOS管P2、低压PMOS管P3、低压PMOS管P4全部关断；信号INE为高电平，高压管N6导通，P5的栅极电压初始值为0V，P5、N8导通，导通电流为N8的镜像电流（ N8与N2组成电流镜，两个管子的尺寸比例决定镜像电流比例），脉冲导通电流设计值为100mA，该电流将D1反向击穿，将信号Pgate电压快速拉低到VDD-6V，所以输出级功率管P1导通，输出电压OUT变为高电平，同时输出级功率管P1的栅源电压被钳位在6V，P1工作在安全电压范围；INE的高电平信号经由电阻R3给电容C2充电，合理设计电阻R3和电容C2的值，使得：

R3*C2=5n

其中，n代表数量级，如m、u、n。也可以描述为1E-9。电阻R3给电容C2充电约10nS后，P5的栅极电压升高为与INE相同的电压，P5与N8关断，N5在INE变为高电平后始终导通，设计N5的镜像电流为10uA，则流经N6的电流由100mA流过10nS后切换为10uA，并继续保持Pgate的电压为VDD-6V。

当输入信号IN变为低电平时，信号INE为低电平，信号INB为高电平，N5、N6、N8和P5全部关断；高压管N4导通，P4的栅极电压初始值为0V，P4、N7导通，导通电流为N7的镜像电流，设计值为100mA，该电流经P2、P3镜像后将信号Pgate电压快速拉高到VDD电压，输出级功率管P1管关断，电阻R1在信号Pgate电压接近VDD的电压，P3工作在线性区时持续提供对信号Pgate的上拉电流；INB的高电平信号经由电阻R2给电容C1充电，合理设计电阻R2和电容C1的值，使得：

R2*C1=5n

其中，n代表数量级，如m、u、n。也可以描述为1E-9。电阻R2给电容C1充电约10nS后，P4的栅极电压升高为与INB相同的电压，P4与N7关断，N3在INB变为高电平后始终导通，设计N3的镜像电流为10uA，则流经N4的电流由100mA流过10nS后切换为10uA，并继续保持Pgate的电压为VDD；信号IN为低电平，信号Ngate信号变为高电平，输出级功率管N1导通，N1导通，把输出拉低，输出电压OUT变为低电平，N1的栅源电压为5V的低压电源，N1工作在安全电压范围。

相关信号的波形示意图如图3所示。

因为100mA的功耗电流只工作10nS时间，所以本发明的功耗电流大幅降低，在输入信号IN为1MHz的应用条件下，本发明的功耗电流由100mA降低为1mA。同时，在功率输出管P1的寄生栅电容为10pF的条件下，Pgate的电压翻转时间小于1nS，本发明的最高工作频率可以达到10MHz以上。

需要说明的是，以上内容仅仅说明了本发明的技术思想，不能以此限定本发明的保护范围，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰均落入本发明权利要求书的保护范围之内。

Claims (8)

1.一种高速低功耗高压驱动电路，其特征在于，所述电路包括N型DMOS管N1、P型DMOS管P1、稳压管D1、反相器驱动电路（X1，X2，X3）、低压NMOS管（N2，N3，N5，N7，N8）、高压NMOS管（N4，N6）、低压PMOS管（P2，P3，P4，P5），电阻（R1，R2，R3）及电容（C1，C2），稳压管D1和电阻R1连接于P型DMOS管P1的栅端；

所述低压PMOS管P4的栅端连接所述电阻R2，所述低压PMOS管P4的源端连接所述高压NMOS管N4的源端，所述低压PMOS管P4的漏端连接所述低压NMOS管N7的漏端；

所述低压PMOS管P5的栅端连接所述电阻R3，所述低压PMOS管P5的源端连接所述高压NMOS管N6的源端，所述低压PMOS管P5的漏端连接所述低压NMOS管N8的漏端。

2.根据权利要求1所述的一种高速低功耗高压驱动电路，其特征在于，所述高压NMOS管N4的栅端接INB信号，所述电阻R2连接所述高压NMOS管N4的栅端，所述高压NMOS管N4的源端接低压NMOS管N3，所述高压NMOS管N6的栅端接INE信号，所述电阻R3连接所述高压NMOS管N6的栅端，所述高压NMOS管N6的源端接低压NMOS管N5。

3.根据权利要求1所述的一种高速低功耗高压驱动电路，其特征在于，所述高压NMOS管N4的漏端连接低压PMOS管P2，所述高压NMOS管N6的漏端连接低压PMOS管P3，所述低压PMOS管P2与低压PMOS管P3栅端相连。

4.根据权利要求2所述的一种高速低功耗高压驱动电路，其特征在于，当信号INE为高电平，INE的高电平信号经由电阻R3给电容C2充电，电阻R3和电容C2的值满足：R3*C2=5n。

5.根据权利要求2所述的一种高速低功耗高压驱动电路，其特征在于，当信号INB为高电平时，INB的高电平信号经由电阻R2给电容C1充电，电阻R2和电容C1的值满足R2*C1=5n。

6.根据权利要求1所述的一种高速低功耗高压驱动电路，其特征在于，当所述P型DMOS管P1的寄生栅电容为10pF时，Pgate的电压翻转时间小于1nS。

7.根据权利要求1所述的一种高速低功耗高压驱动电路，其特征在于，所述低压NMOS管N3、低压NMOS管N7、低压NMOS管N5、低压NMOS管N8及低压NMOS管N2的栅端相连。

8.根据权利要求1所述的一种高速低功耗高压驱动电路，其特征在于，反相器电路连接IN信号，所述反相器X1、反相器X2及反相器X3依次连接并连接于N型DMOS管N1的栅端，所述N型DMOS管N1与P型DMOS管P1相连。

Images