CN114628376A - 一种功率模块及其制作方法 - Google Patents

一种功率模块及其制作方法 Download PDF

Info

Publication number
CN114628376A
CN114628376A CN202011465254.2A CN202011465254A CN114628376A CN 114628376 A CN114628376 A CN 114628376A CN 202011465254 A CN202011465254 A CN 202011465254A CN 114628376 A CN114628376 A CN 114628376A
Authority
CN
China
Prior art keywords
metal layer
power module
chip
layer
lining plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011465254.2A
Other languages
English (en)
Inventor
秦光远
方超
常桂钦
罗海辉
彭勇殿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Semiconductor Co Ltd filed Critical Zhuzhou CRRC Times Semiconductor Co Ltd
Priority to CN202011465254.2A priority Critical patent/CN114628376A/zh
Publication of CN114628376A publication Critical patent/CN114628376A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

本发明属于一种功率模块，具体是涉及到一种功率模块及其制作方法，功率模块包括基板、衬板、芯片及封装壳体，所述衬板包括陶瓷层及上覆金属层、下覆金属层；还包括母排端子，所述母排端子与上覆金属层一体成型；制作方法包括通过冲压使母排端子与上覆金属层一体成型；将上覆金属层和下覆金属层分别连接在陶瓷层的上表面和下表面；将芯片连接在衬板上；使芯片与上覆金属层电性连接；将衬板连接在基板上；将封装壳体安装在基板上；在封装壳体的内部填充绝缘胶；本发明母排端子与上覆金属层一体成型，减少了焊接界面，消除了传统焊接或超声波键合的功率模块中母排端子与上覆金属层接触界面可靠性薄弱的问题，提升了功率模块的温度冲击可靠性。

Description

一种功率模块及其制作方法
技术领域
本发明属于一种功率模块，具体是涉及到一种功率模块及其制作方法。
背景技术
传统的功率模块中衬板与母排端子相连接的方式一般为使用焊料焊接或超声键合连接。无论是使用焊料焊接或者超声波键合，衬板与母排端子接触界面都是模块的薄弱环节，尤其是在高温的环境下，焊层及超声键合连接层容易发生退化，严重时甚至会发生断裂。
综上所述，传统的DBC衬板与铜母排端子的连接方式，存在以下几个缺点：
1)焊接型的连接方式，是在焊料和金属层之间形成介金属化合物，该化合物耐温度循环能力差，尤其在高温时还会发生重熔，严重影响功率模块可靠性；
2)超声键合型的连接方式，是在母排段子与衬板的接触面上产生金属结构的破裂重组，重组形成的金属接触面结构，其耐温度循环能力虽然强于焊接型的介金属化合物，但仍然是模块可靠性的薄弱环节，尤其高温条件，可靠性会进一步下降；
3)无论是焊接型还是超声键合型的连接方式，都需要单独的工艺步骤，工艺效率低且工艺成本高，同时对工艺控制要求高，该工艺的失效率还会影响产品的良率；
4)多个衬板封装在同一个模块内，在设计上需预留足够的空间进行衬板间的互连，如引线键合互连或焊接互连，进而挤压芯片的面积，无法进一步提升模块的功率密度。
发明内容
本发明要解决的技术问题是提供一种可靠性高的功率模块及其制作方法。
本发明提供一种功率模块，包括基板、设置在基板上的衬板、设置在衬板上的芯片及设置在基板上的封装壳体，所述衬板包括陶瓷层及设置在陶瓷层上的上覆金属层、下覆金属层；还包括母排端子，所述母排端子与上覆金属层一体成型，所述母排端子背离上覆金属层的一端延伸至封装壳体外。
更进一步地，所述基板背离衬板的一面上设置有多个翅片。
更进一步地，所述母排端子、上覆金属层及下覆金属层的厚度为0.1～2mm。
更进一步地，所述母排端子、上覆金属层及下覆金属层的材质选自于包括铜、铜钼合金、铝碳化硅在内的任意一种。
本发明还提供另一种功率模块，包括封装壳体、散热体、设置在散热体上的衬板及设置在衬板上的芯片，所述衬板包括陶瓷层及设置在陶瓷层上的上覆金属层、下覆金属层；所述衬板和散热体均设置有两组，每组衬板中的上覆金属层均一体成型有母排端子，两组衬板中的下覆金属层分别与两组散热体接触，所述芯片设置在两组衬板之间，所述母排端子背离上覆金属层的一端延伸至封装壳体外。
更进一步地，所述散热体的内部设置有流道，所述流道与外部的冷却液循环系统连接。
更进一步地，所述散热体的材质选自铝或铝合金。
本发明提供一种功率模块的制作方法，该方法包括以下步骤：
S1、通过冲压使母排端子与上覆金属层一体成型；
S2、将母排端子折弯并对母排端子做硬化处理；
S3、将上覆金属层和下覆金属层通过直接覆铜法或钎焊法连接在陶瓷层的上表面和下表面；
S4、通过焊接或烧结将芯片连接在衬板上；
S5、通过引线键合使芯片与上覆金属层电性连接；
S6、通过焊接或烧结将衬板连接在基板上；
S7、将封装壳体安装在基板上，使衬板与芯片位于封装壳体内，母排端子背离上覆金属层的一端延伸至封装壳体外；
S8、在封装壳体的内部填充绝缘胶，以实现功率模块内部的密封和电气绝缘保护。
本发明还提供另一种功率模块的制作方法，该方法包括以下步骤：
S1、通过冲压使母排端子与上覆金属层一体成型；
S2、将上覆金属层和下覆金属层通过直接覆铜法或钎焊法连接在陶瓷层的上表面和下表面；
S3、通过焊接或烧结将芯片连接在其中一组衬板上；
S4、通过引线键合使芯片与两组衬板内的上覆金属层连接，实现芯片与上覆金属层电路间的互连；
S5、通过焊接或烧结将垫片连接在未设置芯片的另一组衬板上；
S6、将两组衬板之间进行焊接，使芯片位于两组衬板之间，且芯片与垫片同时进行焊接；
S7、将母排端子折弯并对母排端子做硬化处理；
S8、通过密封胶和/或螺钉紧固的方式将封装壳体安装在两组散热体之间，使衬板与芯片位于封装壳体内，且两组衬板中的下覆金属层分别与两组散热体接触，所述母排端子背离上覆金属层的一端延伸至封装壳体外；
S9、在封装壳体内部填充绝缘胶，以实现功率模块内部的密封和电气绝缘保护。
更进一步地，步骤S8中还包括：在衬板和散热体之间涂覆用于辅助散热的导热硅胶。
本发明的有益效果是：
1)母排端子与上覆金属层一体成型，减少了焊接界面，消除了传统焊接或超声波键合的功率模块中母排端子与上覆金属层接触界面可靠性薄弱的问题，提升了功率模块的温度冲击可靠性。
2)在设计上无需预留足够的空间进行衬板和母排端子之间的互连，衬板表面的可利用面积增加，进而可以增加芯片的面积，有利于模块功率的提升。
3)取消了母排端子和衬板之间的焊接工艺步骤，减少了模块封装的工序，降低了工艺成本，提高了工艺效率和封装效率，提升了功率模块的可制造性，并且可避免焊接过程中焊料的飞溅，封装成品率更高。
4)在低压衬板中，不同电极金属间隔小，能够使小面积控制信号可靠的引出。
5)取消了母排端子和衬板之间的超声键合工艺步骤，避免了超声键合过程中衬板破碎和产生金属碎屑的风险，封装成品率更高。
附图说明
图1为本发明功率模块中上覆金属层的俯视图。
图2为本发明功率模块实施例一的结构示意图。
图3为本发明功率模块实施例二的结构示意图。
图4为本发明功率模块实施例三的结构示意图。
在图中，10-基板；20-衬板；21-上覆金属层；22-陶瓷层；23-下覆金属层；30-芯片；40-母排端子；50-封装壳体；60-散热体。
具体实施方式
实施例一
如附图1-2所示，本实施例一提供一种功率模块，包括基板10、衬板20、芯片30和封装壳体50，衬板20设置在基板10上，芯片30设置在衬板20上，封装壳体50设置在基板10上，且衬板20和芯片30位于封装壳体50内；所述衬板20包括陶瓷层22及设置在陶瓷层22上的上覆金属层21、下覆金属层23；还包括母排端子40，所述母排端子40与上覆金属层21通过冲压一体成型，所述母排端子40背离上覆金属层21的一端延伸至封装壳体50外。
其中，所述封装壳体50里设置有绝缘胶，以实现功率模块内部的密封和电气绝缘保护，优选绝缘胶为硅胶或树脂。所述母排端子40、上覆金属层21及下覆金属层23的厚度为0.1～2mm。所述母排端子40、上覆金属层21及下覆金属层23的材质选自于包括铜、铜钼合金、铝碳化硅在内的任意一种，或选自其他具有良好电、热、机械性能的金属-金属合金材料、金属-陶瓷合金材料、粉末冶金材料。
本实施例一中，所述基板10为平板状，使得功率模块体积更小，结构更紧凑。
实施例二
本实施例二基于实施例一，如图3所示，与实施例一不同的是，所述基板10背离衬板20的一面上设置有多个翅片，使得基板10呈针翅型，增大了基板10的散热面积，基板10的散热性能更好。
本发明还提供一种功率模块的制作方法，该种制作方法适用于实施例一和实施例二所述的功率模块，该方法包括以下步骤：
S1、通过冲压工艺使母排端子40与上覆金属层21一体成型；
S2、将母排端子40折弯，便于母排端子40与其他部件连接，并对母排端子40做硬化处理，增加母排端子40的强度；
S3、通过烧结或活性钎焊将上覆金属层21和下覆金属层23通过直接覆铜法或钎焊法连接在陶瓷层22的上表面和下表面；
S4、通过焊接或烧结将芯片30连接在衬板20上；
S5、通过引线键合使芯片30与上覆金属层21连接，实现芯片30与上覆金属层21电路间的互连；
S6、通过焊接或烧结将衬板20连接在基板10上；
S7、通过密封胶和/或螺钉紧固的方式将封装壳体50安装在基板10上，使衬板20与芯片30位于封装壳体50内，母排端子40背离上覆金属层21的一端延伸至封装壳体50外；
S8、在封装壳体50的内部填充绝缘胶，以实现功率模块内部的密封和电气绝缘保护，优选绝缘胶为硅胶或树脂。
实施例三
如图4所示，本实施例三提供一种功率模块，与实施例一不同的是，本实施例三包括封装壳体50、散热体60、设置在散热体60上的衬板20及设置在衬板20上的芯片30，所述衬板20包括陶瓷层22及设置在陶瓷层22上的上覆金属层21、下覆金属层23；还包括母排端子40，所述母排端子40与上覆金属层21通过冲压一体成型，所述衬板20和散热体60均设置有两组，每组衬板20中的上覆金属层21均一体成型有母排端子40，两组衬板20中的下覆金属层23分别与两组散热体60接触，所述芯片30设置在两组衬板20之间，所述母排端子40背离上覆金属层21的一端延伸至封装壳体50外。本实施例三提供的功率模块，可对芯片30进行双面散热，散热性能更好，提升了芯片30工作时的稳定性。
本实施例中，所述散热体60的内部设置有流道，所述流道与外部的冷却液循环系统连接，冷却液沿散热体60内的流道流过，从而对芯片30进行散热。其中，流道可以为贯通流道或针翅型流道。
本实施例中，所述散热体60的材质选自铝或铝合金，具有良好的导热性能，可进一步提升散热性能。
其中，所述封装壳体50里设置有绝缘胶，以实现功率模块内部的密封和电气绝缘保护，优选绝缘胶为硅胶或树脂。所述母排端子40、上覆金属层21及下覆金属层23的厚度为0.1～2mm。所述母排端子40、上覆金属层21及下覆金属层23的材质选自于包括铜、铜钼合金、铝碳化硅在内的任意一种，或选自其他具有良好电、热、机械性能的金属-金属合金材料、金属-陶瓷合金材料、粉末冶金材料。
本发明还提供一种功率模块的制作方法，该种制作方法适用于实施例三所述的功率模块，该方法包括以下步骤：
S1、通过冲压工艺使母排端子40与上覆金属层21一体成型；
S2、将上覆金属层21和下覆金属层23通过直接覆铜法或钎焊法连接在陶瓷层22的上表面和下表面；
S3、通过焊接或烧结将芯片30连接在其中一组衬板20上；
S4、通过引线键合使芯片30与两组衬板20内的上覆金属层21连接，实现芯片30与上覆金属层21电路间的互连；
S5、通过焊接或烧结将垫片连接在未设置芯片30的另一组衬板20上；
S6、将两组衬板20之间进行焊接，使芯片30位于两组衬板20之间，且芯片30与垫片同时进行焊接；
S7、将母排端子40折弯，便于母排端子40与其他部件连接，并对母排端子40做硬化处理，增加母排端子40的强度；
S8、通过密封胶和/或螺钉紧固的方式将封装壳体50安装在两组散热体60之间，使衬板20与芯片30位于封装壳体50内，且两组衬板20中的下覆金属层23分别与两组散热体60接触，所述母排端子40背离上覆金属层21的一端延伸至封装壳体50外；
S9、在封装壳体50内部填充绝缘胶，以实现功率模块内部的密封和电气绝缘保护。
其中，在步骤S8中还包括：在衬板20和散热体60之间涂覆用于辅助散热的导热硅胶，提升热传导能力，进而提升散热能力。
本发明所提供的功率模块与现有技术相比：
1)母排端子40与上覆金属层21一体成型，减少了焊接界面，消除了传统焊接或超声波键合的功率模块中母排端子40与上覆金属层21接触界面可靠性薄弱的问题，提升了功率模块的温度冲击可靠性。
2)在设计上无需预留足够的空间进行衬板20和母排端子40间的互连，衬板20表面的可利用面积增加，进而可以增加芯片30的面积，有利于模块功率的提升。
3)取消了母排端子40和衬板20之间的焊接工艺步骤，减少了模块封装的工序，降低了工艺成本，提高了工艺效率和封装效率，提升了功率模块的可制造性。并且可避免焊接过程中焊料的飞溅，封装成品率更高。
4)在低压衬板20中，不同电极金属间隔小，能够使小面积控制信号可靠的引出。
5)取消了母排端子40和衬板20之间的超声键合工艺步骤，避免了超声键合过程中衬板20破碎和产生金属碎屑的风险，封装成品率更高。

Claims (10)

1.一种功率模块，其特征是，包括基板(10)、设置在基板(10)上的衬板(20)、设置在衬板(20)上的芯片(30)及设置在基板(10)上的封装壳体(50)，所述衬板(20)包括陶瓷层(22)及设置在陶瓷层(22)上的上覆金属层(21)、下覆金属层(23)；还包括母排端子(40)，所述母排端子(40)与上覆金属层(21)一体成型，所述母排端子(40)背离上覆金属层(21)的一端延伸至封装壳体(50)外。
2.如权利要求1所述的功率模块，其特征是，所述基板(10)背离衬板(20)的一面上设置有多个翅片。
3.如权利要求1所述的功率模块，其特征是，所述母排端子(40)、上覆金属层(21)及下覆金属层(23)的厚度为0.1～2mm。
4.如权利要求1所述的功率模块，其特征是，所述母排端子(40)、上覆金属层(21)及下覆金属层(23)的材质选自于包括铜、铜钼合金、铝碳化硅在内的任意一种。
5.一种功率模块，其特征是，包括封装壳体(50)、散热体(60)、设置在散热体(60)上的衬板(20)及设置在衬板(20)上的芯片(30)，所述衬板(20)包括陶瓷层(22)及设置在陶瓷层(22)上的上覆金属层(21)、下覆金属层(23)；所述衬板(20)和散热体(60)均设置有两组，每组衬板(20)中的上覆金属层(21)均一体成型有母排端子(40)，两组衬板(20)中的下覆金属层(23)分别与两组散热体(60)接触，所述芯片(30)设置在两组衬板(20)之间，所述母排端子(40)背离上覆金属层(21)的一端延伸至封装壳体(50)外。
6.如权利要求5所述的功率模块，其特征是，所述散热体(60)的内部设置有流道，所述流道与外部的冷却液循环系统连接。
7.如权利要求5或6所述的功率模块，其特征是，所述散热体(60)的材质选自铝或铝合金。
8.一种如权利要求1-4任一项所述的功率模块的制作方法，其特征是，该方法包括以下步骤：
S1、通过冲压使母排端子(40)与上覆金属层(21)一体成型；
S2、将母排端子(40)折弯并对母排端子(40)做硬化处理；
S3、将上覆金属层(21)和下覆金属层(23)通过直接覆铜法或钎焊法连接在陶瓷层(22)的上表面和下表面；
S4、通过焊接或烧结将芯片(30)连接在衬板(20)上；
S5、通过引线键合使芯片(30)与上覆金属层(21)电性连接；
S6、通过焊接或烧结将衬板(20)连接在基板(10)上；
S7、将封装壳体(50)安装在基板(10)上，使衬板(20)与芯片(30)位于封装壳体(50)内，母排端子(40)背离上覆金属层(21)的一端延伸至封装壳体(50)外；
S8、在封装壳体(50)的内部填充绝缘胶，以实现功率模块内部的密封和电气绝缘保护。
9.一种如权利要求5-7任一项所述的功率模块的制作方法，其特征是，该方法包括以下步骤：
S1、通过冲压使母排端子(40)与上覆金属层(21)一体成型；
S2、将上覆金属层(21)和下覆金属层(23)通过直接覆铜法或钎焊法连接在陶瓷层(22)的上表面和下表面；
S3、通过焊接或烧结将芯片(30)连接在其中一组衬板(20)上；
S4、通过引线键合使芯片(30)与两组衬板(20)内的上覆金属层(21)连接，实现芯片(30)与上覆金属层(21)电路间的互连；
S5、通过焊接或烧结将垫片连接在未设置芯片(30)的另一组衬板(20)上；
S6、将两组衬板(20)之间进行焊接，使芯片(30)位于两组衬板(20)之间，且芯片(30)与垫片同时进行焊接；
S7、将母排端子(40)折弯并对母排端子(40)做硬化处理；
S8、通过密封胶和/或螺钉紧固的方式将封装壳体(50)安装在两组散热体(60)之间，使衬板(20)与芯片(30)位于封装壳体(50)内，且两组衬板(20)中的下覆金属层(23)分别与两组散热体(60)接触，所述母排端子(40)背离上覆金属层(21)的一端延伸至封装壳体(50)外；
S9、在封装壳体(50)内部填充绝缘胶，以实现功率模块内部的密封和电气绝缘保护。
10.如权利要求9所述的功率模块的制作方法，其特征是，所述步骤S8中还包括：在衬板(20)和散热体(60)之间涂覆用于辅助散热的导热硅胶。
CN202011465254.2A 2020-12-14 2020-12-14 一种功率模块及其制作方法 Pending CN114628376A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011465254.2A CN114628376A (zh) 2020-12-14 2020-12-14 一种功率模块及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011465254.2A CN114628376A (zh) 2020-12-14 2020-12-14 一种功率模块及其制作方法

Publications (1)

Publication Number Publication Date
CN114628376A true CN114628376A (zh) 2022-06-14

Family

ID=81896642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011465254.2A Pending CN114628376A (zh) 2020-12-14 2020-12-14 一种功率模块及其制作方法

Country Status (1)

Country Link
CN (1) CN114628376A (zh)

Similar Documents

Publication Publication Date Title
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
EP1768243B1 (en) Inverter device
KR101013001B1 (ko) 효과적인 열 방출을 위한 선이 없는 반도체 패키지
EP1458023A2 (en) Electronic assembly having electrically-isolated heat conductive structure and method therefor
JP5260246B2 (ja) 電力用半導体装置
JP2002203942A (ja) パワー半導体モジュール
JP2010129867A (ja) 電力用半導体装置
WO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JPH11204724A (ja) パワーモジュール
CN111696936A (zh) 一种集成散热器的功率模块及其制作方法
JP2004006603A (ja) 半導体パワーデバイス
CN102064160A (zh) 一种包含特殊功率端子的功率模块
CN113838821A (zh) 一种用于SiC平面封装结构的散热件及其制备方法
CN110602923B (zh) 封装模块及其封装方法、电子设备
CN114628376A (zh) 一种功率模块及其制作方法
CN106415827A (zh) 冷却器一体型半导体模块
US20220208661A1 (en) Qfn/qfp package with insulated top-side thermal pad
CN115064512A (zh) 一种双面散热高频大功率模组及其制作方法
CN112310029A (zh) 衬板和基体集成的功率半导体器件及其制造方法
CN101894811A (zh) 具有散热块外露的四面扁平封装结构、电子组装体与制程
CN216054694U (zh) 一种采用陶瓷基板封装的芯片
JP3314574B2 (ja) 半導体装置の製造方法
CN213583770U (zh) 半导体分立器件封装结构
CN210467818U (zh) Igbt模块封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination