CN114616589A - 集成半导体样本中三维结构之间的接触区域尺寸确定 - Google Patents

Abstract

本发明揭露了一种用以确定在集成半导体样本中的第一3D结构与第二3D结构之间的接触区域的尺寸的方法，其包含以下步骤：获得至少第一横截面图像和平行于第一横截面图像的第二横截面图像，其中获得第一横截面图像和第二横截面图像包含随后使用聚焦离子束移除集成半导体样本的横截面表面层，以使新横截面可用于成像，以及使用成像装置对集成半导体样本的新横截面进行成像；对所获得的横截面图像进行图像配准并获得3D数据集；确定表示3D数据集中的第一3D结构和第二3D结构的3D模型；以及基于3D模型确定第一3D结构与第二3D结构的相对重叠。

Description

集成半导体样本中三维结构之间的接触区域尺寸确定

技术领域

本发明关于通过集成电路的横截面成像来进行的三维电路图案检查和测量技术。更具体地，本发明关于用以确定集成半导体样本中的3D结构之间的接触区域尺寸的方法。

背景技术

半导体结构是最精细的人造结构之一，且仅有很少的缺陷。这些稀少的缺陷是缺陷检测或缺陷审查或定量计量装置所寻找的特征。

感兴趣的主题为在集成半导体样本中准确地提供接触件。在不同的三维(3D)结构之间提供的接触横截面限制了导电性或电阻，从而限制了集成电路的性能。接触横截面受到所谓的覆盖准确度的影响，其为集成电路制造的驱动要求之一。

在集成电路制造中，特征尺寸正在变小。当前的最小特征尺寸或关键尺寸在10nm以下，例如7nm或5nm，并在不久的将来会接近3nm以下。通常，所需的覆盖准确度为最小特征尺寸的1/3，因此约为数纳米或甚至更小的数量级。因此，也必须以高准确度来测量不同3D结构之间的接触横截面。根据现有技术，目前采用以下的二维(2D)测量技术：

一种标准技术是扫描电子显微镜(SEM)：在这里，扫描电子束对样本表面进行成像，并获得表面的二维图像。然而，在对两个3D结构之间的接触区域进行成像时，SEM方法需要提供接触区域的视线。因此，有必要从接触区域上方移除材料，但是这种移除可能因为在用于SEM测量的样本准备中移除了太多或太少材料而不精确。这种不精确的移除会影响接触区域的SEM测量的准确性。

另一种标准技术为透射式电子显微镜(TEM)。在此，必须提供细探针，其在透射中被成像。因此，有必要从感兴趣区域/接触区域的上方和下方移除材料，且这种材料移除由于移除了太多或太少的材料而可能是不精确的。这种不精确的移除会影响两个3D结构之间的接触区域的TEM测量准确度。

此外，对于SEM和TEM方法，都很难知道两个3D结构之间接触的确切位置，因为一旦移除材料，促进或甚至致能样本内定位的许多或所有独特结构在移除之后已不再存在。

因此，用于测量接触横截面的常见二维方法在准确度方面受到限制。

另一方面，存在用于分析集成电路的内部结构的另一标准技术：从半导体样本以纳米尺度产生3D断层成像数据的常用方法为所谓的切片和成像方法，其例如由双光束装置来设计制作。在这样的设备中，两个粒子光学系统成一定角度配置。第一粒子光学系统可为扫描电子显微镜(SEM)。第二粒子光学系统可为使用例如镓(Ga)离子的聚焦离子束光学系统(FIB)。Ga离子的聚焦离子束(FIB)用于在半导体样本的边缘处逐层地切开层，并使用扫描电子显微镜(SEM)对每个横截面成像。两个粒子光学系统可垂直或以在45°到90°之间的一角度定向。图1显示了切片和成像方法的示意图：使用在y方向上具有聚焦离子粒子束51的FIB光学柱50，并在xy平面中扫描，从半导体样本10的横截面移除一薄层，以露出作为横截面图像平面11的新的前表面52。在下一步骤中，使用SEM(未示出)用以对横截面11的前表面进行扫描成像。在此示例中，SEM光学轴平行于z方向定向，且在xy平面光栅中的扫描成像线82对横截面图像平面11进行扫描并形成横截面图像或切片100。通过重复这种方法，例如通过前表面53和54，获得在不同深度穿过样本的2D横截面图像序列1000。两个接续的图像切片之间的距离dz可为1nm至10nm。根据这些2D横截面图像序列1000，可重建出集成半导体结构的3D图像。对于高精度重建，执行图像配准，其通常是指将横截面图像精确地放置在3D体积中。图像配准可例如参考位置标记来进行。

发明内容

本专利申请案主张申请号为US 62/927,954的美国专利申请案的优先权，其全部公开内容通过引用结合于本申请案中。

本发明的目的是提供一种改进的方法，用于确定集成半导体样本中的第一3D结构和第二3D结构之间的接触区域的尺寸。

此目的通过独立权利要求1解决。从属权利要求针对进一步的实施例。

根据本发明的第一方面，可通过应用更精确的3D测量技术来克服应用2D测量技术的现有技术的缺点。本发明采用例如由双束装置所详细制作的切片和图像方法，用于确定集成半导体样本中的第一3D结构和第二3D结构之间的接触区域的尺寸。这显著地提高了接触区域尺寸的测量准确度，并克服了二维测量技术的缺点，即样本制备必须精确地适合于设想的极薄接触区域。

更具体地，本发明关于一种确定集成半导体样本中的第一3D结构和第二3D结构之间的接触区域尺寸的方法，所述方法包含以下步骤：

-获得至少第一横截面图像和平行于第一横截面图像的第二横截面图像，

-其中获得第一横截面图像和第二横截面图像包含随后使用聚焦离子束移除集成半导体样本的横截面表面层，以使新横截面可用于成像，以及使用成像装置对集成半导体样本的新横截面进行成像；

-对所获得的横截面图像进行图像配准(image registration)并获得3D数据集；

-确定表示3D数据集中的第一3D结构和第二3D结构的3D模型；以及

-基于3D模型确定第一3D结构与第二3D结构的相对重叠(relative overlap)。

图像配准涉及横截面图像的精确放置。因此，横截面图像彼此精确地对准。现有技术中已经存在允许高的对准精确度的数种技术。横截面图像的正确对准为在因此而获得的3D数据集中进行进一步精确数据分析的前提。

根据本发明，确定表示3D数据集中的至少第一3D结构和第二3D结构的3D模型。因此，3D模型描述了3D结构，以供进一步研究。特别地，3D模型描述了感兴趣的3D结构的形状和/或轮廓。

根据本发明，基于3D模型确定第一3D结构与第二3D结构的相对重叠。第一3D结构和第二3D结构旨在彼此物理性地接触并因此产生接触区域。然而，由于缺陷，它们也有可能无法物理性地接触，而是在两个3D结构之间提供了不想要的明显间隙。这样，即使两个3D结构仍然对准，在定义上，相对重叠仍为零。

可相对于集成半导体样本内部的预定方向、平面和/或层来确定相对重叠。根据一实施例，相对重叠表示平面内和/或平行于集成半导体样本的一层的区域。

第一3D结构和第二3D结构可由顶部3D结构和底部3D结构表示。它们也可由左3D结构和右3D结构表示。重要的是，这两个3D结构至少旨在彼此物理性地碰触并提供接触。

原则上，本发明可用于确定集成半导体样本中任何接触的接触区域的尺寸。然而，存在一些典型的应用：根据一实施例，第一3D结构为通孔或接触结构，而第二3D结构为金属线或栅极结构。

根据一实施例，确定相对重叠包含从3D模型提取第一和第二3D结构的轮廓。3D结构的轮廓代表3D结构的外部形状。可从3D模型中提取轮廓。轮廓可在平行横截面图像的序列中表示为闭合线，特别是可在从3D模型提取的平行虚拟横截面图像的序列中表示为闭合线。每个轮廓可分别设置在一平面内。在整个序列中，相邻轮廓和/或这些平面之间的距离可为恒定的，这有利于计算，然而，该距离也可在不同轮廓和/或它们各自的平面之间变化。

根据一实施例，确定相对重叠包含确定第一3D结构相对于第二3D结构的失准(misalignment)。失准可例如为一个3D结构相对于另一3D结构的横向位移。举例来说，可能预期第一和第二3D结构会有一共同的对准边缘；然而，由于失准，有可能没有共同对准的边缘，而是(取决于失准的程度)在接触处有缺陷。

根据一实施例，方法更包含确定第一3D结构或第二3D结构与相邻3D结构之间的距离。第一3D结构或第二3D结构到另一相邻结构的距离也可能影响集成半导体电路的性能。举例来说，如果距离太小，则可能产生不希望的充电效果。这可能导致产量损失和/或可靠性损失。

根据一实施例，方法包含确定第一和/或第二3D结构相对于目标放置位置(targetplacement position)的错位(misplacement)。目标放置位置为理想的预期位置。根据一实施例，错位是边缘放置变化(edge placement variation)。根据一示例，当第一3D结构和第二3D结构有完美的对准和共同边缘时，到达目标放置位置。有可能将3D结构之一的位置定义为一参考，其在定义上为完美定位。

根据一实施例，方法包含基于第一3D结构和/或第二3D结构的形状和/或基于第一3D结构与第二3D结构的相对重叠，将第一3D结构和/或第二3D结构分类为缺陷或无缺陷。通常从集成半导体样本的设计中知道3D结构的最佳形状。举例来说，导致性能和/或可靠性显著降低的最佳形状的任何变化都可归类为缺陷。缺陷的另一示例为第一3D结构和第二3D结构之间的相对重叠减少，其造成性能和/或可靠性下降。可将临界值定义为所需的最小相对重叠，以在当相对重叠小于此临界值时，将接触分类为缺陷。

更详细地，第一和第二3D结构之间的接触区域A的尺寸限制了电导率σ。电导率σ与电阻R＝ρ·l/A成反比，因此与面积A成正比。因此，最小横截面面积Amin或接触面积A的有效尺寸限制了电导率σ。通过确定最小横截面面积Amin，可得出集成半导体结构的电导率σ和电阻R，并可估计集成半导体装置的性能。较小的横截面面积A会导致高的电阻R，并因此导致装置的大发热，因此集成半导体装置可例如仅能在较低速度下操作。

在一实施例中，从切片和图像方法获得集成半导体结构的3D体积图像。举例来说，3D体积图像产生的实施例揭露于2019年9月20日申请的德国专利申请案DE 10 2019 006645.6，其通过引用完全地并入本文。在3D体积图像内，可在任何方位(例如与集成半导体装置的各层成一定角度)得出一组横截面面积。因此，与物理性地取得的切片的定向相比，可在任何其他定向中得出接触件的最小横截面面积Amin及第一和第二3D结构之间的有效接触面积。

根据一实施例，方法包含确定集成半导体结构中的最小横截面面积Amin，并将最小横截面面积Amin与阈值A0进行比较。如果最小横截面面积Amin小于阈值A0，则集成半导体装置被分类为缺陷装置或仅具有较低速度的装置。

根据一实施例，方法包含将分类的缺陷再分类为某种类型的缺陷。缺陷的这种次类别的示例为“缺失材料”、“接触面积太大”、“接触面积太小”、“形状变形”等。

根据一实施例，第一3D结构和/或第二3D结构为以下之一：金属线、通孔、接触、鳍状物、HAR结构、HAR通道、或栅极结构。

根据一实施例，确定第一3D结构和第二3D结构之间的相对重叠包含分析至少一个虚拟横截面，其显示部分的第一和/或第二3D结构。本发明的3D模型为原则上可在每一可能的虚拟横截面中进行分析的模型。3D模型可在每个方向上进行切片，因此可选择对调查特别有用的方向。当获得至少第一和第二横截面图像时，也可在与样本的实际物理切片方向不同的方向上执行3D模型的虚拟切片。当涉及沿样本的各个层的方向对集成半导体样本进行切片时，这一事实特别令人关注。接着，参考顶部3D结构和底部3D结构之间的接触，没有真正的切片穿过接触区域所在的平面。与此相反，有可能多次切片通过接触区域。然而，接着为了确定第一和第二3D结构的相对重叠，调查了一虚拟横截面/一系列虚拟横截面。根据一示例，一个或多个虚拟横截面平行于预期接触区域定向。根据另一示例，一个或多个虚拟横截面相对于预期的接触区域成一定角度定向。

根据一具体实施例，方法包含可视化(visualizing)至少一个虚拟横截面。这可使用软件和/或在屏幕上显示虚拟横截面来完成。可视化(visualization)有助于识别和/或了解缺陷的存在和/或性质。

根据一实施例，方法包含计算接触电阻。除了接触区域的尺寸以外，一般使用其他参数用于该计算，例如电流、电压、使用的材料等。接触电阻的计算可帮助将接触分类为缺陷或无缺陷。此外，它可帮助模拟集成半导体样本的性能。

根据本发明的第二方面，本发明针对一计算机程序产品，其具有适于执行上述任何方法的程序代码。代码可用任何可能的编程语言编写，且可在计算机控制系统上执行。这样的计算机控制系统可包含一个或多个计算机或处理系统。

根据本发明的第三方面，本发明针对一半导体检查装置，其适于执行根据任一个上述实施例的任何方法。

根据一实施例，半导体检查装置包含：

聚焦离子束装置；以及

带电粒子操作装置，其以电子进行操作并适于对集成半导体样本的新横截面进行成像，

其中聚焦离子束和电子束彼此成一角度进行配置和操作，且聚焦离子束的束轴和束轴电子束彼此相交。

根据一实施例，聚焦离子束和电子束彼此形成约90°的角度。

根据本发明的第四方面，上述的任一种方法用于制造集成半导体电路中的工艺特征化(process characterization)、工艺优化或/和工艺控制。举例来说，这可避免在制造过程中出现缺陷。此外，半导体检查装置可用于制造集成电路中的工艺特征化、工艺优化或/和工艺控制。

只要不产生技术上的矛盾，上述实施例可彼此完全地或部分地组合。

附图说明

图1为横截面成像技术的示意图；

图2为横截面成像工作流程的示意图；

图3示意性地显示了两个3D结构；

图4示意性地说明了图3所示的两个3D结构之间的接触区域；

图5示意性地显示了要使用2D成像技术来确定的接触区域；

图6为说明根据本发明的集成半导体样本中的3D结构之间的接触区域尺寸确定的流程图；

图7显示了使用SEM采集的一系列2D图像，其显示了2D中的结构及其对准；

图8显示了一3D模型，其表示集成半导体样本中的3D结构；

图9示意性地显示了两个3D结构的轮廓提取和相对失准；

图10示意性地显示了图9中所示的两个3D结构之间的接触区域；

图11示意性地显示了两个3D结构的另一个轮廓提取和相对良好的对准；

图12示意性地显示了图11中所示的两个3D结构之间的接触区域；

图13显示了3D模型中3D结构之间的错位量；

图14显示了错位结构与相邻结构之间的距离；以及

图15显示了形成一接触的3D结构的形状。

具体实施方式

图1显示了获得集成半导体样本的3D体积图像的横截面图像方法的示意图。使用横截面方法，可通过“分步重复(step and repeat)”方式来实现三维(3D)体积图像采集。首先，通过本技术领域已知的方法为后续的横截面图像方法制备集成半导体样本。在整个揭露内容中，“横截面图像”和“切片”将用作同义词。在集成半导体的顶表面55上铣出一凹槽，以使近似垂直于顶表面地达到横截面，或是从集成半导体晶片切出块状的集成半导体样本10并将其移除。此工艺步骤有时称作“提取(lift-out)”。在一步骤中，移除材料的薄表面层或“切片”。为了简单起见，以这样的块状集成半导体样本10来进行描述，但是本发明不限于块状样本10。可使用本技术领域中已知的几种方式来移除此材料切片，包含以掠射角使用聚焦离子束铣削或抛光，但聚焦离子束(FIB)50偶尔会接近法线入射。举例来说，聚焦离子束51沿方向x扫描，以形成横截面52。因此，新的横截面11可用于成像。在随后的步骤中，通过带电粒子束(CPB)(例如扫描电子显微镜(SEM)或FIB(未示出))对新的可接近的横截面表面层11进行光栅扫描。成像系统光学轴可配置为平行于z方向，或相对于z方向倾斜一角度。CPB系统已用于以低于2nm的高分辨率对样本的小区域进行成像。二次电子和反向散射电子由检测器(未示出)收集，以揭示集成半导体样本内部的材料对比度，且在横截面图像100中显示为不同的灰度级。金属结构产生更明亮的测量结果。通过表面53和54以及另外的表面以相等的距离重复进行表面层移除和横截面图像处理，并获得通过样本的不同深度的一系列2D横截面图像1000，从而建立三维3D数据集。代表性的横截面图像100是通过以14nm技术对商业英特尔处理器集成半导体晶片进行测量而获得的。

利用该方法，获得至少第一横截面图像和第二横截面图像包含随后利用聚焦离子束移除集成半导体样本的横截面表面层，以使新的横截面可用于成像，并使用带电粒子束对集成半导体样本的新横截面进行成像。根据这些2D横截面图像序列1000，可重建集成半导体结构的3D图像。横截面图像100的距离dz可通过FIB铣削或抛光工艺来控制，且可在1nm至10nm之间，较佳为约3nm至5nm。

图2进一步说明了横截面成像工作流程。工艺开始于相应的场地准备(sitepreparation)，如上所述。接着，通过连续的FIB切片以及使用带电粒子束成像来产生2D横截面图像的堆叠。在铣削和成像过程中，会测量切片的厚度，并有可能调整焦点和消像差，从而优化切片和成像结果。从2D横截面图像的堆叠中，可确定3D数据集。横截面图像进行配准，因此彼此以高准确度对准。

所描述的3D断层造影具有几个优点：3D结构有可能进行整体成像。这些结构可以是、但不限于HAR(高纵横比)存储器通道、FinFET等。此外，有可能从任何方向将3D体积作为横截面来查看，以可视化结构放置。换句话说，可产生虚拟横截面图像。可从3D数据集来确定3D模型，其允许从任何方向来可视化和测量3D模型中的3D特征。另外，有可能提供2D和3D中的大量尺寸统计资料。

在下文中，将给出半导体装置中接触区域的定义，并将解释精确制造接触区域的重要性。图3通过示例示意性地显示了两个3D结构1和2。3D结构1具有圆柱形状，且可例如为通孔或接触结构。3D结构1具有高度h和直径d。一般来说，高度h可在50nm至10000nm的范围内。直径d的典型值可在10nm至5000nm的范围内。

第二3D结构2具有长方体的形状。长方体可例如由金属线的一部分或栅极结构来代表。3D结构2的特征为高度h2，其通常可在10nm至10000nm的范围内。3D结构2的特征还在于宽度w2，其通常在10nm至10000nm的范围内。此外，长方体的长度L2通常在15nm至1000000nm的范围内。

现在，第一3D结构1和第二3D结构2彼此叠置。因此，在所描述的具体实施例中，3D结构1也可称作顶部3D结构，且第二3D结构也可称作底部3D结构。图4显示了当图3中所示的两个3D结构1和2彼此叠置时的情况。存在第一3D结构1和第二3D结构2彼此物理接触的区域A。此区域A为第一3D结构和第二3D结构之间的接触区域。图4所示的配置显示了理想情况：第一3D结构1的底表面完全地接触第二3D结构2的顶表面。换句话说，第一3D结构和第二3D结构完美地对准并提供了完美的接触面积A。

接触区域A的精确设置在半导体制造中非常重要：集成电路的性能通常根据最大操作速度和功耗来衡量。速度和功率的一个关键限制因素是装置中接合的电阻。电阻也可能导致电流密度过大而造成的局部发热。反过来，这可能导致故障和可靠性问题。众所周知，如欧姆定律所陈述，电阻与面积成反比：R＝ρ·l/A。在此，R为电阻、ρ为电阻率、l为长度、且A为接触的横截面面积。因此，为了减小电阻，必须使接触的横截面面积或接触面积最佳化，并使其尽可能地大。形成接触的两个3D结构的失准会对接触区域的大小产生负面影响，并因此导致电阻增加，从而导致故障和可靠性问题。因此，接触区域A的测量对集成电路的性能提供了重要的观点。以高准确度来测量接触区域A是重要的。

图5示意性地显示了要使用2D成像技术来确定的接触区域A，例如使用SEM方法或使用TEM方法。如前所述，在测量两个3D结构之间的接触区域A的大小时，二维方法的实用性受到了限制。当使用SEM方法测量两个3D结构1、2之间的接触区域时，需要接触区域A的视线4。因此，必须从接触区域A上方移除材料，但是这种移除可能因为在用于SEM测量的样本制备中移除了太多或太少材料而为不精确的。这种不精确的移除会影响接触区域A的SEM测量的准确性。类似地，对于TEM方法，必须提供细探针，其在透射中被成像。因此，同样地，必须移除材料，此处是从感兴趣区域(即接触区域A)的上方和下方移除，且这种材料移除可能又因为移除了太多或太少的材料而不精确。这种不精确的移除会对两个3D结构之间的接触区域A的TEM测量的准确度产生负面影响。

此外，对于SEM和TEM方法，一旦材料被移除，例如在所有独特结构都被移除的情况下，将很难知道接触的确切位置。因此，根据本发明，采用新颖的方法，并通过3D测量技术(特别是通过3D FIB-SEM断层造影技术)来获得两个3D结构1、2之间的接触区域A的尺寸。

图6为解释根据本发明的集成半导体样本中的3D结构之间的接触区域尺寸确定的流程图。根据所描述的实施例，根据本发明的接触区域尺寸确定的执行如下：

在第一步骤S1中，执行连续成像和横截面成像材料。更详细地，至少获得第一横截面图像以及与第一横截面图像平行的第二横截面图像，其中获得第一和第二横截面图像包含随后使用聚焦离子束来移除集成半导体样本的横截面表面层，以使新的横截面可用于成像，并使用成像装置对集成半导体样本的新横截面进行成像。这种成像装置可为带电粒子成像装置，例如扫描电子显微镜(SEM)。

在步骤S1中，获得一系列横截面图像。现在，在步骤S2中，执行所获得的横截面图像的图像配准，并获得3D数据集。图像配准确保了平行的横截面图像彼此对准。对于对准/配准，可使用位置标记。

在步骤S3中，确定代表3D数据集中的第一3D结构和第二3D结构的3D模型。3D模型可为3D数据集的节选，其包含描述第一3D结构和第二3D结构的数据点。3D模型也可与3D数据集相同。3D模型也可能包含比原始数据集更多的数据点，例如由于测量的数据点之间的插值。重要的是3D模型代表第一3D结构和第二3D结构。当然，可表示更多的3D结构，且也有可能可在模型中表示样本中的所有3D结构。第一3D结构和第二3D结构的表示描述了第一3D结构和第二3D结构的形状。此外，可在3D模型内表示第一3D结构和第二3D结构的位置。

根据本发明的实施例，在步骤S4中，从3D模型中提取第一和第二3D结构的轮廓。轮廓可描述第一3D结构和第二3D结构的外形。举例来说，圆柱形3D结构可由多个切片中的圆形轮廓来描述，这些切片可为虚拟横截面。再举另一个例子，长方体的轮廓可表示为不同切片中的矩形，这些切片同样可为虚拟横截面。因此，轮廓的提取可导致3D结构在3D模型内的不同切片中的轮廓堆叠。

在步骤S5中，可确定第一3D结构相对于第二3D结构的失准。基于所提取的轮廓可很好地分析这种失准。轮廓允许对在样本的不同深度中/3D模型内的3D结构形状及其形状变化进行良好的分析。

接着，在步骤S6中，基于3D模型确定第一3D结构与第二3D结构的相对重叠。此相对重叠对应于第一3D结构和第二3D结构之间的接触区域A的尺寸。

要注意的是，也可应用替代方法步骤而不使用所描绘的方法步骤S4和S5来确定基于3D模型的第一3D结构与第二3D结构的相对重叠。然而，事实证明，如图6所示的具有步骤S1至S6的方法可导致在数学上相对容易地处理接触区域的尺寸的确定。

图7显示了使用SEM获取的一系列2D图像，其显示了2D中的结构及其对准。在图7中，以白色圆圈突出显示三个接触。白色圆圈15突出显示了彼此良好对准的两个3D结构之间的接触。这一点通过结构右边缘的正确对准而变得明显。然而，图7也描绘了以圆圈16和17突出显示的两个接触，其中在其间形成接触的两个3D结构的对准并不理想(悬垂接触)。以圆圈16突出显示的接触的右边缘未良好对准，以圆圈17突出显示的接触的左边缘也是如此。请注意，根据图7的2D图像序列已正确地对准，因此以圆圈16和17中突出显示的未对准是真实存在，而不是不完美的图像配准的结果。

图8显示了表示集成半导体样本中的3D结构的3D模型。3D模型表示集成半导体样本中包含的3D结构的位置和形状。它绘示了所测量的集成半导体样本的许多细节，并可通过在真实或虚拟的横截面图像平面中对3D模型进行切片而在任意方向上进行分析。

图9示意性地显示了两个3D结构的轮廓提取和相对的失准。为了易于理解，已针对第一3D结构1和第二3D结构2选择了与图4所示相同的形状。但是，应再次强调的是，原则上3D结构的每个形状都是可能的。第一3D结构1的轮廓5基本上是圆形的，而第二3D结构2的轮廓6为具有圆角的细长矩形。第一3D结构1和第二3D结构2之间的接触区域是第一3D结构1和第二3D结构2之间的两个3D结构彼此物理接触的区域。从图9可以看出，第一3D结构1和第二3D结构2并未对准。此失准由双箭头M表示。假设为理想对准，两个结构1、2的轮廓5、6的左边缘将完全对准并平行于图9中的Z轴。由于所绘示的失准M，第一3D结构1与第二3D结构2的相对重叠减小。图10绘示了相对重叠的区域，其对应于第一3D结构1和第二3D结构2之间的接触区域A的尺寸。接触区域A位于X、Y平面中，且仅填充由代表第一3D结构1的形状的轮廓线5的堆叠所产生的圆的一部份。或者，换句话说，代表第二3D结构2的形状的轮廓线6并不沿着代表第一3D结构1的形状的轮廓线5的圆的整个直径延伸。因此，与在第一3D结构1和第二3D结构2之间具有理想对准的理想情况相比，接触区域A的尺寸显著减小。在本示例中，接触区域A具有62nm²的尺寸。该尺寸对应于接触区域的有效尺寸。

图11示意性地示显示了两个3D结构1、2的另一轮廓提取和相对良好的对准。在此处，再次地，第一3D结构1具有圆柱形状，且第二3D结构2具有带有圆角的长方体形状。在图11所示的示例中，第一3D结构1的轮廓5更准确地设置在第二3D结构2的轮廓6的顶部，且特别地，对于大多数轮廓线5、6来说，轮廓线5、6的右侧有良好地对准。

图12示意性地显示了如图11所示的两个3D结构1和2之间的接触区域A。与图9和图10所示的情况相比，现在扩大了接触区域A的尺寸。在所描绘的示例中，接触区域A的尺寸为147nm²。

从图9至图12的图形表示可明显看出，可将第一3D结构1与第二3D结构2之间的相对重叠计算为描述接触的第一3D结构1和第二3D结构2的所有轮廓5、6内的共同区域A。换句话说，接触区域A的尺寸不仅是由精确地位于第一3D结构和第二3D结构之间的接触位置处的一个轮廓内的区域的尺寸来确定。这在物理上并没有意义。相反地，为了提供良好的工作接触，还必须以必要的准确度来提供接触区域中的第一3D结构1和第二3D结构2的总体形状。这就是为什么在确定接触区域A的尺寸或有效尺寸时要考虑到被结合而形成接触的3D结构的特定范围或特定部分的原因。

也有可能执行在半导体制造中也很重要的其他失准测量：半导体集成电路的每一层都是通过光刻步骤并接着进行蚀刻和沉积而形成。对于光刻步骤中可容忍的误差，有一个小的“预算(budget)”，可使装置正常作用并可靠。在结构错位误差超出允许的公差的情况下，错位的结构有可能会接触(或接近接触)不希望接触到的邻近结构。这也可能导致产量损失和可靠性损失。图13显示了3D模型中的3D结构之间的错位量M。3D结构7和3D结构8之间的错位量由双箭头M示出。在所示的实施例中，错位M是边缘放置变化。在没有错位的情况下，3D结构7和3D结构8的右边缘将彼此完美对准。假设3D结构8的位置是正确的，则错位M表示与预选目标放置位置的偏差。

图14显示了错位结构27与另一3D结构28之间的距离。该距离由白线29表示。3D结构27接触一3D结构，且在3D结构26和27之间存在接触区域。3D结构27不得接触3D结构28；然而，由于3D结构27的错位，可能减小3D结构27和3D结构28之间的距离。如果3D结构27接近或太接近3D结构28，这将不利地影响集成电路的性能。根据本发明的方法允许精确地测量3D结构27和3D结构28之间的距离。

图15显示了3D结构20的形状，其与3D结构21形成接触。使用根据本发明的3D模型，有可能精确地确定3D特征20和21的形状以及两个特征之间的接触的形状。在所示的实施例中，整个接触的形状是相对不规则的。不规则的形状通常是在接触上出现的缺陷的指标。变形的结构可分类为缺陷，且可进一步细分为某种类型的缺陷。这类类型的缺陷可例如为“缺失材料”或“太大”或“太小”或“变形的形状”等。一般来说，有可能基于第一3D结构或第二3D结构的形状和/或基于第一3D结构与第二3D结构的相对重叠，将第一3D结构和/或第二3D结构分类为缺陷或无缺陷。注意，如上所述的任何方法都可以用于在制造集成半导体电路中的工艺特征化、工艺优化和/或工艺控制。有关特征故障和缺陷的知识允许进行相应的改进。

附图标记列表

1 第一3D结构

2 第二3D结构

4 视线

5 第一3D结构的轮廓线

6 第二3D结构的轮廓线

7 3D结构

8 3D结构

10 样本

11 横截面平面

15 突出显示的接触

16 突出显示的接触

17 突出显示的接触

20 变形的3D结构

21 3D结构

26 3D结构

27 3D结构

28 邻近的3D结构

29 3D结构27和28之间的距离

50 FIB柱

51 聚焦离子粒子束

52 第一横截面表面

53 第二横截面表面

54 第三横截面表面

55 样本顶表面

82 成像线

100 横截面图像

1000 横截面图像序列

dz 两个连续的图像切片之间的距离

d 3D结构的直径

h、h2 3D结构的高度

w2 3D结构的宽度

L2 3D结构的长度

A 接触区域

M 错位

Claims (18)

1.一种用于确定在集成半导体样本中的第一3D结构和第二3D结构之间的接触区域的尺寸的方法，包含以下步骤：

-获得至少第一横截面图像和平行于该第一横截面图像的第二横截面图像，

其中获得该第一横截面图像和该第二横截面图像包含随后使用聚焦离子束移除该集成半导体样本的横截面表面层，以使新横截面可用于成像，以及使用成像装置对该集成半导体样本的该新横截面进行成像；

-对所获得的横截面图像进行图像配准并获得3D数据集；

-确定表示该3D数据集中的该第一3D结构和该第二3D结构的3D模型；以及

-基于该3D模型确定该第一3D结构与该第二3D结构的相对重叠。

2.如权利要求1所述的方法，其中确定该相对重叠包含从该3D模型中提取该第一3D结构和该第二3D结构的轮廓。

3.如权利要求1或2所述的方法，其中确定该相对重叠包含确定该第一3D结构相对于该第二3D结构的失准。

4.如权利要求1至3中任一项所述的方法，还包含确定该第一3D结构或该第二3D结构与相邻3D结构之间的距离。

5.如权利要求1至4中任一项所述的方法，还包含确定该第一3D结构和/或该第二3D结构相对于目标放置位置的错位。

6.如权利要求5所述的方法，其中该错位为边缘放置变化。

7.如权利要求1至6中任一项所述的方法，还包含基于该第一3D结构和/或该第二3D结构的形状和/或基于该第一3D结构与该第二3D结构的该相对重叠，将该第一3D结构和/或该第二3D结构分类为缺陷或无缺陷。

8.如权利要求7所述的方法，还包含将分类的缺陷再分类为特定类型的缺陷。

9.如权利要求1至8中任一项所述的方法，其中该第一3D结构和/或该第二3D结构为以下之一：金属线、通孔、接触、鳍状物、HAR结构、HAR通道或栅极结构。

10.如权利要求1至9中任一项所述的方法，

其中该第一3D结构为通孔或接触结构，以及

其中该第二3D结构为金属线或栅极结构。

11.如权利要求1至10中任一项所述的方法，其中确定该第一3D结构和该第二3D结构之间的该相对重叠包含分析至少一个虚拟横截面，该至少一个虚拟横截面显示该第一3D结构和/或该第二3D结构的部分。

12.如权利要求11所述的方法，还包含可视化该至少一个虚拟横截面。

13.如权利要求1至12中任一项所述的方法，还包含计算接触电阻。

14.一种计算机程序产品，具有适于执行如权利要求1至13中任一项所述的方法的程序代码。

15.一种半导体检查装置，适于执行如权利要求1至14中任一项所述的方法。

16.如权利要求15所述的半导体检查装置，包含：

聚焦离子束装置；以及

带电粒子操作装置，其以电子进行操作并适于对该集成半导体样本的新横截面进行成像，

其中该聚焦离子束和该电子束彼此成一角度进行配置和操作，且该聚焦离子束的束轴和束轴电子束彼此相交。

17.如权利要求16所述的半导体装置，

其中该聚焦离子束和该电子束彼此形成约90°的角度。

18.一种如权利要求1至13中任一项所述的方法的用途，用于在制造集成半导体电路中的工艺特征化、工艺优化或/和工艺控制。

Images