CN114613409A - 包含支撑结构的存储器装置 - Google Patents

包含支撑结构的存储器装置 Download PDF

Info

Publication number
CN114613409A
CN114613409A CN202111459618.0A CN202111459618A CN114613409A CN 114613409 A CN114613409 A CN 114613409A CN 202111459618 A CN202111459618 A CN 202111459618A CN 114613409 A CN114613409 A CN 114613409A
Authority
CN
China
Prior art keywords
support structure
memory device
nanometers
edge
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111459618.0A
Other languages
English (en)
Inventor
王哲威
L·子言
余淑婷
付启涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114613409A publication Critical patent/CN114613409A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5283Cross-sectional geometry
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请涉及包含支撑结构的存储器装置。一些实施例包含设备和形成所述设备的方法。所述设备中的一者包含:相应存储器单元层面及控制栅极,所述层面在衬底上方彼此上下叠放,所述控制栅极包含最靠近所述衬底的控制栅极,所述控制栅极包含形成阶梯结构的相应部分;导电触点,所述导电触点在所述阶梯结构的位置处与所述控制栅极接触,所述导电触点包含与所述控制栅极接触的导电触点;介电结构,所述介电结构位于所述控制栅极的侧壁上;以及支撑结构,所述支撑结构邻近所述导电触点并且具有从所述衬底竖直延伸的长度,所述支撑结构包含最靠近所述导电触点的支撑结构,所述支撑结构位于距所述介电结构的边缘一定距离处,其中,所述支撑结构的宽度与所述距离的比率在从1.6至2.0的范围内。

Description

包含支撑结构的存储器装置
技术领域
本文中描述的实施例涉及存储器装置,所述存储器装置包含位于存储器装置的阶梯区域处的支撑结构。
背景技术
存储器装置(例如,快闪存储器装置)中的部件的结构的尺寸相对较小(例如,为纳米大小)。在某个尺寸下,存储器装置的一些结构可能在存储器装置的制造期间发生塌陷。一些常规技术使用附加的化学处理步骤来防止此塌陷。然而,附加步骤可能增加制造存储器装置的成本。
发明内容
本公开的一个方面提供了一种设备,其包括:衬底;层面,所述层面在所述衬底上方彼此上下叠放,所述层面包含相应的存储器单元和用于所述存储器单元的控制栅极,所述控制栅极包含最靠近所述衬底的控制栅极而非其它控制栅极,所述控制栅极包含共同形成阶梯结构的相应部分;导电触点,所述导电触点在所述阶梯结构的位置处与所述控制栅极接触,所述导电触点具有从所述衬底竖直延伸的不同长度,所述导电触点包含与第一控制栅极接触的导电触点;介电结构,所述介电结构邻近所述层面的所述控制栅极的侧壁;以及支撑结构,所述支撑结构邻近所述导电触点并且与所述控制栅极和所述导电触点电分离,所述支撑结构具有从所述衬底竖直延伸并延伸穿过所述控制栅极的至少一部分的长度,所述支撑结构包含最靠近所述导电触点的支撑结构而非其它支撑结构,所述支撑结构位于距所述介电结构的边缘一定距离处,其中,所述支撑结构的宽度与所述距离的比率在从1.6至2.0的范围内。
本公开的另一方面提供了一种设备,其包括:衬底;层面,所述层面在所述衬底上方彼此上下叠放,所述层面包含相应的存储器单元和用于所述存储器单元的控制栅极,所述控制栅极包含最靠近所述衬底的控制栅极而非其它控制栅极,所述控制栅极包含共同形成阶梯结构的相应部分;导电触点,所述导电触点在所述阶梯结构的位置处与所述控制栅极接触,所述导电触点具有从所述衬底竖直延伸的不同长度,所述导电触点包含与第一控制栅极接触的导电触点;以及支撑结构,所述支撑结构邻近所述导电触点并且与所述控制栅极和所述导电触点电分离,所述支撑结构具有从所述衬底竖直延伸并延伸穿过所述控制栅极的至少一部分的长度,所述支撑结构包含最靠近所述导电触点的支撑结构而非其它支撑结构,其中,所述支撑结构的宽度是至少345纳米。
本公开的另一方面提供了一种设备,其包括:衬底;层面,所述层面在所述衬底上方彼此上下叠放,所述层面包含相应的存储器单元和用于所述存储器单元的控制栅极,所述控制栅极包含最靠近所述衬底的控制栅极而非其它控制栅极,所述控制栅极包含共同形成阶梯结构的相应部分;导电触点,所述导电触点在所述阶梯结构的位置处与所述控制栅极接触,所述导电触点具有从所述衬底竖直延伸的不同长度,所述导电触点包含与所述控制栅极接触的导电触点;支撑结构,所述支撑结构邻近所述导电触点并且与所述控制栅极和所述导电触点电分离,所述支撑结构具有从所述衬底竖直延伸并延伸穿过所述控制栅极的至少一部分的长度,所述支撑结构包含最靠近所述导电触点的支撑结构而非其它支撑结构;以及介电结构,所述介电结构邻近所述控制栅极的侧壁,其中,所述介电结构的边缘与所述支撑结构的边缘之间的距离小于215纳米。
本公开的另一方面提供了一种标线,其包括:第一边缘和与所述第一边缘相对的第二边缘;第一图案,所述第一图案紧邻所述第一边缘,所述第一图案包含平行于所述第一边缘的第一侧和连接到所述第一侧并垂直于所述第一边缘的第二侧,所述第二侧具有在从345纳米至375纳米的范围内的尺寸;以及第二图案,所述第二图案紧邻所述第二边缘,所述第二图案包含平行于所述第二边缘的第一侧和连接到所述第二图案的所述第一侧并垂直于所述第二边缘的第二侧,所述第二图案的所述第二侧具有在从345纳米至375纳米的范围内的尺寸,其中,所述标线被配置为包含在用于形成存储器装置的支撑结构的系统中,使得所述支撑结构的尺寸基于所述第一图案和所述第二图案的尺寸,所述支撑结构位于位于所述存储器装置的衬底上方的阶梯结构中的一个阶梯结构处,所述阶梯结构相对于其它阶梯结构的位置位于最靠近所述衬底的位置。
本公开的另一方面提供了一种方法,其包括:在存储器装置的衬底上方形成阶梯结构,所述阶梯结构包含第一阶梯结构和第二阶梯结构,所述第一阶梯结构相对于所述第二阶梯结构最靠近所述衬底;形成与所述阶梯结构的相应的导电材料层级接触的导电触点,所述导电触点具有从所述衬底竖直延伸的不同长度,所述导电触点包含与所述导电材料层级中的导电材料层级接触的导电触点;以及形成支撑结构,所述支撑结构邻近所述导电触点并且与所述导电材料层级和所述导电触点电分离,所述支撑结构具有从所述衬底竖直延伸并延伸穿过所述导电材料层级的至少一部分的长度,所述支撑结构包含最靠近所述导电触点的支撑结构而非其它支撑结构,其中,所述支撑结构的宽度是至少345纳米。
附图说明
图1示出了根据本文描述的一些实施例的呈存储器装置形式的设备。
图2示出了根据本文描述的一些实施例的呈具有存储器单元阵列和存储器单元块的存储器装置形式的设备的示意图。
图3示出了根据本文描述的一些实施例的图2的存储器装置的结构的俯视图,所述结构包含存储器单元阵列、阶梯区域和存储器单元块之间的介电结构。
图4A示出了图3的存储器装置的一部分(例如,横截面)。
图4B示出了图4A的存储器装置的一部分的更多细节。
图4C示出了图4B的存储器装置200的一部分的俯视图。
图5A、图5B和图5C是示出根据本文描述的一些实施例的图3的存储器装置的不同部分的俯视图的代表图。
图6A至图10C是示出根据本文描述的一些实施例在形成图2至图5C的存储器装置的工艺期间的不同结构视图的代表图。
图11示出了根据本文描述的一些实施例的被配置为包含在用于形成图6A至图10C的存储器装置的一部分的系统中的标线。
图12示出了根据本文描述的一些实施例的包含光刻装备的系统,所述光刻装备包含图11的标线。
具体实施方式
本文描述的技术涉及一种存储器装置,除了其它结构之外,所述存储器装置尤其具有阶梯结构和位于阶梯结构处的支撑结构。支撑结构具有特定尺寸(例如,宽度)和与其它结构的特定尺寸关系(例如,比率)。这些特定尺寸和尺寸关系可以防止存储器装置的一些结构在形成存储器装置的工艺期间潜在地塌陷。本文描述的技术还涉及一种标线,所述标线可以被配置为在形成所描述的存储器装置的支撑结构的工艺的一部分期间包含在系统(例如,光刻系统)中。标线被设计成包含图案,使得支撑结构的特定尺寸可以基于标线的图案的尺寸。标线的图案的尺寸被设计(例如,确定),使得支撑结构(其尺寸基于标线的图案的尺寸)可以防止存储器装置的其它结构在形成存储器装置的工艺期间塌陷。下面参考图1至图12进一步讨论本文描述的技术的改进和益处。
图1示出了根据本文描述的一些实施例的呈存储器装置100形式的设备。存储器装置100可以包含存储器阵列(或多个存储器阵列)101,其含有以块(存储器单元块)(诸如块191和192)布置的存储器单元102。在存储器装置100的物理结构中,存储器单元102可以竖直地布置在存储器装置100的衬底(例如,半导体衬底)上方(例如,彼此堆叠)。图1将具有两个块191和192的存储器装置100示出为实例。存储器装置100可以具有两个以上的块。
如图1所示,存储器装置100可以包含存取线(其可以包含字线)150和数据线(其可以包含位线)170。存取线150可以携带信号(例如,字线信号)WL0至WLm。数据线170可以携带信号(例如,位线信号)BL0至BLn。存储器装置100可以使用存取线150来选择性地存取块191和192的存储器单元102,并使用数据线170来选择性地与存储器单元102交换信息(例如,数据)。
存储器装置100可以包含地址寄存器107以接收线(例如,地址线)103上的地址信息(例如,地址信号)ADDR。存储器装置100可以包含可以对来自地址寄存器107的地址信息进行解码的行存取电路108和列存取电路109。基于解码后的地址信息,存储器装置100可以确定在存储器操作期间将存取块191和192的哪些子块的哪些存储器单元102。存储器装置100可以包含驱动器(驱动器电路)140,所述驱动器可以是行存取电路108的一部分。驱动器140可以操作(例如,作为开关操作)以在存储器装置100的操作期间在提供电压的节点与相应的存取线150之间形成(或不形成)导电路径(例如,电流路径)。
存储器装置100可以执行读取操作以从块191和192的存储器单元102读取(例如,感测)信息(例如,先前存储的信息),或执行写入(例如,编程)操作以将信息存储(例如,编程)到块191及192的存储器单元102中。存储器装置100可以使用与信号BL0至BLn相关联的数据线170来提供要存储在存储器单元102中的信息或获得从存储器单元102读取(例如,感测)的信息。存储器装置100还可以执行擦除操作以从块191和192的存储器单元102中的一些或全部擦除信息。
存储器装置100可以包含控制单元118,所述控制单元可以被配置为基于线104上的控制信号来控制存储器装置100的存储器操作。线104上的控制信号的实例包含一或多个时钟信号和其它信号(例如,芯片启用信号CE#、写入启用信号WE#)以指示存储器装置100可以执行哪个操作(例如,读取、写入或擦除操作)。存储器装置100外部的其它装置(例如,存储器控制器或处理器)可以控制线104上的控制信号的值。线104上的信号的组合的特定值可以产生命令(例如,读取、写入或擦除命令),所述命令可导致存储器装置100执行对应的存储器操作(例如,读取、写入或擦除操作)。
存储器装置100可以包含感测和缓冲电路120,其可以包含诸如感测放大器及页缓冲电路(例如,数据锁存器)等部件。感测和缓冲电路120可以对来自列存取电路109的信号BL_SEL0至BL_SELn作出响应。感测和缓冲电路120可以被配置为(例如,通过感测)确定从块191和192的存储器单元102(例如,在读取操作期间)读取的信息的值,并将信息的值提供给线(例如,全局数据线)175。感测和缓冲电路120还可以被配置为基于线175上(例如,在写入操作期间)的信号的值(例如,电压值)使用线175上的信号来确定块190和191的存储器单元102中(例如,在写入操作期间)要存储(例如,编程)的信息的值。
存储器装置100可以包含输入/输出(I/O)电路117以在块191和192的存储器单元102与线(例如,I/O线)105之间交换信息。线105上的信号DQ0至DQN可以表示从块191和192的存储器单元102读取或存储在其中的信息。线105可以包含存储器装置100内的节点或存储器装置100可以驻留于其中的封装上的引脚(或焊球)。存储器装置100外部的其它装置(例如,存储器控制器或处理器)可以通过线103、104和105与存储器装置100进行通信。
存储器装置100可以接收电源电压,包含电源电压Vcc和Vss。电源电压Vss可以在接地电位(例如,具有约零伏的值)下操作。电源电压Vcc可以包含从诸如电池或交流到直流(AC-DC)转换器电路等外部电源提供给存储器装置100的外部电压。
存储器单元102中的每一者可以被编程为存储表示至多一位(例如,单个位)的值或多个位的值(例如,两个、三个、四个或另一数量的位)的信息。例如,存储器单元102中的每一者可以被编程为存储表示单个位的二进制值“0”或“1”的信息。每个单元的单个位有时被称为单级单元。在另一实例中,存储器单元102中的每一者可以被配置为存储表示多个位的值的信息,诸如两个位的四个可能值“00”、“01”、“10”和“11”中的一者、三个位的八个可能值“000”、“001”、“010”、“011”、“100”、“101”、“110”和“111”中的一者,或另一数量的多个位的其它值中的一者。具有存储多个位的能力的单元有时被称为多级单元(或多态单元)。
存储器装置100可以包含非易失性存储器装置,并且存储器单元102可以包含非易失性存储器单元,使得存储器单元102可以在电力(例如,电压Vcc、Vss或两者)与存储器装置100断开时保留存储于其上的信息。例如,存储器装置100可以是快闪存储器装置,诸如NAND快闪(例如,3维(3D)NAND)或NOR快闪存储器装置,或另一类型的存储器装置,诸如可变电阻存储器装置(例如,相变存储器装置或电阻式随机存取存储器(RAM)装置)。
本领域技术人员可以认识到,存储器装置100可以包含其它部件,其中的若干部件未在图1中示出,以免混淆本文描述的实例实施例。存储器装置100的至少一部分可以包含与下文参考图2至图12描述的存储器装置中的任一者的结构类似于或等同的结构并执行与所述存储器装置中的任一者的操作类似于或等同的操作。
图2示出了根据本文描述的一些实施例的呈具有存储器单元阵列201以及块(例如,存储器单元块)291和292的存储器装置200的形式的设备的示意图。存储器装置200可以包含非易失性(例如,NAND快闪存储器装置)或其它类型的存储器装置。存储器装置200可以对应于存储器装置100。例如,存储器阵列(或多个存储器阵列)201以及块291和292可以分别对应于图1的存储器装置100的存储器阵列101以及块191和192。
如图2所示,存储器装置200可以包含存储器单元202、数据线2700至270N(2700至270N)、块291中的控制栅极2500至250M以及块292中的控制栅极250'0至250'M。数据线2700至270N可以对应于图1的存储器装置100的数据线170的一部分。在图2中,紧邻数字(例如,270N)的标签“N”(索引N)表示存储器装置200的数据线的数量。例如,如果存储器装置200包含16条数据线,则N是15(数据线2700至27015)。在图2中,紧邻数字(例如,250M)的标记“M”(索引N)表示控制栅极存储器装置200的数量。例如,如果存储器装置200包含128个控制栅极,则M是127(控制栅极2500至250127)。存储器装置200可以在存储器装置200的块(例如,块291和292)中具有相同数量的控制栅极(例如,M-1个控制栅极)。
在图2中,数据线2700至270N可以包含存储器装置200的位线(例如,局部位线)(或可以为其一部分)。如图2所示,数据线2700至270N可以分别携带信号(例如,位线信号)BL0至BLN。在存储器装置200的物理结构中,数据线2700至270N可以被结构化为导电线并且具有在Y方向上延伸的相应长度。
如图2所示,存储器单元202可以被组织成分离的块(存储器单元的块),诸如块291和292。图2将包括两个块291和292的存储器装置200示出为实例。然而,存储器装置200可以包含许多块。存储器装置200的块(例如,块291和292)可以共享数据线(例如,数据线2700至270N)以携带从存储器装置200的选定存储器单元(例如,块291或292中的选定存储器单元)的存储器单元读取或存储在其中的信息(呈信号形式)。
控制栅极2500至250M可以是局部字线的一部分,所述局部字线可以是存储器装置200的可以与图1的存储器装置100的存取线150相对应的存取线(例如,全局字线)的一部分(或可以耦合到所述存取线)。控制栅极250'0至250'M可以是其它局部字线的另一部分,所述局部字线可以是存储器装置200的存取线(例如,全局字线)的一部分。控制栅极2500至250M可以与控制栅极250'0至250'M电分离。因此,可以分别存取块291和292(例如,一次存取一个)。例如,可以使用控制栅极2500至250M在一个时间存取块291,并且可以使用控制栅极250'0至250'M在另一个时间存取块292。
图2示出了可以相对于存储器装置200的结构的物理方向(例如,尺寸)的方向X、Y和Z。例如,Z方向可以是垂直于存储器装置200的衬底(例如,图4A所示的衬底499)的方向(例如,相对于所述衬底竖直的方向)。Z方向垂直于X方向和Y方向(例如,Z方向垂直于存储器装置200的X-Y平面)。在存储器装置200的物理结构中,控制栅极2500至250M可以在Z方向上形成于存储器装置200的不同层级(例如,层)上。在此实例中,控制栅极2500至250M的层级(例如,层)可以在Z方向上将一个层级(一层材料)形成(例如,堆叠)于另一层级上。
如图2所示,存储器单元202可以包含在存储器装置200的块(例如,块291及292)中的每一者中的相应存储器单元串230中。存储器单元串230中的每一者可以在Z方向上具有串联连接的存储器单元(例如,M+1个串联连接的存储器单元)。在存储器装置200的物理结构中,可以在存储器装置200的Z方向上以不同层级(例如,图2的实例中的M-1个不同层)形成(例如,彼此竖直堆叠)存储器单元串230中的每一者中的存储器单元202。串230中的每一者中的存储器单元的数量可以等于存储器装置200的控制栅极(例如,控制栅极2500至250M)的层级(例如,层)的数量。
如图2所示,控制栅极2500至250M可以携带对应的信号WL0至WLM。如上所述,控制栅极2500至250M可以包含存储器装置200的存取线(例如,字线)(或可以是其一部分)。控制栅极2500至250M中的每一者可以是位于存储器装置200的层级中的导电材料(例如,导电材料层)的结构(例如,层级)的一部分。存储器装置200可以在操作(例如,读取、写入或擦除操作)期间使用信号WL0至WLM来选择性地控制对块291的存储器单元202的存取。例如,在读取操作期间,存储器装置200可以使用信号WL0至WLM来控制对块291的存储器单元202的存取以从块291的存储器单元202读取(例如,感测)信息(例如,先前存储的信息)。在另一实例中,在写入操作期间,存储器装置200可以使用信号WL0至WLM来控制对块291的存储器单元202的存取以将信息存储在块291的存储器单元202中。
如图2所示,控制栅极250'0至250'M可以携带对应的信号WL'0至WL'M。控制栅极250'0至250'M中的每一者可以是位于存储器装置200的单层级中的导电材料(例如,导电材料层)的结构(例如,层级)的一部分。控制栅极250'0至250'M可以分别位于与控制栅极2500至250M相同的层级(在Z方向上)。如上所述,控制栅极250'0至250'M(例如,局部字线)可以与控制栅极2500至250M(例如,其它局部字线)电分离。
存储器装置200可以在操作(例如,读取、写入或擦除操作)期间使用信号WL'0至WL'M来分别控制对块292的存储器单元202的存取。例如,在读取操作期间,存储器装置200可以使用信号WL'0至WL'M来控制对块292的存储器单元202的存取以从块292的存储器单元202读取(例如,感测)信息(例如,先前存储的信息)。在另一实例中,在写入操作期间,存储器装置200可以使用信号WL'0至WL'M来控制对块292的存储器单元202的存取以将信息存储在块292的存储器单元202中。
如图2所示,同一块中的不同存储器单元串中的存储器单元可以共享所述块中的同一控制栅极(例如,可以由其控制)。例如,在块291中,耦合到控制栅极2500的存储器单元202可以共享控制栅极2500(可以由其控制)。在另一实例中,耦合到控制栅极2501的存储器单元202可以共享控制栅极2501(可以由其控制)。在另一实例中,在块292中,耦合到控制栅极250'0的存储器单元202可以共享控制栅极250'0(可以由其控制)。在另一实例中,耦合到控制栅极250'1的存储器单元202可以共享控制栅极250'1(可以由其控制)。
存储器装置200可以包含可以携带信号(例如,源极线信号)SL的源极(例如,源极线、源极板或源极区域)298。源极298可以被结构化为存储器装置200的导电线或导电板(例如,导电区域)。源极298可以是块291和292的公共源极线(例如,公共源极板或公共源极区域)。源极298可以耦合到存储器装置200的接地连接。
存储器装置200可以包含选择晶体管(例如,漏极选择晶体管)2610至261i(2610-261i)和选择栅极(例如,漏极选择栅极)2810至281i。晶体管2610可以共享同一选择栅极2810。晶体管261i可以共享同一选择栅极281i。选择栅极2810至281N可以分别携带信号SGD0至SGDi
晶体管2610至261i可以分别由信号SGD0至SGDi控制(例如,接通或关断)。在存储器装置200的存储器操作(例如,读取或写入操作)期间,晶体管2610至261i可以接通(例如,通过激活相应信号SGD0至SGDi)以将块291的存储器单元串230耦合到相应数据线2700至270N。晶体管2610至261i可以关断(例如,通过停用相应信号SGD0至SGDi)以将块291的存储器单元串230与相应数据线2700至270N解耦。
存储器装置200可以包含晶体管(例如,源极选择晶体管)260,其中的每一者可以耦合在块291的相应存储器单元串(存储器单元串230中的一者)中的源极298与存储器单元202之间。存储器装置200可以包含选择栅极(例如,源极选择栅极)280。晶体管260可以共享选择栅极280。晶体管260可以由提供在选择栅极280上的相同信号(诸如SGS信号(例如,源极选择栅极信号))控制(例如,接通或关断)。在存储器装置200的存储器操作(例如,读取或写入操作)期间,晶体管260可以接通(例如,通过激活SGS信号)以将块291的存储器单元串耦合到源极298。晶体管260可以关断(例如,通过停用SGS信号)以将块291的存储器单元串与源极298解耦。
存储器装置200可以在块292中包含类似的选择栅极和选择晶体管。例如,在块292中,存储器装置200可以包含选择栅极(例如,漏极选择栅极)281'0至281'i和晶体管(例如,漏极选择晶体管)2610至261i。块291的晶体管2610可以共享同一选择栅极281'0。块292的晶体管261i可以共享同一选择栅281'i。选择栅极281'0至281'i可以分别携带信号SGD0'至SGDi'。
块292的晶体管2610至261i可以分别由信号SGD0'至SGDi'控制(例如,接通或关断)。在存储器装置200的存储器操作(例如,读取或写入操作)期间,块292的晶体管2610至261i可以接通(例如,通过激活相应信号SGD0'至SGDi')以将块292的存储器单元串耦合到数据线2700至270N。块292的晶体管2610至261i可以关断(例如,通过停用相应信号SGD0'至SGDi')以将块292的存储器单元串与相应组数据线2700至270N解耦。
存储器装置200可以包含晶体管(例如,源极选择晶体管)260,其中的每一者可以耦合在源极298与块292的相应存储器单元串中的存储器单元之间。块292的晶体管260可以共享存储器装置200的同一选择栅极(例如,源极选择栅极)280'。块292的晶体管260可以由提供在选择栅极280'上的相同信号(诸如SGS'信号(例如,源极选择栅极信号))控制(例如,接通或关断)。在存储器装置200的存储器操作(例如,读取或写入操作)期间,块292的晶体管260可以接通(例如,通过激活SGS'信号)以将块292的存储器单元串耦合到源极298。块292的晶体管260可以关断(例如,通过停用SGS'信号)以将块292的存储器单元串与源极298解耦。图2将电分离的选择栅极280和280'示出为实例。替代地,选择栅极280和280'可以彼此电耦合。
存储器装置200包含图2中未示出的其它部件,以免混淆本文描述的实例实施例。下文参考图2至图12描述存储器装置200的一些结构。为了简单起见,不再重复附图(图1至图12)中的相同元件的详细描述。
图3示出了根据本文描述的一些实施例的存储器装置200的结构的俯视图,所述存储器装置包含存储器单元阵列201、阶梯区域345和346、块290、291、292和293之间的介电结构351A、351B、351C、351D和351E。在本文的附图(图式)中,图2和其它附图(例如,图3至图12)的存储器装置200的类似或相同元件被给予相同标签。它们的详细描述和功能在附图之间重复。为了简单起见,在本文所述的附图中示出的一些或全部元件中省略了截面线(例如,阴影线)。可以从图式的特定附图中省略存储器装置200的一些元件,以免混淆所述特定图中所描述的元件(或多个元件)的视图或描述。此外,本文所述的图式中所示的元件的尺寸(例如,物理结构)未按比例绘制。
如图3所示,存储器装置200的块(存储器单元块)290、291、292和293(290至293)可以并排定位在X方向上。将四个块290至293示出为实例。存储器装置200可以包含多个块。图3的块291和292在上面参考图2被示意性地示出和描述。存储器装置200的其它块(例如,块290和293)未在图2中示出。
存储器装置的介电结构351A、351B、351C、351D和351E可以具有在块290至293之间沿Y方向延伸的长度。每个介电结构351A、351B、351C、351D和351E可以包含狭缝(例如,在Z方向上具有深度的沟槽)和形成(例如,填充)于狭缝中的介电材料(或多种介电材料)。介电结构351A、351B、351C、351D和351E可以将一个块与另一块电分离。例如,介电结构351B可以将块291与块290电分离,而介电结构351C可以将块291与块292电分离。相邻块的控制栅极和选择栅极可以通过相邻块之间的介电结构彼此电分离。例如,控制栅极2500至250M和选择栅极280和2810到281i(图2)可以通过介电结构351C与控制栅极250'0至250'M和选择栅极280'和281'0至281'i(图2)电分离。
存储器装置200可以包含耦合到相应数据线数据线2700至270N的块290、291、292和293中的支柱330。存储器单元串的存储器单元202可以沿着对应支柱330的长度(图4A所示)的长度定位(例如,可以沿着长度竖直地形成)。
如图3所示,存储器装置200的数据线2700至270N(与信号BL0至BLN相关联)可以位于存储器单元阵列201上方并且可以具有沿X方向延伸的长度。数据线2700至270N可以延伸在块290至293上方(例如,在其顶部上)和延伸跨过所述块(在X方向上),并且可以由块290至293共享。数据线2700至270N可以耦合到相应支柱330(所述支柱在Z方向上位于数据线2700至270N下方)。
存储器装置200的阶梯区域345及346可以位于存储器单元阵列201的相应侧上(在Y方向上)。阶梯区域345及346可以包含导电触点以提供与存储器装置200的相应块290、291、292和293中的选择栅极和控制栅极(例如,图2的选择栅极280、2810和281i以及控制栅极2500至250M)的电连接(例如,向其提供信号)。阶梯区域345和346可以包含类似结构。然而,为了简单起见并且在本文的描述中在图3中省略了阶梯区域346的细节。在存储器装置200的替代实施例(例如,替代结构)中,可以从存储器装置200中省略阶梯区域346,使得仅阶梯区域345(而非阶梯区域345和346两者)包含在存储器装置200中。
如图3所示,在块291中,存储器装置200可以包含支撑结构344A至344L和存储器装置200的相应部分5A、5B和5C中的导电触点(仅标记导电触点3651、365M和365SGDi)。为了简单起见,图3没有给出块290至293的其它支撑结构和其它导电触点的标签。图3的存储器装置200的部分5A、5B和5C分别在图5A、5B和5C中更详细地示出。在图3中,线4A-4A示出了图4A所示的存储器装置200的一部分(例如,横截面)的位置。
如图3所示,存储器装置200可以包含块291中的导电材料340SGS、3400、3401、340M-1、340M、340SGD0和340SGDi,其可以分别形成图2的选择栅极280、控制栅极2500至250M以及选择栅极2800和280i(形成其材料)。导电材料340SGD0和340SGDi可以通过间隙347(其可以填充有一种(或多种)介电材料)而彼此电分离。为了简单起见,图3未给出形成块290、292和291的选择栅极和控制栅极的其它导电材料的标签。
图4A示出了沿着图3的线4A-4A示出的存储器装置200的一部分(例如,横截面)。如图4A所示,存储器装置200可以包含层级462、463、464、472、474和482,所述层级可以是存储器装置200的Z方向上的物理层(例如,部分)。导电材料340SGS、3400、3401、340M-1、340M、340SGD0和340SGDi可以沿Z方向上在层级462、463、464、472、474和482中一个层级(例如,一层)在另一层级上方地定位(例如,堆叠)。导电材料340SGD0和340SGDi可以位于同一层级(例如,层级482)上。导电材料340SGS、3400、3401、340M-1、340M和340SGDi可以称为导电材料340SGS、3400、3401、340M-1、340M和340SGDi的层级。
如图4A所示,导电材料340SGS、3400、3401、340M-1、340M和340SGDi可以在Z方向上与介电材料341交错。导电材料340SGS、3400、3401、340M-1、340M和340SGDi可以包含金属(例如,钨或其它金属)、其它导电材料或导电材料的组合。介电材料341可以包含二氧化硅。
与图4A中的相应导电材料相关联的图4A中的信号SGS、WL0、WL1、WLM-1、WLM、SGD0和SGDi与图2中所示的信号相同。导电材料340SGS可以形成图2的选择栅极280(与信号SGS相关联)。导电材料3400、3401、340M-1和340M可以形成图2的控制栅极2500至250M(分别与信号WL0、WL1、WLM-1和WLM相关联)。导电材料340SDG0和340SGDi(与信号SGD0和SGDi相关联)可以分别形成图2的选择栅极2800及280i
如图4A所示,导电材料3400(其形成与信号WL0相关联的控制栅极2500)可以相对于形成存储器装置200的其它控制栅极2501至250M(与信号WLM-1和WLM相关联)的其它导电材料3401、340M-1和340M最靠近(在Z方向上)衬底499。
图4A示出了存储器装置200的实例,所述存储器装置包含形成选择栅极(例如,与信号SGS相关联的源极选择栅极)的导电材料340SGS的一个层级。然而,存储器装置200可以包含位于导电材料3401的层级下方(在Z方向上)(例如,在层级464下方)的多个导电材料层级(例如,导电材料340SGS的多个层级)以形成存储器装置200的多个源极选择栅极。
图4A示出了存储器装置200的实例,所述存储器装置包含形成选择栅极(例如,与信号SGD0相关联的漏极选择栅极)的导电材料340SGD0的一个层级和形成选择栅极(例如,与信号SGDi相关联的漏极选择栅极)的导电材料340SGDi的一个层级。然而,存储器装置200可以在导电材料340M的层级上方(例如,在层级474上方)(在Z方向上)包含多个导电材料层级(例如,导电材料340SGD0的多个层级)以形成类似于与存储器装置200的信号SGD0相关联的选择栅极的多个漏极选择栅极。类似地,存储器装置200可以在导电材料340M的层级上方(例如,在层级474上方)(在Z方向上)包含多个导电材料层级(例如,导电材料340SGDi的多个层级)以形成类似于与存储器装置200的信号SGDi相关联的选择栅极的多个漏极选择栅极。
如图4A所示,存储器装置200可以包含位于阶梯区域345(图3)中的阶梯结构415、402和401。导电材料340SGS、3400和3401的相应部分(例如,末端部分)及其在位置340E1、304E2和340E3处的相应边缘(例如,台阶)可以共同形成阶梯结构415。导电材料340M-1和340M的相应部分(例如,末端部分)及其在位置340E4和304E5处的相应边缘(例如,台阶)可以共同形成阶梯结构402。导电材料340SDG1的一部分(例如,末端部分)及其在位置340E6处的边缘(例如,台阶)(图4B中所示)可以形成阶梯结构401。本文的描述给出了包含在特定阶梯结构中的边缘(例如,位置340E1至340E6处的边缘)的实例数量。然而,每个阶梯结构可以包含一个以上的边缘,并且可以包含与图4A所示的边缘不同的数个边缘。
为了简单起见,图4A省略了阶梯结构402和415之间的其它阶梯结构。存储器装置200可以包含多达15个阶梯结构。替代地,存储器装置200可以包含15个以上的阶梯结构。
如图4A所示,阶梯结构415可以相对于阶梯结构(例如,阶梯结构401和402,以及阶梯结构402和415之间的阶梯结构(未示出))中的其它阶梯结构的位置(在Z方向上)而位于最靠近(在Z方向上)衬底499的位置。
在图4A中,一个层级的导电材料(例如,导电材料3401)和相邻层级的介电材料341(例如,导电材料3400与3401之间的介电材料341)可以称为存储器装置200的层面。如图4A所示,这些层面可以在衬底499上方在Z方向上彼此上下叠放(例如,堆叠)。图4A示出了用于每个阶梯结构的特定数量的层面(和对应边缘)和对应数量的层面(例如,用于阶梯结构415的三个层面)的实例。然而,存储器装置200的每个阶梯结构可以由与图4A中所示的层面的数量不同的数个层面(和对应边缘)形成。为了简单起见,图4A示出了存储器装置200的若干层面。然而,存储器装置200可以包含多达一百个层面。替代地,存储器装置200可以包含一百个以上的层面。
图3的存储器装置200的其它块(例如,块290、292和293)也可以具有其自身的类似于块291的阶梯结构的阶梯结构。为了简单起见,从本文的描述中省略存储器装置200的其它块(例如,块290、292和293)的阶梯结构的细节。
如图4A所示,介电材料341还可以包含与相应边缘340E1至340E5相邻(例如,在Z方向上对准)的边缘(未标记)。因此,阶梯结构401、402和415也可以部分地由介电材料341的部分和边缘形成。
以下描述参考图4A、图4B和图4C。图4B示出了图4A的存储器装置200的一部分的更多细节。图4C示出了图4B的存储器装置200的一部分的俯视图。
如图4A和图4C所示,导电材料340SGD0和340SGDi可以位于同一层级(例如,图4A中的层级482)上并且并排定位(在图4C中的X方向上)。如图4C所示,导电材料340SGD0和340SGDi(其分别形成选择栅极2810和281i)可以通过间隙347彼此电分离。
如图4A和图4B所示,存储器装置200可以包含衬底499和位于衬底499上方(例如,形成于衬底上方)的材料496和497。衬底499可以包含半导体(例如,硅)衬底。衬底499还可以包含电路495,所述电路位于存储器装置200的形成于衬底499上方的其它部件下方。电路495可以包含与衬底499外部的电路元件耦合的电路元件(例如,图4A所示的晶体管Tr1和Tr2)。例如,衬底499外部的电路元件可以包含数据线2700至270N、导电触点365SGS、3651、365M、365M-1(图4A)、365SGDi(图4B)和365SGD0(图4C),以及导电路径491和其它(未图示)导电连接的一部分,以及存储器装置200的其它电路元件。电路495的电路元件(例如,晶体管Tr1及Tr2)可以被配置为执行存储器装置200的功能的一部分。例如,晶体管Tr1和Tr2可以是存储器装置200的解码器电路、驱动器电路、缓冲器、感测放大器、电荷泵和其它电路的一部分。
如图4A所示,导电路径(例如,导电布线)491可以包含在Z方向上延伸(例如,竖直延伸)的部分(区段)。导电路径491可以包含(例如,可以耦合到)存储器装置200的导电触点(例如,导电触点365SGS、3650、3651、365M、365M-1(图4A)、365SGDi(图4B)和365SGD0(图4C))中的一些(或全部)。如图4A所示,导电路径491可以耦合到电路495。例如,导电路径491中的至少一者可以耦合到电路495的至少一个晶体管Tr1和Tr2。
导电路径491可以提供导电触点365SGS、3650、3651、365M、365M-1(图4A)、365SGDi(图4B)和365SGD0(图4C)与存储器装置200的其它元件之间的电连接。例如,导电路径491可以耦合到导电触点365SGS、3650、3651、365M、365M-1(图4A)、365SGDi(图4B)和365SGD0(图4C)以及电路495的电路元件(例如,字线驱动器和字线解码器,未示出),以分别提供从电路495中的电路元件(例如,字线驱动器、字线解码器和电荷泵,未示出)到导电触点365SGS、3650、3651、365M、365M-1、365SGDi和365SGD0的电连接(例如,以信号SGS、WL0、WL1、WLM-1、WLM、SGD0和SGDi的形式)。
如图4A和图4B所示,导电触点365SGS、3650、3651、365M、365M-1和365SGDi(图4A和图4B的视图中隐藏了导电触点365SGD0)可以具有在Z方向上延伸(例如,从衬底499竖直地(例如,向外)延伸)的不同长度。每个导电触点365SGS、3650、3651、365M、365M-1、365SGD0和365SGDi中的每一者可以接触导电材料340SGS、3400、3401、340M-1、340M、340SGD0和340SGDi中的相应层级的导电材料(例如,着陆在其上)以形成与相应层级的导电材料的电触点。因此,导电触点365SGS、3650、3651、365M、365M-1、365SGD0和365SGDi可以是导电路径的一部分(例如,导电路径491的一部分)以分别将电信号携带到选择栅极(例如,与信号SGS相关联的源极选择栅极)、控制栅极(例如,与信号WLM和WLM-1相关联的控制栅极)和其它选择栅极(例如,与信号SGD0和SGDi相关联的漏极选择栅极)。
如图4A所示,导电触点365SGS与导电材料340SGS电接触,并且与其余的导电材料(例如,导电材料3400、3401、340M-1、340M和340SGDi)电分离。导电触点3650与导电材料3400电接触并与其余的导电材料(例如,导电材料340SGS、3401、340M-1、340M和340SGDi)电分离。因此,导电触点(例如,导电触点3650)可以仅与存储器装置200的导电材料(例如,导电材料340SGS、3400、3401、340M-1、340M和340SGDi)中的导电材料中的一者电接触。
材料496和497(图4A和图4B)是存储器装置200的源极(例如,源极线、源极板或源极区域)298(图2)的一部分。材料496可以包含多晶硅。材料497可以氧化钨。
可以形成支撑结构344A到344L以在形成存储器装置200的特定工艺期间向存储器装置200的一部分(例如,阶梯区域345)提供结构支撑,如参考图8A至图10C更详细描述)。
如图4A所示,支撑结构344A、344C、344E、344H和344J可以具有在Z方向上延伸的相同长度(例如,从衬底499竖直(例如,向外)延伸)。支撑结构344B、344D、344F、344G、344I和344K(图4A和图4B的视图中隐藏)也可以具有与图4A所示的支撑结构344A、344C、344E、344H和344J相同的长度。支撑结构344A至344L可以穿过导电材料340SGS、3400、3401、340M-1、340M和340SGDi的相应部分以及介电材料341。支撑结构344A至344L与导电材料340SGS、3400、3401、340M-1、340M、340SGD0和340SGDi电分离。支撑结构344A至344L中的每一者可以接触材料497(例如,着陆在其上)。
图5A、图5B和图5C分别示出了根据本文描述的一些实施例的图3的存储器装置200的部分5A、5B和5C的俯视图。如图5A、图5B和图5C所示,导电触点365SGS、3650、3651、365M、365M-1、365SGD0和365SGDi可以成组地位于(例如,可以形成于)相应的阶梯结构415、402和401中。例如,该组导电触点365SGS、3650和3651可以位于阶梯结构415处并且可以在X方向上具有宽度(例如,直径)W3。该组导电触点365M和365M-1可以位于阶梯结构402处,并且可以在X方向上具有宽度(例如,直径)W6。该组导电触点365SGD0和365SGDi可以位于阶梯结构401处,并且可在X方向上具有宽度(例如,直径)W10。
同一组内(位于同一阶梯处)的导电触点可以具有相同宽度。例如,导电触点365SGS、3650和3651(位于阶梯结构415处)可以具有相同宽度W3。导电触点365M和365M-1(位于阶梯结构402处)可以具有相同宽度W6。导电触点365SGD0和365SGDi(位于阶梯结构401处)可以具有相同宽度W10。
不同组中(位于不同的阶梯处)的导电触点可以具有不同的宽度(不同的尺寸(例如,以纳米为单位的尺寸))。因此,宽度W3、W6和W10可以彼此不同。作为实例,宽度W3可以大于宽度W6,并且宽度W6可以大于宽度W10。宽度W3、W7和W10中的每一者可小于相应支撑结构344A至344L的宽度W1、W2、W4、W5、W7和W8中的每一者。
如图5A、图5B和图5C所示,支撑结构344A至344L可以成组地定位(例如,可以形成)在相应的阶梯结构415、402和401处。如图5A中所示,该组支撑结构344A到344F可以位于阶梯结构415处并且位于相应导电触点365SGS、3650和3651附近。支撑结构344A至344F在X方向上可以具有相应宽度(例如,直径)W1和W2。宽度W1和W2可以是相同的(例如,具有相同的纳米尺寸)。
如图5B所示,该组支撑结构344G至344J可以位于阶梯结构402处并且位于相应导电触点365M-1和365M附近。支撑结构344G至344J可以在X方向上具有相应宽度(例如,直径)W4和W5。宽度W4和W5可以是相同的(例如,具有纳米尺寸)。
如图5C所示,该组支撑结构344K和344L可以位于阶梯结构401处,并且位于相应导电触点365SGD0和365SGDi附近。支撑结构344K和344L可以在X方向上具有相应宽度(例如,直径)W7和W8。宽度W7和W8可以是相同的(例如,具有相同的纳米尺寸)。
不同组中的支撑结构(位于不同的阶梯结构处)可以具有不同的宽度(例如,以纳米为单位的不同尺寸)。例如,宽度W1、W4和W7(或宽度W2、W5和W8)可以彼此不同。宽度W1可以小于宽度W4,并且宽度W4可以小于宽度W7。例如,宽度W1可以是360nm(纳米)并且可以具有从345nm至375nm的范围。因此,宽度W1可以是至少345nm并且可以具有高达375nm的尺寸。在另一实例中,宽度W4可以是414nm并且可以具有从399nm至429nm的范围。在另一实例中,宽度W7可以是420nm并且可以具有从405nm至435nm的范围。
图5A、图5B和图5C示出了距离D1至D9。距离D1至D9中的每一者可以为存储器装置200的两个邻近元件(两个邻近结构)的边缘之间的最短距离。
可以在介电结构351B的边缘(例如侧壁)351B_E1与支撑结构344A的最靠近边缘351B_E1(相对于支撑结构344A的其它部分)的边缘(未标记)或部分(未标记)之间测量距离D1(图5A)。类似地,支撑结构344C和344E中的每一者可以位于距边缘351B_E1距离D1处。介电结构351B包含在X方向上彼此相对的边缘351B_E1和351B_E2。介电结构351B的边缘351B_E1可以是导电材料340SGS、3400和3401与介电结构351B的介电材料接触(相交)的位置(例如,Y方向上的界面)处的部分。如图5A、5B和5C所示,介电结构351B的边缘351B_E1可以位于导电材料340SGS、3400、3401、340M-1和340M以及导电材料340SGD0的侧壁(未标记)附近(其中3400、3401、340M-1、340M形成相应的控制栅极2500至250M)。介电结构351C的边缘351C_E1可以位于导电材料340SGS、3400、3401、340M-1和340M的其它侧壁(未标记)和导电材料340SGDi的侧壁附近。
可以在介电结构351C的边缘(例如,侧壁)351C_E1与支撑结构344B的最靠近边缘351C_E1(相对于支撑结构344B的其它部分)的边缘或部分(未标记)之间测量距离D2(图5A)。类似地,支撑结构344D和344F中的每一者可以位于距边缘351C_E1距离D2处。介电结构351B包含在X方向上彼此相对的边缘351C_E2和351C_E1。介电结构351C的边缘351B_C2可以是导电材料340SGS、3400和3401与介电结构351C的介电材料接触(相交)的位置(例如,Y方向上的界面)处的部分。
可以在支撑结构344A和344B的相邻边缘(未标记)之间测量距离D3(图5A)。距离D3可以是支撑结构344A和344B的相应边缘之间的最近距离(在X方向上)。类似地,支撑结构344C和344D可以彼此分开距离D3。支撑结构344E和344F彼此分开距离D3。
可以在介电结构351A的边缘351B_E1与支撑结构344G的最靠近边缘351B_E1(相对于支撑结构344G的其它部分)的边缘或部分(未标记)之间测量距离D4(图5B)。类似地,支撑结构344I可以位于距边缘351B_E1距离D4处。
可以在介电结构351C的边缘351C_E1与支撑结构344H的最靠近边缘351C_E1(相对于支撑结构344H的其它部分)的边缘或部分(未标记)之间测量距离D5(图5B)。类似地,支撑结构344J可以位于距边缘351C_E1距离D5处。
可以在支撑结构344G和344H的相邻边缘(未标记)之间测量距离D6(图5B)。距离D6可以是支撑结构344G和344H之间的最近距离(在X方向上)。类似地,支撑结构344I和344J分开距离D6。
可以在介电结构351A的边缘351B_E1与支撑结构344K的最靠近边缘351B_E1(相对于支撑结构344K的其它部分)的边缘或部分(未标记)之间测量距离D7(图5C)。
可以在介电结构351C的边缘351C_E1与支撑结构344L的最靠近边缘351C_E1(相对于支撑结构344L的其它部分)的边缘或部分(未标记)之间测量距离D8(图5C)。
可以在支撑结构344K和344L的相邻边缘(未标记)之间测量距离D9(图5C)。距离D9可以是支撑结构344K和344L之间的最近距离(在X方向上)。
距离D1、D4和D7(分别在阶梯结构415、402和401处)可以彼此不同。距离D7可以小于距离D4,并且距离D4可以小于距离D1。例如,距离D1可以是203nm并且可以具有从190nm至215nm的范围。因此,距离D1可以小于215nm。在另一实例中,距离D4可以是176nm并且具有从163nm到189nm的范围。在另一实例中,距离D7可以是173nm并且可以具有从160nm至186nm的范围。
在不同阶梯结构处的元件之间的距离可以彼此不同。例如,距离D3、D6和D9(分别在阶梯结构415、402和401处)可以彼此不同。距离D9可以小于距离D6,并且距离D6可以小于距离D3。作为实例,距离D3、D6和D9可以分别是214nm、160nm和154nm。在另一实例中,距离D3可以具有从202nm至227nm的范围。因此,距离D3可以小于214nm(并且大于或等于202nm)。
在图5A、图5B和图5C中,特定支撑结构的宽度与从所述特定支撑结构的边缘到相应介电结构的边缘的距离的比率(例如,尺寸关系)被表达为为W1/D1、W4/D4和W7/D7。例如,基于上述实例尺寸,比率W1/D1=1.77(其中W1=360并且D1=203)。比率W1/D1可以具有从W1/D1=1.6(其中W1=345并且D1=215)至W1/D1=2.0(其中W1=375并且D1=190)的范围(例如,近似范围)。
在形成存储器装置200的工艺期间(下文参考图6A至图10C描述),存储器装置200的特定位置处的一些结构可能发生塌陷(例如,由于静摩擦)。可以通过将存储器装置200的一些元件(例如,支撑结构344A到344L)结构化为具有特定尺寸(例如,临界尺寸)(诸如宽度W1至W10、距离D1至D9的特定尺寸(例如,以纳米为单位))以及宽度与距离的比率来防止此些塌陷,如上文参考图5A、图5B和图5C所描述。防止此些塌陷可以导致改进存储器装置200的良率、可靠性或两者。
可以使用下文参考图6A至图10C描述的工艺来形成支撑结构344A到344L(上文参考图3至图5C描述的)。形成支撑结构344A至344L的部分可以包含在下文参考图6A至图10C描述的工艺期间使用标线(例如,掩模)。此标线可以包含下文参考图11描述的标线1100。
图6A至图10C示出了根据本文描述的一些实施例的在形成图2至图5C的存储器装置200的工艺期间的不同结构视图。图6A示出了在介电材料(介电材料层级)640与介电材料(介电材料层级)641交替地形成在衬底499上方(例如,以交错方式在衬底499上方相继地形成材料)之后装置200的X方向上的侧视图(例如,截面图)。
如图6A所示,导电材料340的层级(例如,单层级)可以具有厚度T1。介电材料641的层级(例如,单层级)可以具有厚度T2。厚度T1可以是32nm并且可以具有从30nm至35nm的范围。厚度T2可以是25nm并且可以具有从22nm至27nm的范围。
介电材料640可以包含氮化硅。介电材料641可以包含二氧化硅。如图6A所示,可以形成介电材料640和641,使得介电材料640可以在Z方向上分别在层级462、464、466、472、474和482上与介电材料641交错。为了简单起见,图6A省略了层466与472之间的一些介电材料640和641。
图6B示出了图6A的存储器装置200的俯视图(例如,X-Y平面图)。图6B还示出了阶梯区域345的位置,其中阶梯结构401、402和415(图4A)可以在随后的工艺(例如,与图7相关联的工艺)中形成在阶梯区域345的相应位置中。在图6B中,线6C-6C示出了图6C所示的存储器装置200的一部分(例如,横截面)的位置。
如图6C所示,沿Y-Z方向所示的介电材料640和641的交错形成可以与沿X-Z方向所示的介电材料640和641的交错形成(如图6A所示)相同。
图7示出了在形成阶梯结构401、402和415之后(在Y-Z方向上)图6C的存储器装置200。形成阶梯结构401、402和415可以包含去除介电材料640和641的一部分以获得介电材料640和641的其余部分,所述其余部分在位置340E1至340E6处、在层级462、464、466、472和482中的相应层级处具有相应边缘(例如,竖直边缘)。
图8A示出了在形成(块292的)支撑结构844和(块291的)支撑结构344B以及狭缝(例如,沟槽)851C之后存储器装置200的侧视图(在X-Z方向上,类似于图6A的侧视图)。
形成支撑结构344B和844可以包含去除介电材料640和641的部分以在将形成支撑结构344B和844的位置处形成开口(例如,孔),并且然后在开口中形成材料801和802。材料801可以包含材料的组合(例如,不同层)。线8C-8C示出了图8C中详细示出的支撑结构344B的一部分(例如,横截面)。
形成狭缝851C(图8A)可以包含去除介电材料640和641的一部分以在狭缝851C的位置处形成开口,使得狭缝851C可以包含边缘(例如,侧壁)851'和851”。边缘851'和851”可以分别对应于图5的边缘351C_E1和351C_E2。如图8A所示,边缘851'和851”中的每一者可以在狭缝851C的位置处包含介电材料640和641的相应侧壁(未标记)(例如,可以由其形成)。狭缝851C可以在形成支撑结构344B和844之后形成。
为了简单起见,图8A中仅示出了两个支撑结构344B和844。其它支撑结构(例如,支撑结构344A和344C至344L)可以以与支撑结构344B和844类似的方式形成,并且可以与支撑结构344B和844同时形成(例如,在同一工艺步骤中形成)。
图8B示出了在形成支撑结构(仅标记支撑结构334A、344B、344K、344L和844)以及存储器装置200的相应块290、291、292和293之间的狭缝851B、851C和851D之后的存储器装置200。狭缝851B、851C和851D可以分别对应于图3的介电结构351B、351C和351D的相应狭缝。标线(例如,图11的标线1100)可以用于形成块291的支撑结构344A至344L(和其它支撑结构)的工艺中。其它标线(类似于标线1100)可以用于在存储器装置的其它块(例如,块290、292和293)中形成支撑结构的工艺中。块290、291、292和293的支撑结构可以同时形成(例如,同时使用相同的工艺步骤形成)。
如图8C所示,支撑结构344B的材料801可以包含材料801a、810b、801c和801d的组合,所述材料可以一种材料接一种材料(例如,一层接一层)地形成。例如,可以首先形成材料801a,可以在形成材料801a之后形成材料801b,可以在形成材料801b之后形成材料801c,并且可以在形成材料801c之后形成材料801d。可以在形成材料801之后(例如,在形成材料802d之后)形成材料802。材料801a、810b、801c和801d可以分别包含二氧化硅、氮化硅、钛和氮化钛。材料802可以包含金属(例如,钨或其它金属)。
存储器装置200的支撑结构(图8A中的支撑结构344B和844,以及未示出的其它支撑结构)可以同时形成(例如,在同一工艺步骤中形成)。然而,如文上参考图5A、图5B和图5C所描述,不同阶梯结构(例如,阶梯结构401、402和415)处的支撑结构可以具有不同的宽度(例如,不同的直径)。可以形成存储器装置200的支撑结构(图8A中的支撑结构344B和844,以及未示出的其它支撑结构)以在形成存储器装置200的特定工艺期间向存储器装置200的部分(例如,阶梯区域345)提供结构支撑。例如,当在形成与图9A相关联的存储器装置200的工艺期间去除介电材料640时,存储器装置200的支撑结构(图8A中的支撑结构344B和844,以及未示出的其它支撑结构)可以向存储器装置200提供结构支撑。
图9A示出了在从位置910(图9A)去除(例如,耗尽)介电材料640(图8A)之后的存储器装置200。支撑结构344B和844可以提供结构支撑以防止在形成存储器装置200的工艺期间(例如,在与图9A中的材料640的去除相关联的工艺期间)较高层级的介电材料641下落到较低层级的介电材料641上。
图9B示出了实例情况下的存储器装置200,所述实例情况包含介电材料641在狭缝851C的位置处的部分塌陷。如图9B所示,介电材料641的相邻部分可能塌陷,使得介电材料641的相邻部分可以彼此触及(接触)。
在厚度T1和T2的某个值处,存储器装置200的一些位置处(例如,在阶梯结构415处)的介电材料641可能发生塌陷(例如,由于静摩擦)。此静摩擦可能由相邻的介电材料641彼此粘附(例如,在经历由表面张力引起的毛细力时)引起,从而导致一些介电材料641像图9B所示的实例情况那样塌陷。塌陷可能导致在后续工艺中在塌陷位置处形成的导电材料(例如,导电材料340SGS、3400和3401)彼此短路(例如,电耦合)。此短路可能劣化或破坏存储器装置200的功能。为了防止此塌陷并改进存储器装置200的结构和可靠性,存储器装置200的一些元件可以形成为具有特定尺寸(例如,以纳米为单位的临界尺寸)。例如,如上文参考图5A、图5B和图5C所描述,存储器装置200的宽度(例如,宽度W1至W10)、距离(例如,距离D1至D9)以及宽度与距离的比率可以形成为具有特定尺寸(例如,以纳米为单位的临界尺寸)以防止介电材料641在易于发生此塌陷的位置处(例如,在阶梯结构415处)塌陷。图9A示出了没有此塌陷的介电材料641的实例。
图10A示出在形成导电材料(例如,导电材料层)340和介电结构351C之后图9A的存储器装置200。如图10A所示,导电材料340的层级(例如,单层级)可以具有厚度T1'。厚度T1'可以与介电材料640(图8A)的层级的厚度T1相同。例如,厚度T1'可以是32nm并且可以具有从30nm至35nm的范围。
可以通过在位置910中填充一种(或多种)材料(图9A)来形成导电材料340。在实例中,导电材料340可以包含单一导电材料,例如,单一金属(例如,钨)。在另一实例中,导电材料340可以包含多种材料(其可以一种材料接一种材料地形成)。多种材料中的一者可以包含导电材料(例如,诸如钨等金属)。例如,导电材料340可以包含氧化铝(AlO)、氮化钛(TNi)和钨(W)的不同层。导电材料340可以对应于图4A所示的导电材料340SGS、3400、3401、340M-1、340M、340SGD0和340SGDi。与图10A中的相应导电材料340相关联的信号SGS、WL0、WL1、WLM-1、WLM、SGD0和SGDi与图4A所示的信号相同。介电材料641可以对应于图4A的介电材料341。
在与图10A相关联的工艺中,可以通过在狭缝815B(图9A)的位置中填充(例如,沉积)材料1010和1015来形成介电结构351C。材料1010可以包含介电材料(例如,二氧化硅)。材料1015可以包含多晶硅,或替代地,介电材料(例如,二氧化硅或氮化硅)。如图10A所示,可以在介电结构351C的位置处邻近相应材料340和641的侧壁(例如,竖直侧壁)形成(例如,定位)材料1010。
图10B示出了图10A的存储器装置200的在介电结构351C处的一部分的俯视图(在X-Y方向上)。如图10A和图10B所示,材料1010形成在介电结构351C的两侧上(例如,形成在X方向上的相对侧壁上,未标记)。材料1015可以形成于材料1010的部分(例如,侧壁部分)之间。材料1010和1015可以沿着介电结构351C的长度(在Y方向上)形成。
图10C示出了包含支撑结构344B、344D、344F、344H、344J和344L(在与图8A相关联的工艺中形成)的图10A的存储器装置200的侧视图(例如,横截面)。图10C的视图中隐藏了其它支撑结构(例如,在与图8A相关联的工艺中形成的支撑结构344B、344D、344F、344G、344I和344K)。在形成存储器装置200的支撑结构(例如,支撑结构344E至344L)之后,可以在存储器装置200的后续工艺中形成导电触点365SGS、3651、365M、365M-1、365SGD0和365SGDi(图5A、图5B和图5C)。为了简单起见并且为了不混淆本文描述的实施例,本文不描述完成存储器装置200的后续工艺。
图11示出了根据本文描述的一些实施例的标线(例如,掩模)1100。标线1100可以被配置为用于形成图2至图10C的存储器装置200的工艺的一部分中。例如,标线1100可以被配置为在形成存储器装置200的块291(图8B)的支撑结构(例如,支撑结构344A至344L)的工艺期间包含在系统(例如,图12的系统1200)中。
如图11所示,标线1100可以包含沿Y方向延伸的边缘(例如,侧面)1111和1112,以及边缘1111与1112之间的图案(例如,正方形特征)1144A至1144L。图案1144A可以包含侧面1121和1122。侧面1121和1122可以具有相同尺寸(例如,以nm为单位的尺寸)。如图11所示,图案1144A可以位于边缘1111附近。侧面1121可以平行于边缘1111。侧面1122以一定角度(例如,90度角)连接到侧面1121,并且可以垂直于边缘1111。
图案1144B可以包含侧面1131和1132。侧面1131和1132可以具有相同尺寸(例如,以nm为单位的尺寸)。如图11所示,图案1144B可以位于边缘1112附近。侧面1131可以平行于边缘1112。侧面1132以一定角度(例如,90度角)连接到侧面1131,并且可以垂直于边缘1112。
标线1100的其它图案(例如,图案1144C至1144L)也可以包含类似于图案1144A和1144B的侧面。可以在存储器装置200(图5A、图5B和图5C)的阶梯结构401、402和415的位置处分别形成支撑结构(例如,支撑结构344A至344L)的工艺期间使用标线1100的相应部分1101、1102和1115处的图案。
图11还(以虚线)示出了存储器装置200的一些结构相对于图案(例如,图案1144A至1144L)的位置。例如,位置351B'和351C'可以分别对应于介电结构351B和351C的位置(图5A、图5B和图5C)。位置365'可以对应于相应导电触点365SGS、3650、3651、365M、365M-1、365SGDi和365SGD0的位置(图5A、图5B和图5C)。
如图11所示,图案1144A至1144L可以包含相应宽度W1'、W2'、W4'、W5'、W7'和W8'。图案1144A至1144L之间、图案1144A至1144L与相应边缘1111和1112之间的距离由距离D1'至D9'表示。
图案1144A至1144L可以分别用于形成存储器装置200的支撑结构344A至344L的工艺(图5A、图5B和图5C)。因此,宽度W1、W2、W4、W5、W7和W8(图5A,图5B及图5C)的尺寸(以nm为单位)可以分别基于标线1100(图11)的宽度W1'、W2'、W4'、W5'、W7'和W8'的尺寸(以nm为单位)。例如,宽度W1'、W2'、W4'、W5'、W7'和W8'(图11)的尺寸可以被确定(例如,选择)为分别与宽度W1、W2、W4、W5、W7和W8(图5A、图5B和图5C)的尺寸相同(或基本相同)。
距离D1至D9(图5A、图5B和图5C)的尺寸(以nm为单位)可以分别基于距离D1'至D9'的尺寸。例如,宽度W1'、W2'、W4'、W5'、W7'和W8'的尺寸(以nm为单位)可以被确定(例如,选择)为分别与图5A、图5B和图5C的宽度W1、W2、W4、W5、W7和W8的尺寸相同(或基本相同)。
在标线1100中,宽度W1'、W4'和W7'与距离D1'、D4'和D7'的比率(例如,W1'/D1'、W4'/D4'和W7'/D7')可以和宽度W1、W4和W7与距离D1、D4和D7的比率(例如,W1/D1、W4/D4和W7/D7)相同。
在形成存储器装置200的支撑结构(例如,支撑结构344A至344L)的工艺中使用标线1100可以允许存储器装置200的支撑结构具有如上文参考图5A、图5B和图5C描述的特定尺寸(以nm为单位)。上文参考图3至图10C描述具有此类特定尺寸(以nm为单位)的存储器装置200的支撑结构(例如,支撑结构344A至344L)的益处和改进。
图12示出了根据本文描述的一些实施例的包含光刻装备(例如,步进器)1201和标线1100的系统1200。系统1200可以用于形成存储器装置200的工艺的一部分。例如,光刻装备1201可以用于使光源(未示出)通过标线1100。然后,光刻装备1201的投影透镜(未示出)可以接收光源(在光源通过标线1100之后)并基于光源产生光束1205。投影透镜可以在存储器装置200的支撑结构344A至344L(在图5A、图5B和图5C中详细示出)的形成期间将光束1205投影到晶片1202上,所述支撑结构可以是晶片1202的一部分。支撑结构344A至344L的尺寸(以nm为单元)可以基于标线1100的图案(例如,图案1144A至1144L)的尺寸。上文参考图3至图11描述了支撑结构344A至344L(例如,通过使用系统1200中的标线1100形成)的益处和改进。
上文参考图1至图12描述的实施例包含设备和形成所述设备的方法。所述设备中的一者包含衬底;层面,所述层面在所述衬底上方彼此上下叠放,所述层面包含相应的存储器单元和用于所述存储器单元的控制栅极,所述控制栅极包含最靠近所述衬底的控制栅极而非其它控制栅极,所述控制栅极包含共同形成阶梯结构的相应部分;导电触点,所述导电触点在所述阶梯结构的位置处与所述控制栅极接触,所述导电触点具有从所述衬底竖直延伸的不同长度,所述导电触点包含与第一控制栅极接触的导电触点;介电结构,所述介电结构邻近所述层面的所述控制栅极的侧壁;以及支撑结构,所述支撑结构邻近所述导电触点并且与所述控制栅极和所述导电触点电分离,所述支撑结构具有从所述衬底竖直延伸并延伸穿过所述控制栅极的至少一部分的长度,所述支撑结构包含最靠近所述导电触点的支撑结构而非其它支撑结构,所述支撑结构位于距所述介电结构的边缘一定距离处,其中,所述支撑结构的宽度与所述距离的比率在从1.6至2.0范围内。描述了包含附加设备和方法的其它实施例。
在具体实施方式和权利要求中,关于两个或更多个元件(例如,材料)所使用的术语“在…上”,一个“在另一个上”是指元件之间(例如,材料之间)有至少一定的接触。术语“在…上方”是指元件(例如,材料)紧邻,但可能具有一或多个附加介入元件(例如,材料),使得接触是可能的但不是必需的。“在…上”或“在…上方”都不意味着如本文使用的任何方向性,除非这样说明。
在具体实施方式和权利要求中,由术语“…中的至少一者”连接的项目列表可以指所列项目的任何组合。例如,如果列出了项目A和B,则短语“A和B中的至少一者”指仅A;仅B;或A和B。在另一实例中,如果列出项A、B和C,则短语“A、B和C中的至少一者”仅指A;仅B;仅C;A和B(不包含C);A和C(不包含B);B和C(不包含A);或所有A、B和C。项目A可以包含单个元素或多个元素。项目B可以包含单个元素或多个元素。项目C可以包含单个元素或多个元素。
在具体实施方式和权利要求中,由术语“…中的一者”连接的项目列表可以仅指列表项目中的一者。例如,如果列出项目A和B,则短语“A和B中的一者”指仅A(不包含B)或仅B(不包含A)。在另一实例中,如果列出项A、B和C,则短语“A、B和C中的一者”指仅A;仅B;或仅C。项目A可以包含单个元素或多个元素。项目B可以包含单个元素或多个元素。项目C可以包含单个元素或多个元素。
以上描述和附图示出了本发明主题的一些实施例,以使得本领域技术人员能够实践本发明主题的实施例。其它实施例可以包含结构变化、逻辑变化、电气变化、过程变化以及其它变化。实例仅仅代表可能的变化。一些实施例的部分和特征可以包括在其它实施例的部分和特征中或替代其它实施例的部分和特征。在阅读和理解以上描述后,许多其它实施例对于本领域技术人员将是显而易见的。

Claims (25)

1.一种设备,其包括:
衬底;
层面,所述层面在所述衬底上方彼此上下叠放,所述层面包含相应的存储器单元和用于所述存储器单元的控制栅极,所述控制栅极包含最靠近所述衬底的控制栅极而非其它控制栅极,所述控制栅极包含共同形成阶梯结构的相应部分;
导电触点,所述导电触点在所述阶梯结构的位置处与所述控制栅极接触,所述导电触点具有从所述衬底竖直延伸的不同长度,所述导电触点包含与第一控制栅极接触的导电触点;
介电结构,所述介电结构邻近所述层面的所述控制栅极的侧壁;以及
支撑结构,所述支撑结构邻近所述导电触点并且与所述控制栅极和所述导电触点电分离,所述支撑结构具有从所述衬底竖直延伸并延伸穿过所述控制栅极的至少一部分的长度,所述支撑结构包含最靠近所述导电触点的支撑结构而非其它支撑结构,所述支撑结构位于距所述介电结构的边缘一定距离处,其中,所述支撑结构的宽度与所述距离的比率在从1.6至2.0的范围内。
2.根据权利要求1所述的设备,其中,所述第一支撑结构具有在从345纳米至375纳米的范围内的宽度。
3.根据权利要求1所述的设备,其中,所述距离具有从190纳米至203纳米的范围。
4.根据权利要求1所述的设备,其中,所述控制栅极中的每一者具有在从30纳米至35纳米的范围内的厚度。
5.根据权利要求4所述的设备,其进一步包括与所述控制栅极交错的介电材料层级,其中所述介电材料层中的每一者的厚度在从22纳米至27纳米的范围内。
6.根据权利要求1所述的设备,其中,所述控制栅极的所述侧壁是第一侧壁,所述介电结构是第一介电结构,所述支撑结构是所述支撑结构中的第一支撑结构,所述距离是第一距离,并且所述设备进一步包括:
第二介电结构,所述第二介电结构位于与所述控制栅极的所述第一侧壁相对的第二侧壁上;以及
所述支撑结构包含第二支撑结构,所述第二支撑结构邻近所述第一支撑结构和所述导电触点,所述第二支撑结构位于距所述第二介电结构的边缘第二距离处,其中,所述第二支撑结构的宽度与所述第二距离的比率在从1.6至2.0的范围内。
7.一种设备,其包括:
衬底;
层面,所述层面在所述衬底上方彼此上下叠放,所述层面包含相应的存储器单元和用于所述存储器单元的控制栅极,所述控制栅极包含最靠近所述衬底的控制栅极而非其它控制栅极,所述控制栅极包含共同形成阶梯结构的相应部分;
导电触点,所述导电触点在所述阶梯结构的位置处与所述控制栅极接触,所述导电触点具有从所述衬底竖直延伸的不同长度,所述导电触点包含与第一控制栅极接触的导电触点;以及
支撑结构,所述支撑结构邻近所述导电触点并且与所述控制栅极和所述导电触点电分离,所述支撑结构具有从所述衬底竖直延伸并延伸穿过所述控制栅极的至少一部分的长度,所述支撑结构包含最靠近所述导电触点的支撑结构而非其它支撑结构,其中,所述支撑结构的宽度是至少345纳米。
8.根据权利要求7所述的设备,其中,所述支撑结构的所述宽度具有从345纳米至375纳米的范围。
9.根据权利要求7所述的设备,其中,所述支撑结构的所述长度相同。
10.根据权利要求7所述的设备,其中所述支撑结构是所述支撑结构中的第一支撑结构,并且所述支撑结构中的第二支撑结构的宽度与所述第一支撑结构的所述宽度不同。
11.根据权利要求7所述的设备,其中,所述控制栅极中的每一者具有在从30纳米至35纳米的范围内的厚度。
12.一种设备,其包括:
衬底;
层面,所述层面在所述衬底上方彼此上下叠放,所述层面包含相应的存储器单元和用于所述存储器单元的控制栅极,所述控制栅极包含最靠近所述衬底的控制栅极而非其它控制栅极,所述控制栅极包含共同形成阶梯结构的相应部分;
导电触点,所述导电触点在所述阶梯结构的位置处与所述控制栅极接触,所述导电触点具有从所述衬底竖直延伸的不同长度,所述导电触点包含与所述控制栅极接触的导电触点;
支撑结构,所述支撑结构邻近所述导电触点并且与所述控制栅极和所述导电触点电分离,所述支撑结构具有从所述衬底竖直延伸并延伸穿过所述控制栅极的至少一部分的长度,所述支撑结构包含最靠近所述导电触点的支撑结构而非其它支撑结构;以及
介电结构,所述介电结构邻近所述控制栅极的侧壁,其中,所述介电结构的边缘与所述支撑结构的边缘之间的距离小于215纳米。
13.根据权利要求12所述的设备,其中,所述距离大于190纳米。
14.根据权利要求12所述的设备,其中,所述支撑结构具有在从345纳米至375纳米的范围内的宽度。
15.根据权利要求12所述的设备,其中,所述支撑结构是所述支撑结构中的第一支撑结构,所述第一支撑结构具有第一宽度,并且所述支撑结构中的第二支撑结构具有大于所述第一宽度的第二宽度。
16.根据权利要求12所述的设备,其中,所述控制栅极中的每一者具有在从30纳米至35纳米的范围内的厚度。
17.根据权利要求12所述的设备,其中,所述控制栅极的所述侧壁是第一侧壁,所述介电结构是第一介电结构,所述支撑结构是所述支撑结构中的第一支撑结构,并且所述设备进一步包括:
第二介电结构,所述第二介电结构位于与所述控制栅极的所述第一侧壁相对的第二侧壁上;以及
所述支撑结构包含邻近所述第一支撑结构和所述导电触点的第二支撑结构,其中,所述第二介电结构的边缘与所述第二支撑结构的边缘之间的距离小于215纳米。
18.根据权利要求17所述的设备,其中,所述第一支撑结构的所述边缘是第一边缘,所述第一支撑结构包含最靠近所述第二支撑结构的第二边缘,并且所述第一介电结构的所述第二边缘与所述第二介电结构的边缘之间的距离小于214纳米。
19.一种标线,其包括:
第一边缘和与所述第一边缘相对的第二边缘;
第一图案,所述第一图案紧邻所述第一边缘,所述第一图案包含平行于所述第一边缘的第一侧和连接到所述第一侧并垂直于所述第一边缘的第二侧,所述第二侧具有在从345纳米至375纳米的范围内的尺寸;以及
第二图案,所述第二图案紧邻所述第二边缘,所述第二图案包含平行于所述第二边缘的第一侧和连接到所述第二图案的所述第一侧并垂直于所述第二边缘的第二侧,所述第二图案的所述第二侧具有在从345纳米至375纳米的范围内的尺寸,其中,所述标线被配置为包含在用于形成存储器装置的支撑结构的系统中,使得所述支撑结构的尺寸基于所述第一图案和所述第二图案的尺寸,所述支撑结构位于位于所述存储器装置的衬底上方的阶梯结构中的一个阶梯结构处,所述阶梯结构相对于其它阶梯结构的位置位于最靠近所述衬底的位置。
20.根据权利要求19所述的标线,其中,所述第一边缘与所述第一图案的所述第一侧之间的距离小于215纳米。
21.根据权利要求19所述的标线,其中,所述第二边缘与所述第二图案的所述第一侧之间的距离小于215纳米。
22.根据权利要求19所述的标线,其中,所述第一图案的所述第一侧与所述第二图案的所述第一侧之间的距离在从202纳米至227纳米的范围内。
23.一种方法,其包括:
在存储器装置的衬底上方形成阶梯结构,所述阶梯结构包含第一阶梯结构和第二阶梯结构,所述第一阶梯结构相对于所述第二阶梯结构最靠近所述衬底;
形成与所述阶梯结构的相应的导电材料层级接触的导电触点,所述导电触点具有从所述衬底竖直延伸的不同长度,所述导电触点包含与所述导电材料层级中的导电材料层级接触的导电触点;以及
形成支撑结构,所述支撑结构邻近所述导电触点并且与所述导电材料层级和所述导电触点电分离,所述支撑结构具有从所述衬底竖直延伸并延伸穿过所述导电材料层级的至少一部分的长度,所述支撑结构包含最靠近所述导电触点的支撑结构而非其它支撑结构,其中,所述支撑结构的宽度是至少345纳米。
24.根据权利要求23所述的方法,其进一步包括:
形成邻近所述导电材料层级的侧壁的介电结构,所述介电结构包含狭缝和填充在所述狭缝中的介电材料,其中,所述介电结构的边缘与所述支撑结构的边缘之间的距离小于215纳米。
25.根据权利要求23所述的方法,其进一步包括:
形成邻近所述导电材料层级的侧壁的介电结构,所述介电结构包含狭缝和填充在所述狭缝中的介电材料,其中,所述支撑结构位于距所述介电结构的边缘一定距离处,其中,所述支撑结构的宽度与所述距离的比率在从1.6至2.0的范围内。
CN202111459618.0A 2020-12-03 2021-12-02 包含支撑结构的存储器装置 Pending CN114613409A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/111,117 US11705403B2 (en) 2020-12-03 2020-12-03 Memory device including support structures
US17/111,117 2020-12-03

Publications (1)

Publication Number Publication Date
CN114613409A true CN114613409A (zh) 2022-06-10

Family

ID=81849239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111459618.0A Pending CN114613409A (zh) 2020-12-03 2021-12-02 包含支撑结构的存储器装置

Country Status (2)

Country Link
US (2) US11705403B2 (zh)
CN (1) CN114613409A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220079735A (ko) * 2020-12-04 2022-06-14 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 시스템

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021097797A1 (en) * 2019-11-22 2021-05-27 Yangtze Memory Technologies Co., Ltd. Contact structures having conductive portions in substrate in three-dimensional memory devices and methods for forming the same
US11342347B2 (en) * 2020-06-30 2022-05-24 Sandisk Technologies Llc Spacerless source contact layer replacement process and three-dimensional memory device formed by the process
US11322440B2 (en) * 2020-09-30 2022-05-03 Sandisk Technologies Llc Three-dimensional memory device with dielectric wall support structures and method of forming the same

Also Published As

Publication number Publication date
US11705403B2 (en) 2023-07-18
US20220181270A1 (en) 2022-06-09
US20230326877A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
US9812462B1 (en) Memory hole size variation in a 3D stacked memory
CN111386571B (zh) 具有多平面混合子块编程的非易失性存储器
US10553298B1 (en) Non-volatile memory with countermeasure for select gate disturb
CN108461106A (zh) 将存储器单元分组为子区块用于编程速度的统一性
KR100553631B1 (ko) 불휘발성 반도체 기억 장치
JP2012146350A (ja) 不揮発性半導体記憶装置
US10878925B1 (en) Dynamic read voltages in non-volatile memory
TW201743435A (zh) 三維半導體元件
US20230326877A1 (en) Memory device including support structures
US20220223607A1 (en) Semiconductor memory device
US20230345730A1 (en) Memory device including different dielectric structures between blocks
CN110518016B (zh) 间距可扩充立体nand存储器
US20220392913A1 (en) Structures for Novel Three-Dimensional Nonvolatile Memory
US11973044B2 (en) Non-volatile memory with efficient signal routing
US11361816B2 (en) Memory block with separately driven source regions to improve performance
KR101016783B1 (ko) 부스터 플레이트를 구비한 플래시 메모리 장치
US20230067270A1 (en) Memory device including dielectric structures having repeating patterns
US12032837B2 (en) Non-volatile memory with reduced word line switch area
US11587621B1 (en) Foggy-fine programming for memory cells with reduced number of program pulses
TWI812333B (zh) 半導體記憶體裝置
US20240349502A1 (en) Memory device and method of manufacturing the same
US20240074194A1 (en) Memory device including staircase structures and adjacent trench structures
US20240155850A1 (en) Memory Device Implementing Unified Memory Architecture Integrating Multiple Memory Types
US20210319833A1 (en) Apparatus and methods for quarter bit line sensing
US20230058170A1 (en) Memory device structure and forming method including reticle adjustment

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination