CN1146102A - 以冗余模式采用至少两个信道的信道发送系统 - Google Patents

Abstract

在冗余模式下实现至少两个信道的信息发送系统。该发送系统使用两个信道(CHA，CHB)。它包括：发送装置(1)，具有用于接收发送信息的输入口(5)，与所述信道相连用于广播发送信息的输出口(7A，7B)，与所述口其中之一相连用于延迟发送信息的第一发送延迟元件，接收装置(10)，具有接收来自所述信道的信息信号的口(11A，11B)，用于测量不同信道品质的测量电路(15)，用于选择一个所述信道的网络电路(22)。在发送装置设置用于将发送的信息分成块的分离电路(40)，和用于将错误检测码分配给每一个块的分配电路(42)，而在接收装置(10)，设置产生网络电路(22)的错误块指示的错误码分析电路。

Description

以冗余模式采用至少两个 信道的信息发送系统

本发明涉及用冗余模式使用至少两个信道的发送系统，该系统包括：

发送装置，具有用于接收待发送的信息的输入口，与所述的信道相连的用于广播待发送的信息的输出口，与所述的口之一相连的用于延迟待发送的信息的第一发送延迟单元。

接收装置，具有用于从所述的信道接收信息信号的口，用于测量不同信道的质量的测量电路，用于从所述的信道中选择其中一个信道的网络电路。

这样的系统在希望通过避免错误并提供一定的抗扰特性来获得良好的发送质量的电信领域具有重要应用。

美国专利N 3409,875描述过一个这种类型的系统。根据这个已知技术，产生延迟T的延迟单元永久与发送装置的输出口之一的相连，而接收装置的输出口与信道之一相连。质量测量电路通过比较来自两个信道的信号进行分析，并且一旦发出差异的信号，接收装置的输出口就在固定的一段时间T内与作为备用信道的另一信道相连。这样，集中小于T的时间间隔和同时影响各信道的干扰有效地得到了抑制。然而，当信道产生一个变化的延迟来发送并且通过信道发送的信号的延迟不能预知时这种系统就不再适用，因为不可能通过符合计数器分析信息质量。此外，当备用信道与输出口相连时该系统不能消除发生在备用信道上的差错。

本发明提出一种在本文开头部分所述的不存在这种缺陷的类型的系统。

因此，上述这种系统的特征是：在发送装置一侧，提供具有将发送的信息分成块的划分划电路，及对于这些块中的每一个划分一个差错检测码的分配电路，而在接收装置的一侧，提供具有产生一个差错块的指示的差错码分析电路。

在阅读了下文描述的实施例进行阐述，本发明的这些和其他方面将变得更清楚。

图1是根据本发明的一个系统的第一实施例；

图2是根据本发明的第一个方面，说明如何构成待发送的信息；

图3是根据本发明的一个系统的第二优选实施例；

图4是根据该优选实施例，说明如何构成待发送的信息；

图5是作为图4所示的系统的一部分的发送装置的细节，

图6是构成根据本发明的一个系统的一部分的延迟确定电路的说明性的实施例，

图7是根据本发明的一个系统的另一实施例，和

图8是构成根据图7所示的本发明的一系统的一部分的延迟确定电路的说明性实施例。

图1中的根据本发明系统由一个发送装置1构成，该装置具有用于接收发送信息的口5，用于在信道CHA和CHB产生相同的发送信息的两个口7A和7B，一个插入到信道CHB的路径上的延迟元件8，用于将该信道上的信息流延迟一个周期T。

该系统也可以由接收装置10构成，该装置具有用于接收来自信道CHA和CHB的发送信息的口11A和11B。该系统还包括一个用于恢复由延迟元件8产生的延迟的接收延迟元件12，一个质量测量电路15，该电路的输入端接收发送的信息流并且根据这种测量确定哪一个信道将被连接到输出口2。因此电路15包括一个转换设备22。

根据本发明，如图1所示的发送系统包括在发送装置中的一个用于插入错误检测码的码插入电路30，而质量测量电路15由两个其输入接收来自信道11A和11B的信息流的差错码分析电路32和33。根据检测的差错，控制电路35通过影响开关电路22确定哪一个信道连接到输出20。电路30由根据口5接收的信息形成块的划分电路40，及计算电路42构成，计算电路42形成与划分电路40产生的每一个块有有关的循环冗余码。指示块开始的信号出现在输出端43上。

图2表示检测码如何插入来自口5并被发送的信息流。该图中的At以图表方式表示例如用连续信息表示的要发送的信息。信息被分为块：BL(i)，BL(i＋1)，BL(i＋2)，BL(i＋3)…对于这些块中的每一个分别分配给一个循环冗余码CRC(i－1)，CRC(i)，CRC(i＋1)，CRC(i＋2)…通过在接收端计算这些码并将其与被发送的进行比较，能容易地检测出包含至少一个差错的块。

这样，根据本发明的这种测量，不仅能保证在小于周期T的一段时间内免于产生来自信道CHA和CHB的差错包的脉冲形式的干扰，而且，可以逐块的形式从接收器的输出中确定并分接发送无差错信息的信道，

图3表示本发明的第二个系统。与图1中相同的元件标记相同的参考符号。该系统构成一个双向链路上，双向键路使其可能在位置A和位置B之间交换信息流。从位置A发送的信息流输送到口5而从位置B发送的信息流送到口5′。在这些位置接收的信息流在口20反馈给位置B而在口20′反馈给位置A。这些位置通过信道CHA和CHB沿从位置A到位置B方向连接而通过信道CHA′和CHB′沿相反方向连接。在不脱离本发明的范畴的情况下，还可用任意类型的信道从位置A到位置B发送信息流。例如，有可能不使用相同类型的信道。然而，在本文描述的实例范围及为简化说明，全部的发射和接收装置假定具有相同的结构。

信道CHA和CHB将作为位置A一部分的发送装置100与作为位置B一部分的接收装置110相连接。信道CHA′和CHB′将位置B的第二发送装置200与位置A的第二接收装置210相连接。应当注意到特别是信道CHA和CHB，电可能从某种构形使用一个可补偿因由于使用图1系统造成的影响的网络112。例如，在这种情况下，对于一个具有2兆比特/秒速率的链路，当每一个信道被分成一组由铜发送器部分S1(如HDSL部分)，包括SDH型(如VC12)的网络112的发送路部分S2，和第二铜发送器部分S3(HDSL)构成的部分时，如果同步网络112补偿由信道CHB上的发送装置100产生的延迟，在图1中通过相对于信道CHB的信道的CHA来表示，两个信道在第二部分S3的起始处进行相位对准(或大约对准)。因此很可能发生这种情形，因为最优延迟T和由同步网络产生的延迟的差值一般是同一数量级，即，几毫秒。因此，在第二部分S3(HDSL)由噪声产生的错误不能以脉冲形式被掩盖。

为解决这个问题，根据本发明，在图3所示的系统，延迟元件212和214配置在发送装置100并分别具有禁止控制器222和224，禁止控制器以决定这些延迟元件是否短路的开关电路形式来表示。延迟元件212，214经调制电路226和228分别与信道CHA和CHB相连，调制电路通过可能的信道产生延迟。禁止控制电路230控制这些短路。为实现这些短路，电路230由禁止信息信号CT控制，禁止信息信号CT在接收装置110处理并由信道CHA′和CHB′构成的返回信道发送。该禁止信息信号由延迟确认电路235特别根据信道CHA和CHB发送的信息流的相移产生。相移值由其两个输入接收信道CHA和CHB发送的所述的信息流的相移测量电路250测量。延迟确认电路235在其输出236产生被送至多路复用器255的禁止信息信号，该多路复用器多路传输该信号和口5′发送的信号，这样该信息经发送装置200被发送并通过信道CHA′和CHB′到达位置A的禁止控制电路。

为确认该信息信号CT，首先有必要测量存在于每一个信道发送的信息流之间的相位。因此，将码数NBL(i)，NBL(i＋1)，NBL(i＋2)，NBL(i＋3)…分配给由分离电路40处理的每一块。这些码数由计数输出43的信号的模数-N计数器258产生。这些数字插入多路复用器260发送的信息。计算电路42计算多路复用器260输出的任意信息信号的错误修正码。如图4所示，该图表示了信道CHA′和CHB′上的信息信号的发送结构。在对称的双向发送的情况下指示块与装置200和装置210之间的信息的交换有关。如果有非对称发送信息信号，CT的结构将不同。相移测量电路250通过测量分开两信道CHA和CHB上的类似块的外形的时间来确认该相位。

图5详细表示接收装置110。

首先它包括两个完成与电路226和228相反的操作并被分别分配给信道CHA和CHB的解调电路301和302。图5详细表示了误码分析电路32和33。电路32由误码计算电路310和码比较电路311构成，码比较电路将电路310计算的码和电路42计算的发送码进行比较并根据分路器320的输出重新构造。分路器320也将有效数据，块BL(i)输入到可变延迟元件325并将块数字NBL(i)输入到电路250。确认是否为块的差错状态的电路311输出的比较信息被送到与元件325具有相同单元数的第二可变延迟元件333。元件325输出的信息流在输入开关电路电路22之前通过延迟元件335有次序地延迟。对于信道CHB也存在同样的元件。这样元件：350，351，360，365，373和375可与元件310，311，320，325，323和335进行比较。

电路390根据分路器320和360中恢复的信号产生指示其输出391的块的起始的信号H′b1。这些信号对应于元件325和365的输出上的相位一修正块。经电路250获得相位修正，电路250确定由元件325和365产生的延迟，特别是由元件333和373产生的延迟，以便在延迟元件335和375的输入处使信息流进行相位对准。

假定信道CHB产生延迟。如果它被表示为：

TA是在电路226的输入和电路301的输出之间的信道CHA的传送时间，

TB是在电路228的输入和电路302的输出之间的信道CHB的传送时间，

电路250确定加到到元件325和333的延迟T1和加到元件365和373的延迟T2，则T_A＋T₁＝T＋T_B＋T₂并且T₂可能为最小。只要|T＋T_B－T_A|≤N′就可能进行相位校正，这里N′等于N/2的整数部分。

在这些块脱离所述的延迟元件之前，延迟元件335和375使控制电路35有时间来确定块的状态。

有关冗余信道的转接问题可以参考欧洲专利EP 0454249和EP 0454246。如前所述，延迟确定电路235根据已经讨论过的相移测量确定延迟元件212或214短路。这就产生发送到发送装置100的信息CT。

如果被延迟的信道，例如，CHB，它在发送装置1被延迟T，而最后在电路250中测得的延迟与信道CHA相比不到T，则S2部分的发送网络补偿由发送装置1产生的延迟。在这种情况下，延迟确定电路235发命令到禁止元件214并由此启动元件212。如果不这样，延迟确定电路235保持命令禁止元件214并由此启动元件212。

为选择延迟，须要在希望掩盖的错误包和实行最短可能发送延迟的双向链路的服务规范之间达成折衷。此外，仅在分布网络的确定的线路才注意到脉冲噪声的出现。为了仅在必要的情况下输入一个延迟，有可能在实现阶段和进行链路限定阶段期间测量脉冲噪声。然而，实现这种测量的费用过高。另外，脉冲形式的噪声仅来自一天的特定期间出现的电磁活动。当用户的使用能消除发送延迟的偶然变化时，期望仅在存在脉冲噪声的期间使用延迟。

图6以图表表示的延迟确认电路235的一个实施例有可能通过检测脉冲噪声的出现来实现输入延迟的自动化以便启动或禁止延迟T的命令送至适当的信道。通过在积分期间Ti比较同时出现的错误块与全部错误块数目的比例来检测脉冲噪声的出现，而高比例是脉冲噪声出现的标志。

来自电路311，表示为EA(t)的信道CHA上的接收块的状态和来自电路351，表示为EB(t)的在信道CHB上的块的状态用作图6中表记为γ_0，0(t)和γ′_0，0(t)的两个积分器的输入参数。

γ0，0(t)计数由表示为400的″逻辑″与门执行的操作和根据EA(t)和EB(t)的状态计算的操作得到″1″的数目，其规则为当所述的块为差错时块的状态具有值″1″。

γ′0，0(t)使用由门402执行的″异或″功能。

这样每一个积分器在时刻t产生的值以下列方式表示： ${\mathrm{\γ}}_{\mathrm{0,0}}\left(t\right)=2x\underset{t-\mathrm{Ti}}{\overset{t}{\∫}}[\mathrm{EA}\left(x\right)-\mathrm{EB}\left(x\right)]\mathrm{dx}$ ${\mathrm{\γ}\′}_{\mathrm{0,0}}\left(t\right)=\underset{t-\mathrm{Ti}}{\overset{t}{\∫}}[\mathrm{EA}\left(x\right)\⊕\mathrm{EB}\left(x\right)]\mathrm{dx}$

这里-表示逻辑与

     表示异或

和γ0，0(t)测量在S3部分同时出现错误的块的数目。积分Ti的间隔为接收器的配置参数。该间隔越大，延迟确定电路235启动或禁止延迟T的频率越低，而在电路250将两信道CHA和CHB再一次调为同相的必要时间期间值T的变化导致发送服务的中断。在时刻t，在Ti期间同时发生错误块的比例Pe(t)由下面结果产生： $\mathrm{Pe}\left(t\right)=\frac{{\mathrm{\γ}}_{\mathrm{0,0}}\left(t\right)}{{\mathrm{\γ}}_{\mathrm{0,0}}\left(t\right)+{\mathrm{\γ}\′}_{\mathrm{0,0}}\left(t\right)}$

在Ti期间的相位初始化之后，在禁止延迟的信道CHA或CHB之间作出选择的起始和在积分器初始化为″0″的起始，通过下面的方法使用积分器来决定是启动或禁止延迟T：只要脉冲噪声的效果保持低于阈值Ri，延迟确定电路将延迟T变为0。只要Pe(t)＜Ri，就校验该条件。Ri是接收装置110的配置参数。

如果超过阀值Ri，那么延迟确定电路235将延迟固定为T直到Pe再变为小于Ri为止。当位置B的接收装置110设计为具有以链路上的用户观察到的发送性能为特征的值(Ti，Ri)时上面描述的方法有可能以最佳方式激活延迟T。相同的方法适用于装置200和210构成的耦合。

电话分布网络上的线路的脉冲噪声的统计研究(参考，″存取网络的宽带脉冲噪声测量″J，W.Cook，BT Technol，Vol，11 Nr.3，7，1993)表明较大部分的差错包具有小于2ms的持续时间。对于特定的按照ITU的建议G 704以2兆比特/秒帧的传输服务的HDSL发送情况下，这里每块的持续时间为1ms，因此在1和3ms之间进行最佳延迟的选择。

图7表示本发明的设置3可自动选择加到发送端的延迟的装置值的一个系统的另一实施例。在该系统延迟元件212由信道CHA的延迟元件212₁…21_M的级联混合构成而元件214由信道CHB的延迟元件2141-214M的级联混合构成。每一个这些元件产生一个等于块持续时间的延迟τ，这样，由这些元件212和214产生的延迟以τ为一级从0到Mτ变化。Mτ对应于错误取消功能的最大允许延迟。

上述工作原理是，如果用块1，2，3，……的持续时间来减少延迟，则可预测获得怎样的改进。如果这些预测的结果不满足的话，则预测机构寻求以块1，2，3……的周期增加延迟效果。当各帧的块尺寸相对错误包的长度较小时，预测的准确度较大。其机理可通过图8所示的延迟确定电路435以下面的方式实现并可以与图6所示的电路235进行比较。该方法通过特别考虑到由后面描述的积分器产生的信息流的电路455实现。

来自比较器311，通过元件333，表示为EAk(t)的信道CHA上的接收块的状态通过由M单元组成的移位寄存器410。来自比较器351，通过元件373，表示为EBk(t)的信道CHB上的接收块的状态通过与寄存器410同样尺寸的移位寄存器420。这些寄存器在电路390(图5)产生信号H′b1被同步移位。

单元中获得的值用作图8中表示为Ck，1(t)和Ck，1(t)的一组符合积分器的输入参数，在时刻t表示为： $C_{k,l}\left(t\right)=\underset{t-\mathrm{Ti}}{\overset{t}{\∫}}[{\mathrm{EA}}_k\left(x\right)-{\mathrm{EB}}_l\left(x\right)]\mathrm{dx}$ 和 ${C\′}_{k,l}\left(t\right)=\underset{t-\mathrm{Ti}}{\overset{t}{\∫}}[{\mathrm{EA}}_k\left(x\right)\⊕{\mathrm{EB}}_l\left(x\right)]\mathrm{dx}$ 通过下面的方法使用全部积分器来确定在时刻t具有值mτ并且当信道CHB处在发送模式时应该输入的最佳延迟T的值。

只要脉冲噪声效果保持小于阈值Ri，电路435将延迟T变为0。如果与PE(t)相比，也将S1部分上的脉冲噪声考虑进去的PE(t)小于Ri就校验该条件： ${P\′}_E\left(t\right)=\frac{1}{2}[P_E\left(t\right)+\frac{C_{M-m,M}\left(t\right)}{C_{M-m,M}\left(t\right)+{C\′}_{M-m,M}\left(t\right)}]$ 如果阈值Ri增加：

在1和m之间寻找最大整数值，以便RdCM-K，M(t)≤CM，M(t)。

如果存在K，电路435发出命令将T减少持续时间Kτ。如果不存在，在1和M-m之间寻找最小整数k，以便Rc.CM，M-k(t)≤CM，M(t)。Rd和Rc为接收器的配置参数。

如果k存在，电路435发出命令将T增加持续时间Kτ。如果不存在，重新检测阈值Rd。如果不存在，重新检测阈值Ri。

上面描述的方法允许延迟T的最佳调整因为发送装置100和接收装置110的集合设计为具有由链路上的用户观察的发送性能为特征的值(Ti，Ri，Rd，Rc)。这样的方法显然适用于发送装置200和接收装置210的集合。

Claims (8)

1.以冗余模式使用至少两个信道的发送系统，该系统包括：

发送装置，具有用于接收发送信息的输入口，与所述信道相连的用于广播发送的信息的输出口，与所述口其中之一相连的用于延迟发送的信息的第一发送延迟元件，

接收装置，具有从所述的信道接收信息信号的口，用于测量各个信道的质量的测量电路从所述信道选择一个信道的网络电路，

该系统特征在于，在发送装置侧提供用于将发送的信息划分成块的划分电路，和将错误检测码分配给每一个块的分配电路，而在接收装置侧，提供产生错误块的指示的错误码分析电路。

2.根据权利要求1所述的系统，其特征在于，有与其他输出口相连的第二发送延迟元件，与每一个所述延迟元件相连的延迟控制装置，从接收装置到发送装置的返回信道，

延迟确定电路，用来以质量分析电路提供的一个质量测量值为函数，通过所述返回信道引导所述的延迟控制装置。

3.根据权利要求1或2所述的系统，其特征在于：延迟确定电路还包括两个积分器γ_0，0和γ′_0，0，该积分器用于通过计算在给定的积分区间观测到的同时出现错误块的数目和全部错误块的数目之间的比例来确定脉冲噪声的出现。

4.根据权利要求1至3其中之一所述的系统，其特征在于，延迟元件为可变的并且延迟确定电路指示该延迟的持续时间。

5.根据权利要求4所述的系统，其特征在于，分析电路产生性能指示，延迟确定电路还包括一组积分器C_k，1，对于不同的延迟元件的各值预测各性能改进并由此用于确定要施加的最佳延迟值。

6.根据权利要求4或5所述的系统，其特征在于，对于具有确定的持续时间的块，可变的延迟元件以等于每一块的持续时间的值为一级来变化。

7.用于权利要求1至6其中之一所述的系统的发送装置，包括：

用于接收发送信息的输入口，与所述信道相连用于广播发送信息的输出口，与所述口之一相连用于延迟发送信息的第一发送延迟元件，与其他输出口相元件的第二发送延迟元件，及与每一个所述的延迟元件相连的延迟控制装置。

8.用于权利要求1至6其中之一所述的系统的接收装置，包括：

用于从所述的信道接收信息流的入口，用于测量各信道品质的测量电路，用于选择至少一个所述的信道的转接电路，与转接电路相连用于产生发送信息流的输出口，延迟确定电路，以质量分析电路产生的质量测量值为函数，所述控制信道引导所述延迟控制装置。

Images