CN114609588A - 数字全宽带直接转发式雷达应答器系统及其工作方法 - Google Patents

Abstract

本发明提出一种数字全宽带直接转发式雷达应答器系统及其工作方法，其提出了一种全新的雷达应答器系统架构及与之对应的新的莫斯编码识读方案。本发明系统采用直接转发式体系架构，该架构结合了数字宽带DRFM实时转发技术及以点代线的编码响应架构。收发天线独立且同时工作，对工作频段内的所有雷达问询信号直接无差别编码转发，保留了完整波形信息的同时实现了对响应信息的莫斯编码。本发明系统可等效于一个具有特殊目标特性的目标，工作频段内的雷达信号照射到该目标后会产生具有指定莫斯编码调制特性的回波信号。

Description

数字全宽带直接转发式雷达应答器系统及其工作方法

技术领域

本发明属于无线电导航技术领域，尤其涉及一种数字全宽带直接转发式雷达应答器系统及其工作方法。

背景技术

雷达应答器一般是用于标识浮标、灯塔、港口、海岸和其它具有航海意义物体的助航装置。当检测到雷达询问信号后雷达应答器产生代表特定含义的莫斯编码响应信号。

现有的雷达应答器主要有扫频和捷变频两种实现方式，目前扫频雷达应答器已经被淘汰。捷变频雷达应答器含有附加电路，用以测定每一个接收到的询问脉冲频率，并迅速地的调谐应答信号频率，以便与其保持一致。

当前工作的主流捷变频雷达应答器为模拟体制应答器，其工作原理是：通过检波、主瓣检测及测频电路获取需要响应波形的起始频率及脉宽，获取到起始频率后通过压控振荡器产生点频脉冲响应信号。压控振荡器产生的响应波形通过门控开关后输出，门控开关的选通时间受莫斯编码值控制。

当前主流雷达应答器系统存在以下不足：

1）对雷达发射波形及信号处理体制敏感，仅能适用于窄带、简单调制雷达波形，无法适应新体制宽带、复杂调制波形，限制了新体制雷达在航海雷达领域的应用；

2）天线采用收发分时复用体制，发射信号期间不能对雷达询问进行响应，在港口等雷达密集场景会造成处理能力饱和，从而失去对周围雷达询问信号的有效响应；

3）采用测频生成式，响应之前需要对雷达询问信号进行频率、幅度等参数的测量及识别，当周边存在发射相同波形的雷达时容易造成误识别。

发明内容

针对现有技术存在的不足，为了解决当前雷达应答器无法应答具有宽带、复杂调制波形的新体制雷达的问题，本发明的目的在于提供一种数字全宽带直接转发式雷达应答器系统及其工作方法。

传统雷达应答器体制采用测频-生成式体系架构，该架构收发分时共用同一个天线，产生应答信号前需要检测输入信号的参数特征并将其与参数库中已有雷达参数进行匹配识别，当确定该输入信号为雷达主瓣信号后按测得频率参数产生点频脉冲响应信号。产生的响应波形通过门控开关后输出，门控开关的选通时间受莫斯编码值控制。由于传统雷达应答器的响应波形为简单点频脉冲信号，丢失了大部分波形参数信息，因此，传统雷达应答器无法响应具有大带宽、复杂调制波形的新体制雷达波形。

为了实现对新体制雷达的应答，本发明系统提出了一种全新的雷达应答器系统架构及与之对应的新的莫斯编码识读方案。本发明系统采用直接转发式体系架构，该架构结合了数字宽带DRFM实时转发技术及以点代线的编码响应架构。收发天线独立且同时工作，对工作频段内的所有雷达问询信号直接无差别编码转发，保留了完整波形信息的同时实现了对响应信息的莫斯编码。本发明系统可等效于一个具有特殊目标特性的目标，工作频段内的雷达信号照射到该目标后会产生具有指定莫斯编码调制特性的回波信号。

本发明系统的核心之一还包括莫斯编码调制的实现及莫斯编码的识读方法。标准莫斯编码由“点”“空”“划”三个基本符号构建，“点”与“划”为实线，“点”与“空”的长度相等，“划”为“点”或“空”长度的三倍。传统雷达应答器应答的莫斯码的点、划在雷达上显示为径向实线，且长度满足标准莫斯编码规则。为了实现对新体制雷达的应答，本发明系统采用了一种以点代线的莫斯编码响应架构代替当前莫斯编码效果，该编码架构的编码原则为：1）若干回波点代替莫斯码中的“点”，每个回波点占据一个基本符号单元；2）莫斯码中的“划”用三倍于“点”的回波点代替，占据三倍于“点”的基本符号单元；3）莫斯码中的“空”占据与“点”相同的基本符号单元数；4）每个回波点在雷达上显示的距离取决于雷达分辨率，不再等于一个基本符号单元。按以上编码原则识别莫斯码不再依靠“点”、“空”及“划”的绝对距离比例关系，主要依据回波点数量关系及起点间距离，只要保证基本符号单元大于雷达的最小分辨距离单元即可轻松识别接收到的莫斯编码。

本发明具体采用以下技术方案：

一种数字全宽带直接转发式雷达应答器系统，其特征在于，包括：由接收天线及发射天线组成的天线系统、由射频接收链路及射频发射链路组成的射频收发模块，以及包括ADC采集模块、FPGA处理模块及DAC播放模块的基带处理模块；

所述接收天线用于从空间接收工作频段范围内雷达发射信号，发射天线用于将系统响应信号辐射到空间；

射频收发链路共用本振模块；所述射频接收链路用于将接收天线输出的射频信号转换为中频信号输出给基带处理模块的ADC采集模块；所述射频发射链路用于将基带处理模块的DAC播放模块输出的中频信号转换为射频信号输出给发射天线；

所述ADC采集模块将射频接收机输出的中频模拟信号转换为数字信号并送入FPGA处理模块；所述DAC播放模块将FPGA处理模块输出的数字信号转换为模拟信号并送入射频发射机的中频模拟输入接口；所述FPGA处理模块用于实现ADC采集数据的正交下变频处理、包络检波、莫斯编码调制及正交上变频处理。

进一步地，所述莫斯编码调制由抽头延迟器、编码开关模块及叠加模块三部分实现；

所述抽头延迟器采用多级延迟抽头叠加架构，延迟模块间首尾相连形成延迟链，每级延迟模块的延迟值相同且可调；抽头数据从抽头延迟器输入及每级延迟模块输出引出至编码开关模块；

所述编码开关模块为一个开关阵列，每路抽头数据对应一个通断开关，开关的通断受莫斯编码设置值控制；莫斯码编码设置值根据莫斯码符号通过查找莫斯码映射关系表获得；编码开关模块输出被选通的抽头数据到叠加模块参与叠加；

所述叠加模块将输入的所有抽头数据叠加为1路编码调制波形输出。

进一步地，所述莫斯码映射关系表将莫斯符号对应的“点-划-空”表示方法映射为莫斯编码设置值；映射的基本原则是“点”或“划”用1表示，“空”用“点-点”、“点-划”、“划-点”、“划-划”间的0表示，“点”和“空”所占bit位数相同，“划”所占bit位数为“点”或“空”所占bit位数的3倍，满足“点”、“划”、“空”相对关系前提下占用莫斯编码设置值对应数据的最大长度。

进一步地，所述天线系统的工作频段范围覆盖整个雷达应答器的200MHz带宽工作范围，收发天线间的隔离度大于系统总增益；所述射频收发链路的工作频段范围覆盖整个雷达应答器的200MHz带宽工作范围，所述射频接收链路及射频发射链路均包括有：滤波器、放大器和混频器；所述ADC采集模块及DAC播放模块的采样率设置需保证能够对整个雷达应答器的200MHz带宽范围内的信号进行全频段采集。

进一步地，还包括天线罩，用于保护各组件模块，防止环境对各组件模块工作状态的影响和干扰。

进一步地，其工作方法包括以下步骤：

步骤S1：上电并进行初始化；

步骤S2：接收天线从空间接收工作频段范围内的雷达发射信号；

步骤S3：射频接收链路对接收天线输出的射频信号进行滤波、放大、混频、滤波、放大后输出中频信号；

步骤S4：基带处理模块的ADC采集模块对射频接收链路输出的中频模拟信号模数转换，转换为数字信号并输出；

步骤S5：基带处理模块的FPGA处理模块接收ADC采集模块输出的数字信号并对其进行DDC处理，将接收信号搬移到基带；

步骤S6：FPGA处理模块中的莫斯编码调制模块接收DDC处理模块输出的基带信号并对其进行莫斯编码调制处理；

步骤S7：FPGA处理模块中的DUC模块接收莫斯编码调制模块的输出并对其进行上变频处理，处理后输出中频数字信号；

步骤S8：基带处理模块的DAC播放模块对FPGA处理模块中DUC模块输出的中频数字信号进行数模转换，转换为模拟中频信号后输出；

步骤S9：射频发射链路对基带处理模块DAC播放模块输出的中频模拟信号进行滤波、放大、混频、滤波、放大后输出射频信号；

步骤S10：发射天线将射频发射链路输出的射频信号辐射到空间。

与现有技术相比，本发明及其优选方案收发天线独立且同时工作，无需检测及识别输入信号的参数特征，对所有雷达问询信号实现无差别编码转发。其有益效果包括：

1）对雷达发射波形及信号处理体制不敏感，在兼容传统雷达信号前提下可响应具有复杂调制波形的新体制雷达信号，使新技术、新体制应用于船舶导航雷达系统成为可能；

2）能够同时可靠响应所有接收到的雷达问询信号，即使多部雷达问询信号在时域或频域上有叠加部分；

3）对雷达发射旁瓣具有天然的抑制能力；

4）具有更小的系统延时，即具有较高的距离精度。

附图说明

下面结合附图和具体实施方式对本发明进一步详细的说明：

图1为本发明实施例提供的系统组成框图；

图2为本发明实施例莫斯编码调制模块实现框图；

图3为本发明实施例莫斯编码调制原理示意图；

图4为本发明实施例莫斯码映射关系表。

具体实施方式

为让本专利的特征和优点能更明显易懂，下文特举实施例，作详细说明如下：

下面结合附图和实施例对本发明的技术方案做进一步的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述范围内的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。

如图1所示，本实施例提供的数字全宽带直接转发式雷达应答器系统，包括以下部分：

（1）接收天线，（2）射频接收链路，（3）基带处理模块，（4）射频发射链路，（5）发射天线。

其中，（1）接收天线，用于从空间接收工作频段范围内的雷达发射信号；

（2）射频接收链路，用于对接收天线输出的射频信号进行滤波、放大、混频、滤波、放大后输出中频信号；

（3）基带处理模块，用于对射频接收链路输出的中频模拟信号进行ADC采集、数字下变频、莫斯编码调制、数字上变频及DAC播放；

（4）射频发射链路，用于对基带处理模块DAC播放模块输出的中频模拟信号进行滤波、放大、混频、滤波、放大后输出射频信号；

（5）发射天线，用于将射频发射链路输出的射频信号辐射到空间。

在本实施例中，上述组成部件间的连接关系为：从（1）至（5），上一个模块的输出依次连接到下一个模块的输入，从而构成系统基本的组成。

以下分别对本实施例系统的各个组成部分进行说明。

天线系统：天线系统由接收天线及发射天线组成。天线的工作频段范围覆盖整个雷达应答器的200MHz带宽工作范围（S波段：2.9G~3.1G，X波段：9.3G~9.5G）。接收天线用于从空间接收工作频段范围内雷达发射信号，发射天线用于将系统响应信号辐射到空间。由于收发天线需要同时工作，为避免系统自激，收发天线间的隔离度必须大于系统总增益。系统增益与应答距离成正比，为增大响应距离，高隔离度收发天线设计对本系统至关重要。高隔离度天线设计的两个可行途径为：1）收发天线本身参数及布局优化设计2）增加对消支路，也可将以上两种途径结合。收发天线安装需要上下放置，均成基本垂直状态，并且相隔越远越好。为了紧凑，结构设计上可以在收发天线之间增加一块无线电信号隔离板。隔离板由对无线电信号有隔离或屏蔽效应的金属等材料制成。收发天线约在一条垂直线上或稍有错开。隔离板一般为圆形、方形等，隔离板中心约在两个天线的连线上，并靠近两个天线之间的中间位置，约成水平状态，与天线垂直，以避免系统自激，从而可以增加发射功率达到增大响应距离的效果。

射频收发模块：射频收发模块由射频接收链路及射频发射链路组成。射频收发链路的工作频段范围覆盖整个雷达应答器的200MHz带宽工作范围（S波段：2.9G~3.1G，X波段：9.3G~9.5G）。射频接收链路及射频发射链路均由滤波器、放大器、混频器等核心器件组成，射频收发链路共用本振模块。射频接收链路用于将接收天线输出的射频信号转换为中频信号输出给基带处理模块的ADC采集模块，射频发射链路用于将基带处理模块的DAC播放模块输出的中频信号转换为射频信号输出给发射天线。

基带处理模块：基带处理模块主要由ADC采集模块、FPGA处理模块及DAC播放模块组成。ADC采集模块将射频接收机输出的中频模拟信号转换为数字信号并送入FPGA处理模块。DAC播放模块将FPGA处理模块输出的数字信号转换为模拟信号并送入射频发射机的中频模拟输入接口。ADC采集模块及DAC播放模块的采样率设置需保证能够对整个雷达应答器的200MHz带宽范围内的信号进行全频段采集。FPGA处理模块是本发明系统的核心模块，主要实现ADC采集数据的正交下变频处理、包络检波、莫斯编码调制及正交上变频处理。

如图2到图4所示，其中，莫斯编码调制是本实施例系统的核心处理环节之一，由抽头延迟器、编码开关及叠加模块三部分组成。抽头延迟器采用多级延迟抽头叠加架构实现，延迟模块间首尾相连形成延迟链，每级延迟模块的延迟值相同且可设置，为优化显示效果每级延迟模块内部又可划分为多级子延迟。抽头数据从抽头延迟器输入及每级延迟模块输出引出至编码开关模块；编码开关模块为一个开关阵列，每路抽头数据对应一个通断开关，开关的通断受莫斯编码设置值控制。莫斯码编码设置值根据莫斯码符号通过查找本发明编制的莫斯码映射关系表获得。莫斯码映射关系表是一张莫斯编码符号与莫斯编码设置值对应关系表，莫斯编码符号包含A~Z、0~9、NW、NE、SW、SE，莫斯编码设置值位数与抽头数据路数相同，从高到低依次排序。莫斯编码设置值的每1bit称为一个基本符号单元，莫斯编码设置值的每1bit控制编码开关模块中的一个通断开关。莫斯码映射关系表的作用是把莫斯符号对应的“点-划-空”表示方法映射为莫斯编码设置值，映射的基本原则是“点”或“划”用1表示，“空”用“点-点”、“点-划”、“划-点”、“划-划”间的0表示，“点”和“空”所占bit位数相同，“划”所占bit位数为“点”或“空”所占bit位数的3倍，满足“点”、“划”、“空”相对关系前提下占用莫斯编码设置值对应数据的最大长度。编码开关模块输出被选通的抽头数据到叠加模块参与叠加；叠加模块将输入的所有抽头数据叠加为1路编码调制波形输出。

天线罩：天线罩用于保护本发明系统其它部位，防止环境对其它部位工作状态的影响和干扰。同时天线罩设计对本发明系统的收发天线隔离度有一定影响，天线罩设计与收发天线设计应该综合考虑。

基于以上系统及涉及原则，作为优选，本实施例提供该系统架构下更为具体的设计和工作方法：

1）系统上电并进行初始化；

2）给基带处理模块的莫斯编码调制模块下发莫斯编码配置值：19’b111_1111_1100_0111_0000（莫斯编码：N）及抽头延迟器延时值：500（对应基本符号单元长度：500*4ns=2us）；

3）接收天线（X：9.3~9.5G，全向，水平极化，俯仰角度22°，增益6dBi，收发天线间隔离度85dB）从空间接收工作频段范围内的雷达发射信号；

4）射频接收链路（输入：9.3~9.5GHz，输出：600~800MHz，增益：30dB）对接收天线输出的射频信号进行滤波、放大、混频、滤波、放大后输出中频信号；

5）基带处理模块的ADC采集模块（采样率1Gbps）对射频接收链路输出的中频模拟信号模数转换，转换为数字信号（4路并行@250MHz）并输出；

6）基带处理模块的FPGA处理模块（FPGA型号：xc7v325t-ffg900）接收ADC采集模块输出的数字信号并对其进行DDC处理（本振频率700MHz,滤波器带宽200MHz,4抽），将接收信号搬移到基带（1路信号，采样率250Mbps）；

7）FPGA处理模块中的莫斯编码调制模块接收DDC处理模块输出的基带信号并对其进行莫斯编码调制处理；

8）FPGA处理模块中的DUC模块（本振频率700MHz,滤波器带宽200MHz,4插值）接收莫斯编码调制模块的输出并对其进行上变频处理，处理后输出中频数字信号（4路并行@250MHz）；

9）基带处理模块的DAC播放模块对FPGA处理模块中DUC模块输出的中频数字信号进行数模转换，转换为模拟中频信号后输出（1路，600~800MHz）；

10）射频发射链路（输入：600~800MHz，输出：9.3~9.5GHz，增益：50dB）对基带处理模块中DAC播放模块输出的中频模拟信号进行滤波、放大、混频、滤波、放大后输出射频信号；

11）发射天线（X：9.3~9.5G，全向，水平极化，俯仰角度22°，增益6dBi，收发天线间隔离度85dB）将射频发射链路输出的射频信号辐射到空间。

以上所述，仅是本发明的较佳实施例而已，并非是对本发明作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本发明技术方案的保护范围。

显然，本发明的上述实施例仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims (6)

1.一种数字全宽带直接转发式雷达应答器系统，其特征在于，包括：由接收天线及发射天线组成的天线系统、由射频接收链路及射频发射链路组成的射频收发模块，以及包括ADC采集模块、FPGA处理模块及DAC播放模块的基带处理模块；

所述接收天线用于从空间接收工作频段范围内雷达发射信号，发射天线用于将系统响应信号辐射到空间；

射频收发链路共用本振模块；所述射频接收链路用于将接收天线输出的射频信号转换为中频信号输出给基带处理模块的ADC采集模块；所述射频发射链路用于将基带处理模块的DAC播放模块输出的中频信号转换为射频信号输出给发射天线；

所述ADC采集模块将射频接收机输出的中频模拟信号转换为数字信号并送入FPGA处理模块；所述DAC播放模块将FPGA处理模块输出的数字信号转换为模拟信号并送入射频发射机的中频模拟输入接口；所述FPGA处理模块用于实现ADC采集数据的正交下变频处理、包络检波、莫斯编码调制及正交上变频处理。

2.根据权利要求1所述的数字全宽带直接转发式雷达应答器系统，其特征在于：所述莫斯编码调制由抽头延迟器、编码开关模块及叠加模块三部分实现；

所述抽头延迟器采用多级延迟抽头叠加架构，延迟模块间首尾相连形成延迟链，每级延迟模块的延迟值相同且可调；抽头数据从抽头延迟器输入及每级延迟模块输出引出至编码开关模块；

所述编码开关模块为一个开关阵列，每路抽头数据对应一个通断开关，开关的通断受莫斯编码设置值控制；莫斯码编码设置值根据莫斯码符号通过查找莫斯码映射关系表获得；编码开关模块输出被选通的抽头数据到叠加模块参与叠加；

所述叠加模块将输入的所有抽头数据叠加为1路编码调制波形输出。

3.根据权利要求2所述的数字全宽带直接转发式雷达应答器系统，其特征在于：所述莫斯码映射关系表将莫斯符号对应的“点-划-空”表示方法映射为莫斯编码设置值；映射的基本原则是“点”或“划”用1表示，“空”用“点-点”、“点-划”、“划-点”、“划-划”间的0表示，“点”和“空”所占bit位数相同，“划”所占bit位数为“点”或“空”所占bit位数的3倍，满足“点”、“划”、“空”相对关系前提下占用莫斯编码设置值对应数据的最大长度。

4.根据权利要求1所述的数字全宽带直接转发式雷达应答器系统，其特征在于：所述天线系统的工作频段范围覆盖整个雷达应答器的200MHz带宽工作范围，收发天线间的隔离度大于系统总增益；所述射频收发链路的工作频段范围覆盖整个雷达应答器的200MHz带宽工作范围，所述射频接收链路及射频发射链路均包括有：滤波器、放大器和混频器；所述ADC采集模块及DAC播放模块的采样率设置需保证能够对整个雷达应答器的200MHz带宽范围内的信号进行全频段采集。

5.根据权利要求1所述的数字全宽带直接转发式雷达应答器系统，其特征在于：还包括天线罩，用于保护各组件模块，防止环境对各组件模块工作状态的影响和干扰。

6.根据权利要求3所述的数字全宽带直接转发式雷达应答器系统的工作方法，其特征在于，包括以下步骤：

步骤S1：上电并进行初始化；

步骤S2：接收天线从空间接收工作频段范围内的雷达发射信号；

步骤S3：射频接收链路对接收天线输出的射频信号进行滤波、放大、混频、滤波、放大后输出中频信号；

步骤S4：基带处理模块的ADC采集模块对射频接收链路输出的中频模拟信号模数转换，转换为数字信号并输出；

步骤S5：基带处理模块的FPGA处理模块接收ADC采集模块输出的数字信号并对其进行DDC处理，将接收信号搬移到基带；

步骤S6：FPGA处理模块中的莫斯编码调制模块接收DDC处理模块输出的基带信号并对其进行莫斯编码调制处理；

步骤S7：FPGA处理模块中的DUC模块接收莫斯编码调制模块的输出并对其进行上变频处理，处理后输出中频数字信号；

步骤S8：基带处理模块的DAC播放模块对FPGA处理模块中DUC模块输出的中频数字信号进行数模转换，转换为模拟中频信号后输出；

步骤S9：射频发射链路对基带处理模块DAC播放模块输出的中频模拟信号进行滤波、放大、混频、滤波、放大后输出射频信号；

步骤S10：发射天线将射频发射链路输出的射频信号辐射到空间。

Images