CN114598620B - 一种运算电路 - Google Patents
一种运算电路 Download PDFInfo
- Publication number
- CN114598620B CN114598620B CN202210147610.9A CN202210147610A CN114598620B CN 114598620 B CN114598620 B CN 114598620B CN 202210147610 A CN202210147610 A CN 202210147610A CN 114598620 B CN114598620 B CN 114598620B
- Authority
- CN
- China
- Prior art keywords
- network
- target service
- service
- timestamp
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 24
- 238000004364 calculation method Methods 0.000 claims abstract description 18
- 230000003287 optical effect Effects 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000009432 framing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0852—Delays
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明提供一种运算电路,涉及电路计算技术领域。所述运算电路,包括时间差获取模块、传送常数获取模块、网络时延计算模块和偏差值获取模块。其中,时间戳获取模块用于确定时间差值S1,传送常数获取模块用于获取所属业务的参数,包括业务帧长度L和业务帧周期τ,网络时延计算模块用于计算业务数据从网络入口到网络出口的时延M3,偏差值获取模块用于根据所述目标业务从网络入口到网络出口的时延M3以及目标业务在网络入口数据写地址W1和目标业务在网络出口数据读地址R1,以准确地确定目标业务的偏差值detla,以及能够反应网络入口的数据和网络出口的数据快慢关系,为业务指针调整提供准确的依据。
Description
技术领域
本发明涉及电路技术领域,尤其涉及一种运算电路。
背景技术
数据可以经过网路单元转发,转发前对数据进行封包,转发后解包并对其进行读取。
目前,为了使得业务帧的转发顺利高效,需要对业务调整指针提供准确的调整依据。然而,发明人发现,目前没有直观反映目标业务在网络入口和网络出口的快慢关系的方法。
发明内容
为了解决上述问题,本发明提供一种运算电路。
为解决上述技术问题,本发明是这样实现的:
本发明提供的一种运算电路,包括:时间差获取模块、传送常数获取模块、网络时延计算模块和偏差值获取模块;所述传送常数获取模块的输出端、所述时间差获取模块的输出端连接所述网络时延计算模块的输入端,所述网络时延计算模块的输出端连接所述偏差值获取模块的输入端;
所述时间差获取模块,用于根据第一时间戳T1和第二时间戳T2确定时间差值S1,其中,所述第二时间戳T2为目标业务位于网络出口解包时的时间戳,所述第一时间戳T1为目标业务位于网络入口封包时的时戳;
所述传送常数获取模块,用于获取目标业务的业务参数,所述业务参数包括业务帧长度L和业务帧周期τ;
所述网络时延计算模块,用于接收所述目标业务的业务参数以及所述时间差值S1,并计算数据从网络入口到网络出口的时延M3;
偏差值获取模块,用于根据所述目标业务从网络入口到网络出口的时延M3、目标业务在网络入口侧数据写地址W1和目标业务在网络出口侧数据读地址R1,确定数据的偏差值detla,所述偏差值detla表征所述目标业务在网络入口数据地址A2和目标业务在网络出口数据读地址R1之间的距离,其中,目标业务在网络入口数据地址A2为所述目标业务从网络入口到网络出口的时延M3加上所述目标业务在网络入口数据写地址W1。
上述的运算电路,所述偏差值获取模块,具体用于将所述目标业务从网络入口到网络出口的时延M3加上所述目标业务在网络入口数据写地址W1、减去所述目标业务在网络出口的读地址R1,确定所述所述偏差值detla。
上述的运算电路,所述时间差获取模块包括第一比较器、第一加法器、第一选择器和第一减法器;
所述第一比较器用于接收所述第二时间戳T2与所述第一时间戳T1,并根据所述第二时间戳T2与所述第一时间戳T1的数值大小输出比较结果I1;
所述第一加法器用于获取所述第二时间戳T2,并对所述第二时间戳T2的值加模处理得到加模时间戳A1;
所述第一选择器的输入端连接所述第一比较器的输出端、所述第一加法器的输出端,用于获取所述第二时间戳T2和加模时间戳A1,并根据所述第一比较器输出的比较结果I1,确定选择所述第二时间戳T2或所述加模时间戳A1之一作为所目标时间戳C1;
所述第一减法器的输入端连接所述第一选择器的输出端,并接收所述第一时间戳T1,用于将所述目标时间戳C1减去所述第一时间戳T1求差,确定所述时间差值S1。
上述的运算电路,所述时延计算模块模块,包括:第一乘法器、移位寄存器和第二乘法器;
所述第一乘法器,用于接收所述业务帧长度L和乘数因子m,并确定所述业务帧长度L和所述乘数因子m的乘积M1;
所述第二乘法器的输入端连接所述第一乘法器的输出端和所述时间差获取模块的输出端,用于接收所述乘积M1和所述时间差值S1,对所述乘积M1和所述时间差值S1求积,确定时延的中间量M2;
所述移位寄存器的输入端连接所述第二乘法器的输出端,用于根据所述目标业务的业务类型,将所述时延的中间量M2右移n位得到所述目标业务从网络入口到网络出口的时延M3,其中,乘积因子m与2的n次方的比值等于所述业务帧周期τ的倒数。
上述的运算电路,所述偏差值获取模块还包括:第二加法器、存储器和第二减法器;
所述第二加法器用于获取所述目标业务从网络入口到网络出口的时延M3和所述目标业务在网络入口数据写地址W1,并对两者求和确定所述目标业务在网络入口数据地址A2;
所述存储器用于存储所述目标业务在网络出口的数据读地址R1;
所述第二减法器的输入端连接所述第二加法器的输出端,用于获取所述目标业务在网络入口数据地址A2,所述第二减法器的输入端连接所述存储器用于从所述存储器获取所述目标业务在网络出口的数据读地址R1,并用于对所述目标业务在网络入口数据地址A2和所述目标业务在网络出口侧数据读地址R1求差确定目标业务地址的所述偏差值detla。
上述的运算电路,所述偏差值获取模块还包括:第三减法器、第二选择器、第二比较器和第三加法器;
所述第三减法器的输入端连接所述第二加法器的输出端,用于获取目标业务在网络入口数据地址A2,并获取预设偏差值detla’,对所述目标业务在网络入口数据地址A2和所述预设偏差值detla’求差得到第三差值S3并输出至所述第二选择器;
所述第二比较器的输入端连接所述第二减法器的输出端以获取所述目标业务的所述偏差值detla,所述第二比较器用于根据所述目标业务的所述偏差值detla是否超出预设可偏差区间detla”,输出比较结果I2至所述第二选择器,其中,所述预设可偏差区间detla”=所述预设偏差值detla’±可波动值d’;
所述第二选择器的输入端连接所三减法器的输出端、所述第二比较器的输出端和所述存储器,用于获取所述第三差值S3、所述比较结果I2和所述存储器上存储的所述目标业务在网络出口的数据读地址R1,并根据所述比较结果I2选择所述第三差值S3或所述目标业务在网络出口的数据读地址R1之一作为所述第二选择器的输出结果C2;
所述第三加法器,用于获取所述输出结果C2,并将其加上单次读取的字节数X,得到第三加值A3并将所述第三加值A3输入至所述存储器;
所述存储器还用于,接收所述第三加值A3,并作为下一次的读地址R’。
上述的运算电路,所述传送常数获取模块还包括查找表;所述查找表根据所述目标业务的业务类型确定所述业务帧长度L、所述业务帧周期τ、所述预设偏差值detla’和所述可波动值d’。
上述的运算电路,所述运算电路设置于网络出口处。
上述的运算电路,所述目标业务包括以下至少一种:时分复用技术、同步数字体系、光传输网
本发明提供的运算电路,包括时间差获取模块、传送常数获取模块、网络时延计算模块和偏差值获取模块。其中,时间戳获取模块用于确定时间差值S1,传送常数获取模块用于获取所属业务的参数,包括业务帧长度L和业务帧周期τ,网络时延计算模块用于计算业务数据从网络入口到网络出口的时延M3,偏差值获取模块用于根据所述目标业务从网络入口到网络出口的时延M3以及目标业务在网络入口数据写地址W1和目标业务在网络出口数据读地址R1,以准确地确定当前数据的偏差值detla,进而能够准确反应网络入口的数据和网络出口的数据快慢关系,为业务调整指针提供准确的依据。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部件,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。
在附图中:
图1为本发明实施例提供的运算电路的结构示意图;
图2为本发明实施例中运算电路应用的场景。
附图标记:
100-运算电路;
10-时间差获取模块;20-网络时延计算模块;30-偏差值获取模块;40-传送常数获取模块;
11-第一比较器;12-第一加法器;13-第一选择器;14-第一减法器;
21-第一乘法器;22-移位寄存器;23-第二乘法器;
31-第二加法器;32-存储器;33-第二减法器;34-第三减法器;35-第二选择器;36-第二比较器;37-第三加法器。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本发明一部件实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供一种运算电路100,包括时间差获取模块10、传送常数获取模块40、网络时延计算模块20和偏差值获取模块30。其中,时间差获取模块10的输出端、传送常数获取模块40的输出端连接网络时延计算模块20的输入端,网络时延计算模块20的输出端连接偏差值获取模块30的输入端。
时间差获取模块10,用于根据第一时间戳T1和第二时间戳T2确定时间差值S1,该第一时间戳T1为目标业务在网络入口处时的时间戳,第二时间戳T2为目标业务在网络出口处是的时间戳。其中,目标业务在网络入口处上可以是封包成报文之间的数据,目标业务在网络出口处可以是报文解包之后的数据。
传送常数获取模块40,用于获取目标业务的业务参数,该业务参数可以包括业务帧长度L和业务帧周期τ。其中,目标业务为隶属于该目标业务的数据。在不同的业务中,其业务参数也不尽相同。
网络时延计算模块20,用于接收目标业务的业务参数以及时间差值S1,并计算业务数据从网络入口到网络出口的时延M3。其中,网络时延计算模块20可以根据业务帧长度L、业务帧周期τ和时间差值S1,确定业务数据从网络入口到网络出口的时延M3。
该偏差值获取模块30,用于根据网络时延计算模块20输出的目标业务从网络入口到网络出口的时延M3传送常数获取模块40,以及目标业务在网络入口数据写地址W1和目标业务网络出口的数据读地址R1,确定目标业务在当前读写位置的偏差值detla。该偏差值detla表征所述目标业务在网络入口数据地址A2和目标业务在网络出口数据读地址R1之间的距离,其中,目标业务在网络入口数据地址A2为所述目标业务从网络入口到网络出口的时延M3加上所述目标业务在网络入口数据写地址W1。。其中,偏差值获取模块30还用于获取目标业务在网络入口数据写地址W1,以及目标业务在网络出口的数据读地址R1。目标业务的偏差值detla表征所述目标业务在网络入口数据地址A2和目标业务在网络出口数据读地址R1之间的距离,其中,目标业务在网络入口数据地址A2为所述目标业务从网络入口到网络出口的时延M3加上所述目标业务在网络入口数据写地址W1,由此可以反应网络入口侧至网络出口侧的数据吞吐快慢关系。
本发明实施例提供的运算电路100,可以较准确地确定目标业务的偏差值detla,进而为下一次读取数据的指针指向更准确的读地址,以使得下一次读取的数据的读地址和写地址之间的距离可以在预设可偏差区间detla”内,避免每一次读取数据的读地址和写地址之间的距离过近或过远而导致无法顺利的读取数据。
本发明实施例中,网络时延计算模块20,具体用于将时间差值S1与上述业务帧长度L求积后除以业务帧周期τ确定目标业务从网络入口到网络出口的时延M3。本发明实施例中,偏差值获取模块30,具体用于将目标业务从网络入口到网络出口的时延M3加上目标业务在网络入口数据写地址W1、减去目标业务在网络出口的数据读地址R1,进而确定目标业务的偏差值detla。该偏差值detla表征数据目标业务在网络入口数据地址A2和目标业务在网络出口数据读地址R1之间的距离,其中,目标业务在网络入口数据地址A2为所述目标业务从网络入口到网络出口的时延M3加上所述目标业务在网络入口数据写地址W1。因此,偏差值获取模块30确定偏差值detla可以根据下式得到:
公式(1)中,L为业务帧长度、τ为业务帧周期、T2为第二时间戳、T1为第一时间戳、W1为目标业务网络入口的写地址、R1为目标业务在网络出口的读地址。
本发明实施例中,时间差获取模块10可以包括第一比较器11、第一加法器12、第一选择器13和第一减法器14。第一选择器13的输入端连接第一比较器11的输出端、第一加法器12的输出端。
其中,第一比较器11用于接收第一时间戳T1和第二时间戳T2,并根据第一时间戳T1和第二时间戳T2的数值大小输出比较结果I1。例如,当第一时间戳T1大于第二时间戳T2时,比较结果I1的输出值为1;反之,比较结果I1的输出值为0。
第一加法器12用于获取第二时间戳T2,并对第二时间戳T2的值进行加模处理得到加模时间戳A1。
第一选择器13用于接收第二时间戳T2和加模时间戳A1,并接收比较结果I1的值确定选择第二时间戳T2或加模时间戳A1之一作为目标时间戳C1。
第一减法器14用于接收目标时间戳C1和第一时间戳T1,用于将目标时间戳减去第一时间戳T1求差,确定上述所提的时间差值S1。
实际中,第一时间戳T1必然应当超前于第二时间戳T2。但是,时间戳的位数有限,例如,第一时间戳T1的值是35秒,第二时间戳T2的值是58秒,此时第二时间戳T2可以直接减去第一时间戳T1。又例如,第一时间戳T1的值是35秒,第二时间戳T2的值是08秒,此时第二时间戳T2的数值小于第一时间戳T1的数值,需要对第二时间戳T2加模处理后才能减去第一时间戳。其中,对第二时间戳T2加模可以是对第二时间戳增加60秒数值,得到加模时间戳A1,例如,第二时间戳T2的值为08秒,则对其加模处理后得到的加模时间戳A1为68秒。
本申请的时间差获取模块10,包括第一比较器11、第一加法器12和第一选择器13,通过第一比较器11、第一加法器12和第一选择器13的设置,可以通过任意的第一时间戳T1和第二时间戳T2获取时间差值S1。例如,当第一时间戳T1的数值小于第二时间戳T2的数值时,比较结果I1的输出值为0,则在第一选择器13中可以选择第二时间戳T2作为目标时间戳C1,在第一减法器14中将目标时间戳C1(此时即为第二时间戳T2)减去第一时间戳T1,得到时间差值S1。又例如,当第一时间戳T1的数值大于第二时间戳T2的数值时,比较结果I1的输出值为1,则在第一选择器13中可以选择加模时间戳A1作为目标时间戳C1,在第一减法器14中将目标时间戳C1(此时即为加模时间戳A1)减去第一时间戳T1,得到时间差值S1。
本发明实施例中,时延计算传送常数获取模块40,包括第一乘法器21、移位寄存器22和第二乘法器23。
其中,第一乘法器21用于接收业务帧长度L和乘数因子m,并确定业务帧长度L和乘数因子m的乘积M1。
第二乘法器23的输入端连接第一乘法器21的输出端和时间差获取模块10的输出端,用于接收乘积M1和时间差值S1,对乘积M1和时间差值S1求积,得到时延的中间量M2。
上述移位寄存器22的输入端连接第二乘法器23的输出端,用于根据目标业务的业务类型,将时延的中间量M2右移n位得到传送字节数M3,其中,乘积因子m与2的n次方对比值等于业务帧周期τ的倒数。
换言之,上述公式(1)中,业务帧长度L与业务帧周期τ的比值可以表示为:
则选取合适的乘积因子m与上述的n值,可以在运算电路100中较准确地得到业务帧长度L与业务帧周期τ的比值,以较准确地获取偏差值detla。
其中,在公式(2)中,是小数,为了兼容不同目标业务的L和τ,以及可能存在变长L,在运算电路100中为了获得/>的值,先找/>中的m和n,原则上n越大,误差越小,故实现根据实际情况,取合适的m和n即可。在一种实施方式中,公式(2)可以通过现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)实现。例如,可以先使用数字信号处理(Digital Signal Processing,DSP)的乘法实现m·L的乘积,得到的积右移n位即可得到公式(2)的运算结果。
本发明实施例中,偏差值获取模块30还可以包括第二加法器31、存储器32和第二减法器33。第二减法器33的输入端连接第二加法器31的输出端,以及连接存储器32。
第二加法器31用于连接连接传送常数获取模块40,接收传送字节数M3。第二加法器31还用于接收目标业务在网络入口数据写地址W1,并传送字节数M3和目标业务在网络入口数据写地址W1求和得到目标业务在网络入口数据地址A2。其中,目标业务在网络入口数据地址A2可以是当前时刻在网络入口的数据的写地址。
存储器32用于存储目标业务在网络出口的数据读地址R1。其中,存储器32可以是随机存取存储器32(Random Access Memory,RAM)。
第二减法器33的输入端连接第二加法器31的输出端,接收第二加法器31输出的目标业务在网络入口数据地址A2。第二减法器33的输入端还连接存储器32用于从存储器32获取目标业务在网络出口的数据读地址R1。第二减法器33用于将目标业务在网络入口数据地址A2减去目标业务在网络出口的数据读地址R1,得到目标业务的偏差值detla。目标业务的偏差值detla可以表征数据在网络入口和网络出口的数据吞吐快慢关系。
本发明实施例中,偏差值获取模块30还可以包括第三减法器34、第二选择器35、第二比较器36和第三加法器37。
第三减法器34的输入端连接第二加法器31的输出端,用于接收第二加法器31输出的目标业务在网络入口数据地址A2。第三减法器34还用于接收预设偏差值detla’,并用于将目标业务在网络入口数据地址A2减去预设偏差值detla,得到第三差值S3。其中,第三差值可以理解为期望读地址的所在位置。
第二比较器36的输入端连接第二减法器33的输出端,以接收目标业务的偏差值detla。第二比较器36用于根据目标业务的偏差值detla是否超出预设可偏差区间detla”,输出比较结果I2至第二选择器35,其中,预设可偏差区间detla”=所述预设偏差值detla’±可波动值d’。换言之,预设可偏差区间detla”是在预设偏差值detla’的基础上允许左右在一定范围内波动的区间。
第二选择器35的输入端连接第三减法器34的输出端、第二比较器36的输出端和存储器32。第二选择器35用于接收第三差值S3、比较结果I2和存储器32上存储的目标业务在网络出口的数据读地址R1,并根据比较结果I2选择第三差值S3或目标业务在网络出口的数据读地址R1之一作为第二选择器35的输出结果C2。
该第三加法器37,用于接收第二选择器35的输出结果C2,并将其加上每次当前的字节数,得到第三加值A3并将第三加值A3输入至存储器32上。存储器32则接收第三加法器37输出的第三加值A3,并作为下一次的读地址R’,从而使得下一次的读地址R’与其写地址之间的距离在预设可偏差区间detla”内。
在具体应用中,例如,第二比较器36确定目标业务的偏差值detla位于预设可偏差区间detla”内时,则认为目标业务的读地址与写地址的距离合适,输出结果I2可以为0,在第二选择器35中,则选择当前的目标业务在网路出口的数据读地址R1作为第二选择器35的输出结果,在第三加法器37中,以当前的目标业务在网络出口的数据读地址R1加上单次数去的字节数X,得到第三加值A3作为下一次的目标业务在网络出口的读取数据的读地址R’。又例如,第二比较器36确定当前数据的偏差值detla位于超出预设可偏差区间detla”时,则认为当前数据的读地址与写地址的距离太远或太久,输出结果I2可以为1,在第二选择器35中,则选择第三差值S3作为第二选择器35的输出结果,在第三加法器37中,以第三差值S3加上单次读取的字节数X,得到第三加值A3作为下一次的目标业务在网络出口读取数据的读地址R’,由于第三差值S3已经考虑目标业务在网络出口的数据读地址R1与计算得到的目标业务网络入口的数据写地址A2偏离预设范偏差值detla’的程度,也就是通过第三差值S3的设置可以避免下一次数据的读地址与写地址距离太远或太近的问题。
其中,单次读取的字节数X由目标业务确定,不同的目标业务单词读取的字节数不同。例如,单词读取的字节数可以是16个字节,也可以是1个字节,以实际应用需求为准。
本发明实施例中,传送常数获取模块40可以包括查找表。该查找表用于根据目标业务的业务类型确定业务帧长度L、业务帧周期τ、预设偏差值detla’和可波动值d’。其中,查询表可以与传送常数获取模块40和偏差值获取模块30连接,使得常数获取模块和偏差值获取模块30可以从查询表处接收业务帧长度L、业务帧周期、预设偏差值detla’和可波动值d’等参数数值。此外,查询表还可以确定上述移位寄存器22上提到的向右移位的位数n,以及单次读取的字节数X。
本发明实施例中,运算电路100可以设置于网络出口处,用于对网络出口处的数据进行上述运算。
本发明实施例中,目标业务可以包括但不限于:时分复用技术(Time DivisionMultiplexing,TDM)、同步数字体系(Synchronous Digital Hierarchy,SDH)、光传输网(Optical Transmission Net,OTN)。
以目标业务为SDH为例,根据上述运算电路得到的偏差值detla,可以调整读地址快慢,达到网络入口和出口的速率的一致;比如SDH的虚容器(Virtual Container,VC)数据可以根据该算法算出的偏差值delta,作为正负调整指针的依据;偏差值delta偏大则负调整,加快读,偏差值delta偏小则正调整,放慢读。
此外,偏差值delta实时反应网络入口侧和网络出口侧业务数据吞吐的快慢关系,依据调整指示,动态调整网络出口往面板口成帧的速率,进而达到不同业务板之间出入数据吞吐的动态平衡。
以目标业务为VC4帧为例,即将VC4切片封装进TDM报文转发,VC4帧长为2349,VC4帧周期为125us,用到的时戳用250m系统时钟驱动,则τ等于125us/4ns。而对于近似取值m这里可以取137439,n取32,则误差大概是3.38*10^(-7),完全可以接受。
其中,业务帧长度L可以等于2349,业务帧周期τ可以等于125us/4ns。其中,图2示出了本发明实施例提供的运算电路运用于TDM业务时的数据流模型图。图2中,背板将VC4切割,封装成TDM报文,准备当前报文第一个字节时刻,对系统时戳拍照得到第一时间戳T1,与生成TDM报文序列号SEQ,随着封包请求信息一同装入报文中。图2中,本板解析背板转发过来的TDM报文,获得可用的第一时间戳T1和写地址W1(W的值为{SEQ[5:0],8’h00}。其中,背板带过来的SEQ可以为6位,即0~63,TDM携带的净荷长度可以为256字节,同时将报文净荷存入片内缓存中。本板映射时,可以将本板组成VC4帧,准备从报文缓存中取数据,假设一次取16字节,则每准备从大缓存中取16字节数据时,对本板系统时戳拍照得到第二时间戳T2,从RAM1中取得网络出口的数据读地址R1,结合解包解析得到的第一时间戳T1和网络入口数据写地址W1,按上述公式(1)得到偏差值delta;得到的偏差值delta即可作为判断背板接解到的VC4和本板组成VC4帧的快慢关系,给VC4指针再生正负调整提供依据判断背板接解到的VC4和本板组成VC4帧的快慢关系,给VC4指针再生正负调整提供依据。其中,图2中的解包右下方的标星处可以为上述运用电路的设置位置处。
本发明实施例提供的运算电路100,可以应用于FPGA电路结构中。
以上所述仅为本发明的实施例而已,并不用于限制本发明。对于本领域技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本发明的权利要求范围之内。
Claims (6)
1.一种运算电路,其特征在于,包括:时间差获取模块、传送常数获取模块、网络时延计算模块和偏差值获取模块;所述传送常数获取模块的输出端、所述时间差获取模块的输出端连接所述网络时延计算模块的输入端,所述网络时延计算模块的输出端连接所述偏差值获取模块的输入端;
所述时间差获取模块,用于根据第一时间戳T1和第二时间戳T2确定时间差值S1,其中,所述第二时间戳T2为目标业务位于网络出口解包时的时间戳,所述第一时间戳T1为目标业务位于网络入口封包时的时戳;
所述传送常数获取模块,用于获取目标业务的业务参数,所述业务参数包括业务帧长度L和业务帧周期τ;
所述网络时延计算模块,用于接收所述目标业务的业务参数以及所述时间差值S1,并计算数据从网络入口到网络出口的时延M3;
偏差值获取模块,用于根据所述目标业务从网络入口到网络出口的时延M3、目标业务在网络入口侧数据写地址W1和目标业务在网络出口侧数据读地址R1,确定数据的偏差值detla,所述偏差值detla表征所述目标业务在网络入口数据地址A2和目标业务在网络出口数据读地址R1之间的距离,其中,目标业务在网络入口数据地址A2为所述目标业务从网络入口到网络出口的时延M3加上所述目标业务在网络入口数据写地址W1;
所述偏差值获取模块,具体用于将所述目标业务从网络入口到网络出口的时延M3加上所述目标业务在网络入口数据写地址W1、减去所述目标业务在网络出口的读地址R1,确定所述所述偏差值detla;
所述偏差值获取模块还包括:第二加法器、存储器和第二减法器;
所述第二加法器用于获取所述目标业务从网络入口到网络出口的时延M3和所述目标业务在网络入口数据写地址W1,并对两者求和确定所述目标业务在网络入口数据地址A2;
所述存储器用于存储所述目标业务在网络出口的数据读地址R1;
所述第二减法器的输入端连接所述第二加法器的输出端,用于获取所述目标业务在网络入口数据地址A2,所述第二减法器的输入端连接所述存储器用于从所述存储器获取所述目标业务在网络出口的数据读地址R1,并用于对所述目标业务在网络入口数据地址A2和所述目标业务在网络出口侧数据读地址R1求差确定目标业务地址的所述偏差值detla;
所述偏差值获取模块还包括:第三减法器、第二选择器、第二比较器和第三加法器;
所述第三减法器的输入端连接所述第二加法器的输出端,用于获取目标业务在网络入口数据地址A2,并获取预设偏差值detla’,对所述目标业务在网络入口数据地址A2和所述预设偏差值detla’求差得到第三差值S3并输出至所述第二选择器;
所述第二比较器的输入端连接所述第二减法器的输出端以获取所述目标业务的所述偏差值detla,所述第二比较器用于根据所述目标业务的所述偏差值detla是否超出预设可偏差区间detla”,输出比较结果I2至所述第二选择器,其中,所述预设可偏差区间detla”=所述预设偏差值detla’±可波动值d’;
所述第二选择器的输入端连接所三减法器的输出端、所述第二比较器的输出端和所述存储器,用于获取所述第三差值S3、所述比较结果I2和所述存储器上存储的所述目标业务在网络出口的数据读地址R1,并根据所述比较结果I2选择所述第三差值S3或所述目标业务在网络出口的数据读地址R1之一作为所述第二选择器的输出结果C2;
所述第三加法器,用于获取所述输出结果C2,并将其加上单次读取的字节数X,得到第三加值A3并将所述第三加值A3输入至所述存储器;
所述存储器还用于,接收所述第三加值A3,并作为下一次的读地址R’。
2.根据权利要求1所述的运算电路,其特征在于,所述时间差获取模块包括第一比较器、第一加法器、第一选择器和第一减法器;
所述第一比较器用于接收所述第二时间戳T2与所述第一时间戳T1,并根据所述第二时间戳T2与所述第一时间戳T1的数值大小输出比较结果I1;
所述第一加法器用于获取所述第二时间戳T2,并对所述第二时间戳T2的值加模处理得到加模时间戳A1;
所述第一选择器的输入端连接所述第一比较器的输出端、所述第一加法器的输出端,用于获取所述第二时间戳T2和加模时间戳A1,并根据所述第一比较器输出的比较结果I1,确定选择所述第二时间戳T2或所述加模时间戳A1之一作为所目标时间戳C1;
所述第一减法器的输入端连接所述第一选择器的输出端,并接收所述第一时间戳T1,用于将所述目标时间戳C1减去所述第一时间戳T1求差,确定所述时间差值S1。
3.根据权利要求1所述的运算电路,其特征在于,所述时延计算模块模块,包括:第一乘法器、移位寄存器和第二乘法器;
所述第一乘法器,用于接收所述业务帧长度L和乘数因子m,并确定所述业务帧长度L和所述乘数因子m的乘积M1;
所述第二乘法器的输入端连接所述第一乘法器的输出端和所述时间差获取模块的输出端,用于接收所述乘积M1和所述时间差值S1,对所述乘积M1和所述时间差值S1求积,确定时延的中间量M2;
所述移位寄存器的输入端连接所述第二乘法器的输出端,用于根据所述目标业务的业务类型,将所述时延的中间量M2右移n位得到所述目标业务从网络入口到网络出口的时延M3,其中,乘积因子m与2的n次方的比值等于所述业务帧周期τ的倒数。
4.根据权利要求1所述的运算电路,其特征在于,所述传送常数获取模块还包括查找表;所述查找表根据所述目标业务的业务类型确定所述业务帧长度L、所述业务帧周期τ、所述预设偏差值detla’和所述可波动值d’。
5.根据权利要求1-4任一项所述的运算电路,其特征在于,所述运算电路设置于网络出口处。
6.根据权利要求1-4任一项所述的运算电路,其特征在于,所述目标业务包括以下至少一种:时分复用技术、同步数字体系、光传输网。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210147610.9A CN114598620B (zh) | 2022-02-17 | 2022-02-17 | 一种运算电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210147610.9A CN114598620B (zh) | 2022-02-17 | 2022-02-17 | 一种运算电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114598620A CN114598620A (zh) | 2022-06-07 |
CN114598620B true CN114598620B (zh) | 2024-01-30 |
Family
ID=81804953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210147610.9A Active CN114598620B (zh) | 2022-02-17 | 2022-02-17 | 一种运算电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114598620B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101252403A (zh) * | 2008-01-22 | 2008-08-27 | 中兴通讯股份有限公司 | 在光传送网络中业务传送的实现方法 |
CN101741849A (zh) * | 2009-12-23 | 2010-06-16 | 北京格林伟迪科技有限公司 | 一种传输串口业务数据的方法、系统及设备 |
CN103746940A (zh) * | 2013-12-30 | 2014-04-23 | 华为技术有限公司 | 一种网络设备以及解包输出报文的方法 |
CN107491398A (zh) * | 2017-08-04 | 2017-12-19 | 歌尔科技有限公司 | 数据同步方法、装置和电子设备 |
CN109861807A (zh) * | 2019-02-28 | 2019-06-07 | 烽火通信科技股份有限公司 | 多通道模式下逻辑通道对齐方法及系统 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9036434B1 (en) * | 2013-10-31 | 2015-05-19 | Nanya Technology Corporation | Random access memory and method of adjusting read timing thereof |
-
2022
- 2022-02-17 CN CN202210147610.9A patent/CN114598620B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101252403A (zh) * | 2008-01-22 | 2008-08-27 | 中兴通讯股份有限公司 | 在光传送网络中业务传送的实现方法 |
CN101741849A (zh) * | 2009-12-23 | 2010-06-16 | 北京格林伟迪科技有限公司 | 一种传输串口业务数据的方法、系统及设备 |
CN103746940A (zh) * | 2013-12-30 | 2014-04-23 | 华为技术有限公司 | 一种网络设备以及解包输出报文的方法 |
CN107491398A (zh) * | 2017-08-04 | 2017-12-19 | 歌尔科技有限公司 | 数据同步方法、装置和电子设备 |
CN109861807A (zh) * | 2019-02-28 | 2019-06-07 | 烽火通信科技股份有限公司 | 多通道模式下逻辑通道对齐方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN114598620A (zh) | 2022-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20020172229A1 (en) | Method and apparatus for transporting a synchronous or plesiochronous signal over a packet network | |
US7599372B2 (en) | Apparatus for and method of integrating switching and transferring of SONET/SDH, PDH, and Ethernet signals | |
US7835393B2 (en) | System and method for converting multichannel time division multiplexed data into packets | |
US6950395B1 (en) | Method and apparatus for a token bucket metering or policing system with a delayed filling scheme | |
US8914662B2 (en) | Implementing transparent clock by correcting time information carried in data using residence time information | |
KR20080107402A (ko) | 패킷 네트워크 내의 향상된 클록 제어 | |
US20050100054A1 (en) | Adaptive clock recovery | |
US5781597A (en) | Synchronous digital transmission system having justification circuit that counts frame bytes, calculates offsets, compares thresholds, and initiates justification action | |
CN116318376B (zh) | 利用虚拟信道传输遥控应用数据的方法、装置及存储介质 | |
CA2353755A1 (en) | Virtual concatenation of optical channels in wdm networks | |
CN114598620B (zh) | 一种运算电路 | |
US6829717B1 (en) | Method and apparatus for generating timing information | |
US5864536A (en) | Method and apparatus for adapting a transmission bit rate of a data multiplexer operating according to an asynchronous transfer mode | |
US6477146B1 (en) | Usage parameter control device for asynchronous transfer mode system | |
Johnston et al. | The ATM layer chip: an ASIC for B-ISDN applications | |
US20020150057A1 (en) | Stuffing filter mechanism for data transmission signals | |
US5703915A (en) | Transmission system and multiplexing/demultiplexing equipment involving a justifiable bit stream | |
US6944161B2 (en) | Method and device for assigning cell data units to sequential storage positions of data frames using a pointer position estimation | |
US6466542B1 (en) | Multiple phase time counter for use in a usage parameter control device for an asynchronous transfer mode system | |
US5859850A (en) | Elastic store circuit for composite cells switched through an ATM network | |
US20040170243A1 (en) | Control loop apparatus and method therefor | |
EP4170980A1 (en) | Communication method and related apparatus | |
CN116527591A (zh) | 一种负载分担方法及装置 | |
WO2024165009A1 (zh) | 数据处理方法、装置、相关设备及存储介质 | |
JP3725985B2 (ja) | クロック再生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |