CN114597232B - 一种实现负权重的矩阵乘和运算的crossbar器件制备方法 - Google Patents
一种实现负权重的矩阵乘和运算的crossbar器件制备方法 Download PDFInfo
- Publication number
- CN114597232B CN114597232B CN202210501761.XA CN202210501761A CN114597232B CN 114597232 B CN114597232 B CN 114597232B CN 202210501761 A CN202210501761 A CN 202210501761A CN 114597232 B CN114597232 B CN 114597232B
- Authority
- CN
- China
- Prior art keywords
- photoresist
- electrode
- spin
- crossbar
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 230000005641 tunneling Effects 0.000 claims abstract description 32
- 238000013528 artificial neural network Methods 0.000 claims abstract description 31
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052982 molybdenum disulfide Inorganic materials 0.000 claims abstract description 30
- 238000002360 preparation method Methods 0.000 claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 44
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 39
- 239000011889 copper foil Substances 0.000 claims description 39
- 238000004528 spin coating Methods 0.000 claims description 38
- ZMXDDKWLCZADIW-UHFFFAOYSA-N N,N-Dimethylformamide Chemical compound CN(C)C=O ZMXDDKWLCZADIW-UHFFFAOYSA-N 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000005566 electron beam evaporation Methods 0.000 claims description 18
- 238000012546 transfer Methods 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 12
- 238000000231 atomic layer deposition Methods 0.000 claims description 11
- 238000001704 evaporation Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 10
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 10
- 238000013507 mapping Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000001035 drying Methods 0.000 claims description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000001459 lithography Methods 0.000 claims description 6
- 239000002390 adhesive tape Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 229910021578 Iron(III) chloride Inorganic materials 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 4
- 239000008367 deionised water Substances 0.000 claims description 4
- 229910021641 deionized water Inorganic materials 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 claims description 3
- 238000002791 soaking Methods 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 11
- 238000003860 storage Methods 0.000 abstract description 10
- 238000004364 calculation method Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 47
- 230000006870 function Effects 0.000 description 6
- 238000012549 training Methods 0.000 description 5
- 238000011065 in-situ storage Methods 0.000 description 4
- 238000013473 artificial intelligence Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 238000010801 machine learning Methods 0.000 description 2
- 210000002569 neuron Anatomy 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013135 deep learning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003058 natural language processing Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- -1 then Substances 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Computational Mathematics (AREA)
- Software Systems (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Biophysics (AREA)
- Biomedical Technology (AREA)
- Artificial Intelligence (AREA)
- Evolutionary Computation (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Computational Linguistics (AREA)
- Molecular Biology (AREA)
- General Health & Medical Sciences (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种实现负权重的矩阵乘和运算的crossbar器件制备方法，包括：制备半导体器件，半导体器件包括crossbar阵列的多个单点器件，各单点器件均包括依次层叠设置的两个分立式的背栅电极、栅介质层、两个间隔的浮栅电极、隧穿层和二硫化钼，二硫化钼的上表面制备有源、漏电极和输出电极，各单点器件中的输出电极共线输出；将待训练神经网络的输入信息对应映射为各单点器件的漏电极电压，源电极电压与漏电极电压等大且极性相反，同时将待训练神经网络的权重信息对应映射为各单点器件中两个沟道区域的电导差，单点器件的电导差通过分别调节其中两个分立式的背栅电极的电压完成。本发明集成密度高，且制备的crossbar器件可实现具备存算一体的矩阵乘和运算。
Description
技术领域
本发明属于二维半导体器件技术领域，更具体地，涉及一种实现负权重的矩阵乘和运算的crossbar器件制备方法。
背景技术
得益于机器学习的发展，如今人工智能在机器视觉、自然语言处理、智能推荐等领域已经表现出接近甚至超越人类的能力。在各种机器学习算法中，神经网络的发展和应用最为突出。神经网络是由大量的神经元节点构成，神经元与神经元之间通过权重因子连接，在神经网络的学习训练过程中，涉及大量的矩阵乘和运算。而随着神经网络的规模不断成长，以深度学习为基础的人工智能对算力和功耗都提出了更高的要求。而在传统的计算机芯片中，由于冯诺依曼架构的限制，数据的存储单元和运算单元分离。这就意味着在神经网络的训练过程中，大量的数据流会在存储单元和运算单元之间来回传输，所以基于传统冯诺依曼架构的计算机的功耗和算力限制难以满足人工智能的增长需求。而基于非冯诺依曼架构的存算一体被认为是有望解决这一瓶颈的新型架构，通过具备存算一体特性的单元器件构建交叉的crossbar阵列，可以在存储单元原址上完成并行的矩阵乘和运算，能够极大地降低功耗并提高算力。
忆阻器是最为常见的具备存算一体特性的两端器件，其电阻值的大小与与输入的历史电压激励有关，而且撤去电压激励后，其阻值仍能保持，因此忆阻器具备非易失的特性。正是由于其能够“记忆电阻”的特性，忆阻器通常采用交叉阵列的方式进行高密度集成。通过在忆阻器的一端输入电压信号，可以根据累加电流完成矩阵乘和的运算，由于此过程是在存储单元上完成的，不需要再将信号传输至运算处理单元，所以基于忆阻器的crossbar具备存算一体的特性，被认为是突破冯诺依曼架构的关键技术。但由于忆阻器电导始终为正值，而在进行神经网络的训练时，全精度的权重因子存在负值，这就导致在权重映射过程中需要使用一对忆阻器的电导率差值来表示一个权重因子的大小，而且考虑到泄漏电流的影响，忆阻器还需搭配晶体管作为选通器使用，这些限制使得基于忆阻器的crossbar应用受限。
发明内容
针对现有技术的缺陷，本发明的目的在于提供一种实现负权重的矩阵乘和运算的crossbar器件制备方法，只需利用单一crossbar器件即可实现负权重的表达，集成密度高；且制备的crossbar器件可实现具备存算一体的矩阵乘和运算。
为实现上述目的，第一方面，本发明提供了一种实现负权重的矩阵乘和运算的crossbar器件制备方法，包括如下步骤：
（1）制备半导体器件，所述半导体器件包括crossbar阵列的多个单点器件，各单点器件均包括在衬底上依次层叠设置的两个分立式的背栅电极、栅介质层、两个间隔的浮栅电极、隧穿层和二硫化钼，所述二硫化钼的上表面制备有源、漏电极和输出电极，各单点器件中的输出电极共线输出；其中，所述输出电极接地，并设置在源、漏电极之间分别与源、漏电极之间形成一沟道区域，两个沟道区域与两个分立式的背栅电极的位置对应设置；
（2）将待训练神经网络的输入信息对应映射为所述crossbar阵列中各单点器件的漏电极电压，各单点器件中的源电极电压调整为与漏电极电压等大且极性相反，同时将所述待训练神经网络的权重信息对应映射为各单点器件中两个沟道区域的电导差，所述单点器件的电导差通过分别调节其中两个分立式的背栅电极的电压完成，所述输出电极共线输出的电流为所述待训练神经网络的输入信息和权重信息的乘和运算结果。
相比于传统采用一对忆阻器来实现神经网络的训练，本发明提供的crossbar器件制备方法，包括crossbar阵列的半导体器件，该半导体器件中各单点器件均包括两个分立式的背栅电极及设置在源、漏电极之间的输出电极，可通过分别调节该半导体器件中各单点器件内两个分立式的背栅电极的电压实现待训练神经网络的负权重信息表达，无需使用一对crossbar器件的电导差来表示，可有效提高集成密度；同时本实施例提供的半导体器件中各单点器件还包括浮栅电极和隧穿层，可实现权重信息的原位存储，实现存算一体的功能。
在其中一个实施例中，步骤（1）中，所述半导体器件的制备步骤具体为：
（a）在带有氧化硅的硅片上旋涂第一光刻胶，然后利用光刻机和掩模版对第一光刻胶图案化，之后再用电子束蒸镀工艺蒸镀第一金属膜，再将所述硅片泡在二甲基甲酰胺溶液中去除剩余第一光刻胶，用去离子水清洗后烘干，完成两个分立式的背栅电极制备；
（b）利用原子层沉积工艺在所述两个分立式的背栅电极的上表面沉积一层氧化铝作为栅介质层，之后再所述栅介质层表面旋涂第二光刻胶，再利用光刻机和掩模版对第二光刻胶图案化，之后再用电子束蒸镀工艺蒸镀第二金属膜，再用二甲基甲酰胺溶液中去除剩余第二光刻胶，得到两个间隔设置的浮栅电极；
（c）利用原子层沉积工艺在两个浮栅电极上沉积一层氧化铝作为隧穿层，所述隧穿层覆盖所述栅介质层；
（d）利用湿法转移工艺将化学气相沉积生长的二硫化钼转移至所述隧穿层上，并在所述二硫化钼的上表面旋涂第三光刻胶，然后利用光刻机和掩模版对所述第三光刻胶图案化，之后再用电子束蒸镀工艺蒸镀第三金属膜，再用二甲基甲酰胺溶液中去除剩余第三光刻胶，得到源、漏电极和输出电极。
在其中一个实施例中，步骤（d）中，所述利用湿法转移工艺将化学气相沉积生长的二硫化钼转移至所述隧穿层上的步骤具体为：
在铜箔的基底上通过化学气相沉积生长一层二硫化钼的二维材料；
将附带所述二维材料的铜箔剪成与所述crossbar阵列面积相适配大小的铜箔片，并在铜箔片的表面旋涂聚甲基丙烯酸甲酯；
在聚甲基丙烯酸甲酯的表面旋涂第四光刻胶，所述第四光刻胶旋涂分两次，第一次旋涂转速为1000r/min持续10s，第二次旋涂转速为2000r/min持续60s，旋涂完后将铜箔片放入烘干箱160℃烘干3.5min；
在铜箔片的侧面贴一圈防静电胶带，之后再利用氯化铁溶液刻蚀掉铜箔片上的铜箔基底，然后再将铜箔片捞起；
利用转移平台将铜箔片上的二维材料定点转移至对应单点器件的隧穿层上，然后用反应离子刻蚀对其图案化。
在其中一个实施例中，步骤（d）中，利用光刻机和掩模版对所述第三光刻胶图案化时，对准套刻的十字型精标。
在其中一个实施例中，所述第一光刻胶、所述第二光刻胶和所述第三光刻胶的旋涂均分为两个阶段，第一阶段旋涂转速为1500r/min持续15s，第二阶段旋涂转速为4000r/min持续30s。
在其中一个实施例中，利用光刻机和掩模版对所述第一光刻胶、所述第二光刻胶和所述第三光刻胶光刻的曝光时间均为28s。
在其中一个实施例中，所述第一金属膜、所述第二金属膜和所述第三金属膜的金属类型均为Cr/Au或Ti/Au。
在其中一个实施例中，所述隧穿层的厚度为5～15nm。
在其中一个实施例中，所述栅介质层的厚度为20～30nm。
第二方面，本发明提供了一种实现负权重的矩阵乘和运算的crossbar器件，采用上述所述的实现负权重的矩阵乘和运算的crossbar器件制备方法制备得到。
本发明提供的实现负权重的矩阵乘和运算的crossbar器件，包括crossbar阵列的半导体器件，该半导体器件中各单点器件均包括两个分立式的背栅电极及设置在源、漏电极之间的输出电极，可通过分别调节该半导体器件中各单点器件内两个分立式的背栅电极的电压实现待训练神经网络的负权重信息表达，无需使用一对crossbar器件的电导差来表示，可有效提高集成密度；同时本实施例提供的半导体器件中各单点器件还包括浮栅电极和隧穿层，可实现权重信息的原位存储，实现存算一体的功能。
附图说明
图1是本发明一实施例提供的实现负权重的矩阵乘和运算的crossbar器件制备方法的流程图；
图2是本发明一实施例提供的单点器件的结构示意图；
图3是本发明采用图1中crossbar器件制备方法制备得到crossbar器件的原理示意图；
图4是本发明一实施例提供的半导体器件制备的流程框图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
为解决传统对负权重因子的神经网络进行训练时，需采用一对忆阻器的电导率差值来表示一个负权重因子，导致集成密度低的问题。对此，本发明提供了一种实现负权重的矩阵乘和运算的crossbar器件制备方法，如图1所示，该crossbar器件制备方法包括步骤S10和步骤S20，详述如下：
S10，制备半导体器件，本实施例提供的半导体器件可采用本领域常用的半导体制备工艺制备，比如光刻工艺、电子束蒸镀工艺（EBE）、原子层沉积工艺（ALD）和干、湿法转移工艺等，本实施例不作限制，只需保证制备得到的半导体器件包括crossbar阵列的多个单点器件，如图2所示，各单点器件均包括在衬底上依次层叠设置的两个分立式的背栅电极10、栅介质层20、两个间隔的浮栅电极30、隧穿层40和二硫化钼50，二硫化钼的上表面制备有源电极60a、漏电极60b和输出电极60c，各单点器件中的输出电极共线输出。其中，输出电极60c接地，并设置在源电极60a和漏电极60b之间，分别与源电极60a和漏电极60b之间形成一沟道区域，两个沟道区域与两个分立式的背栅电极10对应设置。
S20，将待训练神经网络的输入信息对应映射为crossbar阵列中各单点器件的漏电极电压，各单点器件中的源电极电压调整为与漏电极电压等大且极性相反，同时将待训练神经网络的权重信息对应映射为各单点器件中两个沟道区域的电导差，单点器件的电导差通过分别调节其中两个分立式的背栅电极10的电压完成，输出电极共线输出的电流为待训练神经网络的输入信息和权重信息的乘和运算结果。
在实施例中，二硫化钼50的作用是：二硫化钼为n型半导体材料，为制备半导体器件中各单点器件所用的沟道材料，具备优良的电学性能，且材料尺寸小，其厚度大小只有几个原子层厚，单层厚度仅为0.65nm，兼容硅基CMOS工艺，可用于制备大规模阵列器件。
本实施例在各单点器件中二硫化钼50的上表面制备源电极60a和漏电极60b的同时，还制备有输出电极60c，输出电极60c设置在源电极60a和漏电极60b之间，可使得各单点器件中的输出电极60c分别与源电极60a、漏电极60b之间形成一沟道区域，即使得本实施例提供的各单点器件均包括两个不同的沟道区域。其中，两个沟道区域与本实施例提供的两个分立式的背栅电极10的位置对应设置，可通过分别调节两个分立式的背栅电极10的电压，调整两个沟道区域的电导，使得两个沟道区域的电导不同。
本实施例提供的各单点器件的输出电极60c共线输出，根据欧姆定律和基尔霍夫电流定律可知，本实施例提供的输出电极60c共线输出的电流I为各单点器件输出电极60c输出的电流之和，即I=I1+I2+…+In。而各单点器件输出电极60c输出的电流为Ii=Udc×k1+Usc×k2，其中，k1表示该单点器件中输出电极60c与漏电极60b之间形成的沟道区域的电导，k2表示该单点器件中输出电极60c与源电极60a之间形成的沟道区域的电导，Udc表示该单点器件中漏电极60b和输出电极60c之间的电压差值，Usc表示该单点器件中源电极60a和输出电极60c之间的电压。
根据上述分析可知，为实现待训练神经网络中矩阵乘法运算，如图3所示，可通过保证输出电极60c两边的源电极60a和漏电极60b的电压U等大且极性相反，输出电极60c接地，可使得漏电极60b和输出电极60c之间的电压差值Udc为正，源电极60a和输出电极60c之间的电压Usc为负，即Udc=-Usc=U，则输出电极60c的输出电流Ii=U×（k1-k2）。
因此，可将待训练神经网络的输入信息（各输入矩阵）对应映射为各单点器件中的漏电极60b的电压U，将各单点器件中的源电极60a的电压调整为与漏电极60b的电压等大且极性相反，将待训练神经网络的权重信息（各权重因子）对应映射为两个沟道区域的电导差值，通过测量输出电极的共线输出电流即可获取待训练神经网络中矩阵乘和运算结果。
对于待训练神经网络的负权重因子的映射，则可通过降低漏电极60b与输出电极60c之间形成的沟道区域位置下的背栅电极电压，并提高源电极60a与输出电极60c之间形成的沟道区域位置下的背栅电极电压来实现。反之，为实现待训练神经网络的正权重因子的映射，则可通过提高漏电极60b与输出电极60c之间形成的沟道区域位置下的背栅电极10b电压，并降低源电极60a与输出电极60c之间形成的沟道区域位置下的背栅电极10a电压来实现。
此外，本实施例提供的半导体器件中各单点器件还增设有浮栅电极和隧穿层，在各单点器件中，当两个分立式的背栅电极10分别施加电压时可以控制两个不同沟道的电子和空穴的隧穿，并将其存储在浮栅电极30中，即便撤去电压，半导体器件中各单点器件的电导值也不会改变，所以待训练神经网络的权重信息就存储在各单点器件的电导值中，使得本实施例提供的半导体器件可实现存算一体功能。
相比于传统采用一对忆阻器来实现神经网络的训练，本实施例提供的crossbar器件制备方法，包括crossbar阵列的半导体器件，该半导体器件中各单点器件均包括两个分立式的背栅电极10及设置在源、漏电极之间的输出电极60c，可通过分别调节该半导体器件中各单点器件内两个分立式的背栅电极10的电压实现待训练神经网络的负权重信息表达，无需使用一对crossbar器件的电导差来表示，可有效提高集成密度；同时本实施例提供的半导体器件中各单点器件还包括浮栅电极30和隧穿层40，可实现权重信息的原位存储，实现存算一体的功能。
在一个实施例中，本发明提供的crossbar阵列的半导体器件的制备步骤具体包括步骤S101～S104，详述如下：
S101，两个分立式的背栅电极10制备：首先在带有氧化硅的硅片（衬底）上旋涂一层光刻胶，然后利用光刻机和掩模版对该光刻胶图案化。之后再用EBE蒸镀金属膜，之后将硅片泡在二甲基甲酰胺(DMF)溶液中去除剩余的光刻胶，用去离子水清洗后烘干，即完成分立栅电极制备。
S102，栅介质层20和两个浮栅电极30制备：利用ALD在两个分立式的背栅电极10的上表面沉积一层氧化铝作为栅介质层20，之后在栅介质层20表面旋涂光刻胶，再利用光刻机和掩模版对该光刻胶图案化，并用EBE在其表面蒸镀金属膜，再用DMF溶液去除剩余的光刻胶得到两个间隔的浮栅电极30。
进一步地，栅介质层20的厚度可设置为20～30nm，可使得两个分立式的背栅电极10的电压较小且不易漏电击穿。
S103，隧穿层40制备：利用ALD在两个浮栅电极30上沉积一层氧化铝作为隧穿层40，隧穿层40覆盖栅介质层20。其中，两个浮栅电极30与两个分立式的背栅电极10一一对应对齐设置。
进一步地，隧穿层40的厚度可设置为5～15nm，可使半导体器件具备良好的非易失性且两个分立式的背栅电极10的电压不需要太大。
S104，转移二硫化钼50及源电极60a、漏电极60b和输出电极60c制备：利用湿法转移工艺将化学气相沉积生长的二硫化钼转移至隧穿层40上，并在二硫化钼50的上表面旋涂光刻胶，然后利用光刻机和掩模版对该光刻胶图案化，之后再用EBE蒸镀金属膜，再用二甲基甲酰胺溶液中去除剩余光刻胶，得到源电极60a、漏电极60b和输出电极60c。
在步骤S104中，利用湿法转移工艺将化学气相沉积生长的二硫化钼转移至隧穿层40上的方式具体为：（1）在铜箔的基底上通过化学气相沉积生长一层二硫化钼的二维材料；（2）将附带二维材料的铜箔剪成与crossbar阵列面积相适配大小的铜箔片，并在铜箔片的表面旋涂聚甲基丙烯酸甲酯；（3）在聚甲基丙烯酸甲酯的表面旋涂第四光刻胶，第四光刻胶旋涂分两次，第一次旋涂转速为1000r/min持续10s，第二次旋涂转速为2000r/min持续60s，旋涂完后将铜箔片放入烘干箱160℃烘干3.5min；（4）在铜箔片的侧面贴一圈防静电胶带，之后再利用氯化铁溶液刻蚀掉铜箔片上的铜箔基底，然后再将铜箔片捞起；（5）利用转移平台将铜箔片上的二维材料定点转移至对应单点器件的隧穿层上，然后用反应离子刻蚀对其图案化。
在本实施例中，在铜箔片的表面旋涂PMMA，PMMA作为转移介质在此时可起到保护二硫化钼50的作用，采用此种转移方式可完成二硫化钼50的大规模转移，适用于本发明制备crossbar阵列的半导体器件；且在湿法转移过程中在铜箔片的侧面贴一圈防静电胶带，这样当铜箔片刻蚀完成后不易褶皱。
进一步地，步骤S104中制备源电极60a、漏电极60b和输出电极60c时，需要对准套刻的十字型精标，这样可以保证掩模版各图层精确对应。
进一步地，在步骤S101、步骤S102和步骤S104中，旋涂光刻时均可分为两个阶段，第一阶段旋涂转速为1500r/min持续15s，第二阶段旋涂转速为4000r/min持续30s，可得到均匀平整的光刻胶膜。且利于光刻机和掩模版对光刻胶光刻的曝光时间可设置为28s，可以得到良好的图案化光刻胶并形成适合lift-off工艺的倒梯形台阶。另外，利用EBE蒸镀金属膜的金属类型均可为Cr/Au或Ti/Au，可增强电极黏附性并得到良好的欧姆接触。
为更清楚地说明本发明，以下结合具体实施例对本发明提供的实现负权重的矩阵乘和运算的crossbar器件制备方法进行说明：
本发明设计了一种通过多电极分立栅二硫化钼场效应晶体管实现负权重的表达，此外，结合浮栅工艺，本发明设计的器件具备非易失性，可以利用crossbar阵列实现矩阵乘和运算。其器件制备流程图如图4所示，该器件的制备方法具体包括：
（1）两个分立式的背栅电极制备：首先在带有氧化硅的硅片上旋涂一层光刻胶，其中匀胶过程分两步完成，第一步以1500r/min的转速匀胶15s，第二步以4000r/min的转速匀胶30s，匀胶完后以90℃～100℃热烘60s。然后利用MJB4光刻机和掩模版对光刻胶图案化，曝光时间为28s。之后再用EBE蒸镀金属电极Cr10nm/Au50nm，之后用将硅片泡在DMF溶液中去除剩余的光刻胶，用去离子水清洗后烘干30s即完成两个分立式的背栅电极制备。
(2) 栅介质层、浮栅电极以及隧穿层制备：利用ALD制备20nm厚的Al2O3栅介质层，之后在栅介质层表面旋涂光刻胶，匀胶参数同上，再利用光刻和掩模版对光刻胶图案化，并用EBE在其表面蒸镀10nm厚的金属膜，再用DMF溶液去除剩余的光刻胶得到浮栅电极。最后，再利用ALD沉积10nm厚的Al2O3作为隧穿层，其中隧穿层厚度控制在5nm～15nm之间，本实施例取10nm较为合适。
（3）转移二硫化钼材料：二硫化钼材料通过湿法转移的方式转移至氧化铝表面，其中湿法转移用于转移通过化学气相沉积大规模生长的以铜箔为基底的二维材料，首先将附带二维材料的铜箔剪成1cm×1cm规格的铜箔片，并在其表面旋涂PMMA，匀胶包含两步，第一次匀胶为1000r/min持续10s，第二次为2000r/min持续60s，旋涂完后160℃烘3.5min。再用防静电胶带在铜箔片周围贴一圈，之后利用FeCl3溶液刻蚀掉铜箔片再将PMMA捞起，然后再用转移平台将二维材料定点转移至氧化铝表面，然后用反应离子刻蚀对其图案化。
（4）源、漏电极和输出电极制备：最后利用类似于背栅电极的制备工艺，在二硫化钼表面制备Cr10nm/50nmAu的源、漏电极和输出电极，以实现良好的欧姆接触。
基于同样的发明构思，本发明还提供了一种实现负权重的矩阵乘和运算的crossbar器件，采用如上述的实现负权重的矩阵乘和运算的crossbar器件制备方法制备得到。
本实施例提供的实现负权重的矩阵乘和运算的crossbar器件，包括crossbar阵列的半导体器件，该半导体器件中各单点器件均包括两个分立式的背栅电极10及设置在源、漏电极之间的输出电极60c，可通过分别调节该半导体器件中各单点器件内两个分立式的背栅电极10的电压实现待训练神经网络的负权重信息表达，无需使用一对crossbar器件的电导差来表示，可有效提高集成密度；同时本实施例提供的半导体器件中各单点器件还包括浮栅电极30和隧穿层40，可实现权重信息的原位存储，实现存算一体的功能。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种实现负权重的矩阵乘和运算的crossbar器件制备方法，其特征在于，包括如下步骤：
（1）制备半导体器件，所述半导体器件包括crossbar阵列的多个单点器件，各单点器件均包括在衬底上依次层叠设置的两个分立式的背栅电极、栅介质层、两个间隔的浮栅电极、隧穿层和二硫化钼，所述二硫化钼的上表面制备有源、漏电极和输出电极，各单点器件中的输出电极共线输出；其中，所述输出电极接地，并设置在源、漏电极之间分别与源、漏电极之间形成一沟道区域，两个沟道区域与两个分立式的背栅电极的位置对应设置；
（2）将待训练神经网络的输入信息对应映射为所述crossbar阵列中各单点器件的漏电极电压，各单点器件中的源电极电压调整为与漏电极电压等大且极性相反，同时将所述待训练神经网络的权重信息对应映射为各单点器件中两个沟道区域的电导差，所述单点器件的电导差通过分别调节其中两个分立式的背栅电极的电压完成，所述输出电极共线输出的电流为所述待训练神经网络的输入信息和权重信息的乘和运算结果。
2.根据权利要求1所述的实现负权重的矩阵乘和运算的crossbar器件制备方法，其特征在于，步骤（1）中，所述半导体器件的制备步骤具体为：
（a）在带有氧化硅的硅片上旋涂第一光刻胶，然后利用光刻机和掩模版对第一光刻胶图案化，之后再用电子束蒸镀工艺蒸镀第一金属膜，再将所述硅片泡在二甲基甲酰胺溶液中去除剩余第一光刻胶，用去离子水清洗后烘干，完成两个分立式的背栅电极制备；
（b）利用原子层沉积工艺在所述两个分立式的背栅电极的上表面沉积一层氧化铝作为栅介质层，之后再所述栅介质层表面旋涂第二光刻胶，再利用光刻机和掩模版对第二光刻胶图案化，之后再用电子束蒸镀工艺蒸镀第二金属膜，再用二甲基甲酰胺溶液中去除剩余第二光刻胶，得到两个间隔设置的浮栅电极；
（c）利用原子层沉积工艺在两个浮栅电极上沉积一层氧化铝作为隧穿层，所述隧穿层覆盖所述栅介质层；
（d）利用湿法转移工艺将化学气相沉积生长的二硫化钼转移至所述隧穿层上，并在所述二硫化钼的上表面旋涂第三光刻胶，然后利用光刻机和掩模版对所述第三光刻胶图案化，之后再用电子束蒸镀工艺蒸镀第三金属膜，再用二甲基甲酰胺溶液中去除剩余第三光刻胶，得到源、漏电极和输出电极。
3.根据权利要求2所述的实现负权重的矩阵乘和运算的crossbar器件制备方法，其特征在于，步骤（d）中，所述利用湿法转移工艺将化学气相沉积生长的二硫化钼转移至所述隧穿层上的步骤具体为：
在铜箔的基底上通过化学气相沉积生长一层二硫化钼的二维材料；
将附带所述二维材料的铜箔剪成与所述crossbar阵列面积相适配大小的铜箔片，并在铜箔片的表面旋涂聚甲基丙烯酸甲酯；
在聚甲基丙烯酸甲酯的表面旋涂第四光刻胶，所述第四光刻胶旋涂分两次，第一次旋涂转速为1000r/min持续10s，第二次旋涂转速为2000r/min持续60s，旋涂完后将铜箔片放入烘干箱160℃烘干3.5min；
在铜箔片的侧面贴一圈防静电胶带，之后再利用氯化铁溶液刻蚀掉铜箔片上的铜箔基底，然后再将铜箔片捞起；
利用转移平台将铜箔片上的二维材料定点转移至对应单点器件的隧穿层上，然后用反应离子刻蚀对其图案化。
4.根据权利要求2所述的实现负权重的矩阵乘和运算的crossbar器件制备方法，其特征在于，步骤（d）中，利用光刻机和掩模版对所述第三光刻胶图案化时，对准套刻的十字型精标。
5.根据权利要求2所述的实现负权重的矩阵乘和运算的crossbar器件制备方法，其特征在于，所述第一光刻胶、所述第二光刻胶和所述第三光刻胶的旋涂均分为两个阶段，第一阶段旋涂转速为1500r/min持续15s，第二阶段旋涂转速为4000r/min持续30s。
6.根据权利要求2所述的实现负权重的矩阵乘和运算的crossbar器件制备方法，其特征在于，利用光刻机和掩模版对所述第一光刻胶、所述第二光刻胶和所述第三光刻胶光刻的曝光时间均为28s。
7.根据权利要求2所述的实现负权重的矩阵乘和运算的crossbar器件制备方法，其特征在于，所述第一金属膜、所述第二金属膜和所述第三金属膜的金属类型均为Cr/Au或Ti/Au。
8.根据权利要求1或2所述的实现负权重的矩阵乘和运算的crossbar器件制备方法，其特征在于，所述隧穿层的厚度为5～15nm。
9.根据权利要求1或2所述的实现负权重的矩阵乘和运算的crossbar器件制备方法，其特征在于，所述栅介质层的厚度为20～30nm。
10.一种实现负权重的矩阵乘和运算的crossbar器件，其特征在于，采用如权利要求1～9任意一项所述的实现负权重的矩阵乘和运算的crossbar器件制备方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210501761.XA CN114597232B (zh) | 2022-05-10 | 2022-05-10 | 一种实现负权重的矩阵乘和运算的crossbar器件制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210501761.XA CN114597232B (zh) | 2022-05-10 | 2022-05-10 | 一种实现负权重的矩阵乘和运算的crossbar器件制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114597232A CN114597232A (zh) | 2022-06-07 |
| CN114597232B true CN114597232B (zh) | 2022-07-19 |
Family
ID=81813534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210501761.XA Active CN114597232B (zh) | 2022-05-10 | 2022-05-10 | 一种实现负权重的矩阵乘和运算的crossbar器件制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114597232B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109460817A (zh) * | 2018-09-11 | 2019-03-12 | 华中科技大学 | 一种基于非易失存储器的卷积神经网络片上学习系统 |
| WO2019168241A1 (ko) * | 2018-02-28 | 2019-09-06 | 부산대학교 산학협력단 | 3차원 적층 시냅스 어레이 기반의 뉴로모픽 시스템과 그 동작 방법 및 제조 방법 |
| CN112420521A (zh) * | 2020-11-06 | 2021-02-26 | 南京大学 | 基于非晶氧化物半导体浮栅晶体管的器件及制作方法 |
| CN112436010A (zh) * | 2020-11-17 | 2021-03-02 | 北京理工大学 | 一种基于二维材料的柔性存储器 |
| US11114158B1 (en) * | 2019-01-23 | 2021-09-07 | Tetramem Inc. | Reducing column switch resistance errors in RRAM-based crossbar array circuits |
| CN114284276A (zh) * | 2021-12-15 | 2022-04-05 | 上海集成电路制造创新中心有限公司 | 浮栅存储器的制备方法及浮栅存储器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012061501A2 (en) * | 2010-11-02 | 2012-05-10 | Board Of Regents Of The University Of Texas System | Compact regular reconfigurable fabrics |
| US11361215B2 (en) * | 2017-11-29 | 2022-06-14 | Anaflash Inc. | Neural network circuits having non-volatile synapse arrays |
| US20190244662A1 (en) * | 2018-02-02 | 2019-08-08 | Macronix International Co., Ltd. | Sum-of-products array for neuromorphic computing system |
| US11532354B2 (en) * | 2020-03-22 | 2022-12-20 | Silicon Storage Technology, Inc. | Precision tuning of a page or word of non-volatile memory cells and associated high voltage circuits for an analog neural memory array in an artificial neural network |
-
2022
- 2022-05-10 CN CN202210501761.XA patent/CN114597232B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019168241A1 (ko) * | 2018-02-28 | 2019-09-06 | 부산대학교 산학협력단 | 3차원 적층 시냅스 어레이 기반의 뉴로모픽 시스템과 그 동작 방법 및 제조 방법 |
| CN109460817A (zh) * | 2018-09-11 | 2019-03-12 | 华中科技大学 | 一种基于非易失存储器的卷积神经网络片上学习系统 |
| US11114158B1 (en) * | 2019-01-23 | 2021-09-07 | Tetramem Inc. | Reducing column switch resistance errors in RRAM-based crossbar array circuits |
| CN112420521A (zh) * | 2020-11-06 | 2021-02-26 | 南京大学 | 基于非晶氧化物半导体浮栅晶体管的器件及制作方法 |
| CN112436010A (zh) * | 2020-11-17 | 2021-03-02 | 北京理工大学 | 一种基于二维材料的柔性存储器 |
| CN114284276A (zh) * | 2021-12-15 | 2022-04-05 | 上海集成电路制造创新中心有限公司 | 浮栅存储器的制备方法及浮栅存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114597232A (zh) | 2022-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10083974B1 (en) | Floating memristor | |
| Zhong et al. | Flexible electronic synapse enabled by ferroelectric field effect transistor for robust neuromorphic computing | |
| CN110246891B (zh) | 一种突触晶体管、器件及其制造方法、运算阵列 | |
| JP6921961B2 (ja) | メモリスティブ・デバイスおよびその形成方法 | |
| CN109148683B (zh) | 一种基于黑磷和黑磷氧化物的范德华异质结忆阻器 | |
| CN113497063A (zh) | 一种基于二维铁电半导体的异源突触电子器件及其制备方法 | |
| CN114597232B (zh) | 一种实现负权重的矩阵乘和运算的crossbar器件制备方法 | |
| Hu et al. | Enhanced resistance switching in ultrathin Ag/SrTiO3/(La, Sr) MnO3 memristors and their long-term plasticity for neuromorphic computing | |
| WO2019200790A1 (zh) | 基于金属阳离子修饰黑磷的突触器件及其制备方法 | |
| CN112447831B (zh) | 提升铁电晶体管性能的器件结构及制备方法 | |
| CN112820780B (zh) | 一种电解质突触晶体管及其制备方法和应用 | |
| Nikiruy et al. | Formation of a Memristive Array of Crossbar-Structures Based on (Co 40 Fe 40 B 20) x (LiNbO 3) 100 Nanocomposite | |
| Zhang et al. | Perspectives on MXene-PZT based ferroelectric memristor in computation in memory applications | |
| CN112420521A (zh) | 基于非晶氧化物半导体浮栅晶体管的器件及制作方法 | |
| Falcone et al. | Back-End, CMOS-Compatible Ferroelectric FinFET for Synaptic Weights | |
| Prodromakis et al. | Practical micro/nano fabrication implementations of memristive devices | |
| CN105287046A (zh) | 一种全碳基神经突触仿生器件及其制备方法 | |
| CN112687739A (zh) | 一种二维材料模拟电路及其制备方法和应用 | |
| Xu et al. | Improvement of weight stability in Li-ion-based electrolyte-gated transistor synapse by silica protective process | |
| CN115994568A (zh) | 基于二维材料浮栅晶体管的存算一体神经网络构建方法 | |
| Ravichandran et al. | A Monolithic Stochastic Computing Architecture for Energy and Area Efficient Arithmetic | |
| Haensch et al. | A co-design view of compute in-memory with non-volatile elements for neural networks | |
| Dai et al. | Synaptic devices based on field-effect transistors | |
| CN115084364A (zh) | 一种太赫兹神经突触忆阻器件及其制备方法 | |
| CN110783455B (zh) | 纳米级相变存储器单元水平电极配置结构的制造使用方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |