CN114597219A - 铁电场效应管存储器及其制造方法、操作方法及读写电路 - Google Patents

Abstract

本发明涉及一种铁电场效应管存储器及其制造方法、操作方法及读写电路，所述存储器包括：衬底；第一绝缘层，设于衬底上；鳍体，设于第一绝缘层上；第一栅，设于第一侧，包括第一栅极和设于第一栅极和鳍体之间的第一介质层；第二栅，设于第二侧，包括第二栅极、铁电层及第二介质层，铁电层和第二介质层设于第二栅极和鳍体之间，铁电层设于第二栅极和第二介质层之间；源极，设于第一端并与鳍体连接；漏极，设于第二端并与鳍体连接。本发明利用在双栅极上给铁电层施加极化翻转电压，相当于直接对铁电层与半导体鳍体施加极化翻转电压，可以一定程度上减缓介质层与场效应管长沟道的分压的问题，进一步提高了铁电存储器的写操作速度。

Description

铁电场效应管存储器及其制造方法、操作方法及读写电路

技术领域

本发明涉及半导体器件，特别是涉及一种铁电场效应管存储器，还涉及一种铁电场效应管存储器的制造方法，一种铁电场效应管存储器的操作方法，以及一种铁电场效应管存储器的读写电路。

背景技术

铁电材料通常是指在没有施加外部电场的状态下具有自发电极化的材料。具体地，铁电材料可以保持两种稳定的剩余极化(remanent polarization)状态中的任何一种。这些特性可以被使用在存储器件中，用于以非易失性方式储存逻辑信息“0”或“1”。

示例性的铁电场效应管存储技术中存在介质层与场效应管长沟道的分压的问题，铁电场效应管存储器的写操作速度较慢。

发明内容

基于此，有必要提供一种铁电场效应管存储器及其制造方法、操作方法及读写电路。

一种铁电场效应管存储器，包括：衬底；第一绝缘层，设于所述衬底上；鳍体，设于所述第一绝缘层上，材料为半导体并作为沟道区，所述鳍体在所述铁电场效应管存储器的水平方向上具有相对的第一侧和第二侧以及相对的第一端和第二端；第一栅，设于所述第一侧，包括第一栅极和设于所述第一栅极和鳍体之间的第一介质层；第二栅，设于所述第二侧，包括第二栅极、铁电层及第二介质层，所述铁电层和第二介质层设于所述第二栅极和所述鳍体之间，所述铁电层设于所述第二栅极和所述第二介质层之间；源极，设于所述第一端并与所述鳍体连接；漏极，设于所述第二端并与所述鳍体连接；其中，所述第一栅、鳍体、源极、漏极作为鳍体场效应管，所述第二栅、鳍体、源极、漏极作为鳍体铁电场效应管。

在其中一个实施例中，所述第二栅还包括设于所述第二栅极和所述铁电层之间的电极层。

在其中一个实施例中，还包括设于所述鳍体顶部的第二绝缘层。

一种铁电场效应管存储器的制造方法，包括：获取基底，所述基底包括衬底和衬底上的第一绝缘层；在所述第一绝缘层上形成鳍体和第二绝缘层；所述第二绝缘层形成于所述鳍体上，所述鳍体的材料为半导体，所述鳍体在所述铁电场效应管存储器的水平方向上具有相对的第一侧和第二侧以及相对的第一端和第二端，所述第二绝缘层露出鳍体的第一端和第二端；形成位于所述第一侧的第一介质层和位于所述第二侧的第二介质层；在所述第二介质层的与所述鳍体相背的一侧形成铁电层；形成第一栅极和第二栅极，所述第一栅极形成于所述第一介质层的与所述鳍体相背的一侧，所述第二栅极形成于所述铁电层的与所述鳍体相背的一侧；对所述鳍体进行掺杂，在所述第一端形成源极、所述第二端形成漏极。

在其中一个实施例中，所述在所述第二介质层的与所述鳍体相背的一侧形成铁电层的步骤之后、所述形成第一栅极和第二栅极的步骤之前，还包括在所述铁电层的与所述鳍体相背的一侧形成电极层的步骤。

在其中一个实施例中，所述在所述铁电层的与所述鳍体相背的一侧形成电极层的步骤之后、所述形成第一栅极和第二栅极的步骤之前，还包括对所述铁电层和电极层进行离子注入以消除界面缺陷的步骤。

在其中一个实施例中，所述第一栅极和第二栅极为多晶硅栅极，所述电极层的材料包括TiN、TaN、AlTiN中的至少一种。

在其中一个实施例中，还包括在所述第一栅极外侧和第二栅极外侧形成侧墙的步骤。

在其中一个实施例中，还包括在所述源极上形成源极抬高部、在所述漏极上形成漏极抬高部的步骤。

一种根据前述任一实施例所述的铁电场效应管存储器的操作方法，所述操作包括读取操作或写入操作；所述读取操作包括：向所述第二栅极施加读取电压，所述第一栅极浮空，在所述源极和漏极之间施加第一电压；检测所述源极和漏极之间的电流大小，若所述电流大于预设电流值，则判定所述铁电存储器处于擦除态；若所述电流小于预设电流值，则判定所述铁电存储器处于编程态；所述写入操作包括擦除操作或编程操作，所述擦除操作包括向所述第二栅极施加第二电压、所述第一栅极施加第三电压，所述源极和漏极浮空，所述第二电压与第三电压的差值不小于擦除操作的阈值电压或不小于所述铁电层的矫顽场电压；所述编程操作包括向所述第一栅极施加第四电压、所述第二栅极施加第五电压，所述源极和漏极浮空，所述第四电压与第五电压的差值不小于编程操作的阈值电压或不小于所述铁电层的矫顽场电压。

一种铁电场效应管存储器的读写电路，包括至少一前述任一实施例所述的铁电场效应管存储器，还包括字线对、位线对、第一开关单元及第二开关单元，所述字线对包括第一字线和第二字线，所述位线对包括第一位线和第二位线；至少一所述铁电场效应管存储器的第二栅极连接所述第一字线、第一栅极连接所述第二字线、漏极连接所述第一位线、源极连接所述第二位线；所述第一开关单元连接所述第一位线，用于在关闭时使控制所述第一位线断路、打开时控制所述第一位线导通；所述第二开关单元连接所述第一位线和第二位线，用于在打开时使所述第一位线和第二位线短路。

上述铁电场效应管存储器，工作时利用在双栅极上给铁电层施加极化翻转电压，相当于直接对铁电层与半导体鳍体施加极化翻转电压，可以一定程度上减缓介质层与场效应管长沟道的分压的问题，进一步提高了铁电存储器的写操作速度。

附图说明

为了更好地描述和说明这里公开的那些发明的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。

图1是一实施例中铁电场效应管存储器的结构示意图；

图2是一实施例中铁电场效应管存储器的结构的俯视图；

图3是一实施例中铁电场效应管存储器的制造方法的流程图；

图4是一实施例中步骤S120完成后器件的结构示意图；

图5是一实施例中步骤S130完成后器件的结构示意图；

图6是一实施例中步骤S140在鳍体的第一侧和第二侧均形成了铁电层和电极层器件的结构示意图；

图7是一实施例中将图6所示结构中第二侧的铁电层和电极层去除后的结构示意图；

图8是一实施例中步骤S150沉积多晶硅后器件的结构示意图；

图9是一实施例中步骤S150对沉积的多晶硅进行CMP和刻蚀处理后的示意图；

图10是一实施例中步骤S150完成后铁电场效应管存储器的结构的俯视图；

图11是图10所示结构沿BB'的剖视图；

图12是一实施例中形成侧墙后器件的结构示意图；

图13是一实施例中步骤S160形成源极和漏极后器件的结构示意图；

图14是一实施例中形成源极抬高部和漏极抬高部后器件的结构示意图；

图15是一实施例中形成层间介质层和钨栓塞后器件的结构示意图；

图16是一实施例中读取操作的流程图；

图17是图1所示结构在一实施例中进行读取操作时的加电示意图；

图18是图1所示结构在一实施例中进行擦除操作时的加电示意图；

图19是图1所示结构在一实施例中进行编程操作时的加电示意图；

图20是一实施例中铁电场效应管存储器的读写电路的电路原理图；

图21是一示例性的铁电场效应管存储器的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“竖直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的。当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。

由于剩余极化可以通过外部电场的施加来切换，因此关于非易失性存储器件中的铁电材料的应用研究被积极地进行。作为应用示例，在具有单个晶体管的单元结构中，非易失性存储器件可以在晶体管的栅电介质层中使用铁电材料。根据从外部施加的电压的大小或极性，包括铁电材料的栅电介质层可以储存具有不同极化方向的剩余极化。另外不同的电势极化方向可以将不同类型的电荷诱导至晶体管的沟道区中。结果，可以测量晶体管的沟道电阻以识别所储存的剩余极化。目前，由于在掺杂氧化铪基材料上的铁电性研究得以突破，将铁电晶体管作为非易失性存储器吸引了研究人员的广泛研究。其中，铪基铁电存储器具有易于微缩和与传统CMOS工艺兼容等优点。但是，传统的基于铪基铁电存储器的擦写过程中由于高的翻转电场导致大量载流子注入铁电薄膜层，从而使铁电薄膜中产生大量带电荷缺陷。这对铁电薄膜体的自发极化强度有屏蔽效应和电畴反转有钉扎效应，从而造成铁电薄膜自发极化强度随其读写翻转次数而下降；从而使其存储窗口变小，进而降低耐久性。同时铁电层俘获电荷的释放过程也会影响擦写之后的读取操作，从而限制了读取速度。并且电场在铁电层和介质层的分布不合理，一方面减小了介于铁电层两侧的电场，导致器件工作在铁电非饱和区，从而减小了存储窗口；另一方面使介质层两侧的电场过大，导致其漏电增加。

图21是一示例性的平面MFIS铁电场效应管存储器的结构示意图，包括：衬底，源极区域，漏区区域，栅极叠层结构；栅极叠层结构包括依次设置的介质层、铁电该薄膜层和栅极。该铁电场效应管存储器耐受(Endurance)性能差，其主要原因是：由于加在栅极与源极或漏极之间的铁电薄膜反转电场较大，而造成源极或漏极通过铁电薄膜/介质层(即氧化层)/半导体界面的电荷注入效应。具体地说：当栅极加正电压Vdd，源极/漏极同时接地(G)，铁电薄膜正极化强度向沟道(channel)或半导体方向反转。在源极/漏极与栅极的正电压作用下，负电子或其它带负电荷缺陷可以通过铁电薄膜介质层/半导体界面大量注入到掺杂铁电薄膜内，从而造成铁电薄膜的疲劳/耐受性(Endurance)性能较差。为了解决这个问题，人们提出了MFMIS结构的铁电场效应管存储器，铁电薄膜极化强度反转时施加电压在导体的主栅极与次栅极之间。但是MFMIS结构的铁电场效应管存储器漏电性非常差，达不到使用要求。

图1是一实施例中铁电场效应管存储器的结构示意图，包括衬底110、第一绝缘层120、鳍体130、源极140、漏极160、第一栅及第二栅。其中第一绝缘层120设于衬底110上。半导体材料的鳍体130设于第一绝缘层120上，作为沟道区。鳍体130在铁电场效应管存储器的水平方向上具有相对的第一侧和第二侧(即图1中鳍体130的左侧和右侧)以及相对的第一端和第二端。

第一栅包括第一栅极150和设于第一栅极150和鳍体130之间的第一介质层131，第一栅设于图1中鳍体130的左侧。第二栅包括第二栅极151、铁电层133及第二介质层132，铁电层133和第二介质层132设于第二栅极151和鳍体130之间，铁电层133设于第二栅极151和第二介质层132之间，第二栅设于图1中鳍体130的右侧。在图1所示的实施例中，第二栅还包括设于第二栅极151和铁电层133之间的电极层134，即第二栅从鳍体130的第二侧开始依次为第二介质层132、铁电层133、电极层134、第二栅极151。第一介质层131和第二介质层132分别作为第一栅极150和第二栅极151的栅氧层。

源极140设于鳍体130的第一端并与鳍体130连接。漏极160设于鳍体130的第二端并与鳍体130连接。

其中，第一栅、鳍体130、源极140、漏极160作为鳍体场效应管，第二栅、鳍体130、源极140、漏极160作为鳍体铁电场效应管，从而在一个FinFET单元里，同时集成存储元件(鳍体铁电场效应管)与逻辑元件(鳍体场效应管)。因此，该双栅铁电场效应管可以有俩种应用操作模式：1)铁电场效应管存储器；2)负电容场效应晶体管。通过双栅极可以分别控制鳍体130内的沟道电流，并且可以通过控制沟道电流对如阈值电压和亚阈值幅度(sub-thresholdswing，SS)的设备参数进行调整，以适用于不同的应用。特别是由于该双栅铁电场效应管的一侧是鳍体铁电场效应管，双栅FinFET亚阈值幅度可大大低于60mV/dec。该双栅铁电场效应管可以动态调制FinFET的性能，例如由集成电路发出的一个控制信号可以传输至其中一个栅极，用于调制所述双栅铁电场效应管的性能。基于以上特性，所述双栅铁电场效应管可以用于需要低漏电流的核心逻辑电路。

上述铁电场效应管存储器，利用在双栅极上给铁电层133施加极化翻转电压，相当于直接对铁电层133与半导体的鳍体130施加极化翻转电压，可以一定程度上减缓介质层与场效应管长沟道的分压的问题，进一步提高了铁电存储器的读取操作和写入操作的速度，并且可以降低写入操作(写0或写1)的电压。另一方面，上述铁电场效应管存储器的擦除操作/编程操作单元结构为：导体/铁电层/介电层/半导体/介电层/铁电层/导体的电容结构，或导体/铁电层/介电层/半导体/介电层/导体的电容结构。由导体/铁电层界面控制与减小经由电极与铁电层的界面注入铁电层的电子量，有效地消除了铁电层与半导体层界面的电子注入与铁电层的电荷俘获效应，增大了存储窗口，从而能够提高器件的耐受性能(Endurance)和保持特性。上述铁电场效应管存储器可以主要用于高性能低功耗铁电场效应管存储器。

在一个实施例中，衬底110为半导体衬底，其材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在图1所示的实施例中，衬底110的构成材料选用单晶硅。

在一个实施例中，第一绝缘层120的材料可以为硅的氧化物(例如二氧化硅)或硅的氮化物(例如氮化硅)。

在一个实施例中，鳍体130的材料为硅；在另一实施例中，鳍体130的材料为硅化锗。

在一个实施例中，第一介质层131和第二介质层132的材料可以为硅的氧化物(例如二氧化硅)或硅的氮化物(例如氮化硅)或硅的氮氧化物(例如氮氧化硅)。

在图1所示的实施例中，铁电场效应管存储器还包括设于鳍体130顶部的第二绝缘层155。第二绝缘层155是一绝缘帽盖层，用于隔离第一栅极150和第二栅极151。绝缘帽盖层155的材料可为氮化硅或氧化硅。

在一个实施例中，铁电层133的材料包括主体材料和掺杂剂，其中主体材料可以为HfZrO₂、HfO₂(氧化铪)、ZrO₂(氧化锆)、Hf_0.5Zr_0.5O₂(氧化铪锆)中的至少一种；掺杂剂可以为碳C、硅Si、镁Mg、铝Al、钇Y、氮N、锗Ge、锡Sn、锶Sr、铅Pb、钙Ca、钡Ba、钛Ti、锆Zr、钆Gd、镧La中的至少一种。掺杂剂可以帮助稳定铁电层的铁电性。

在一个实施例中，第一栅极150和第二栅极151的材料为多晶硅、多晶硅硅化物、金属钨、TaN、TiN、金属氮化物中的至少一种。

在一个实施例中，电极层134的材料包括TiN、TaN、AlTiN中的至少一种，例如可以是AlTiN和TaN的复合层。

在一个实施例中，鳍体710可以掺杂也可以不掺杂，鳍体710的厚度可以非常薄(5-15nm)，该情况下鳍体710的材料可以为不掺杂的硅，并且这种鳍体710也可以形成耗尽区(fully depleted fin Si)结构，能够保证单侧铁电场效应管存储单元仅需要较小的反转电压，因为耗尽(depleted)区域的电压降最小。

图2是一实施例中铁电场效应管存储器的结构的俯视图，包括：鳍体230、第一栅极250、第二栅极251、源极240、漏极260、第二绝缘层255。第一栅极250和第二栅极251位于鳍体230在图2中横向的相对两侧，即第一侧和第二侧。源极240和漏极260位于鳍体230在图2中纵向的两端，即第一端和第二端。第二绝缘层255位于鳍体230顶部，第一栅极250和第二栅极251之间。通过第二绝缘层255实现对栅极250和251进行隔离。

本申请相应提供一种铁电场效应管存储器的制造方法，用于制造上述任一实施例所述的铁电场效应管存储器。图3是一实施例中铁电场效应管存储器的制造方法的流程图，包括：

S110，获取基底。

基底包括衬底和衬底上的第一绝缘层。

在一个实施例中，衬底为半导体衬底，其材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。

在一个实施例中，第一绝缘层的材料可以为硅的氧化物(例如二氧化硅)或硅的氮化物(例如氮化硅)。

S120，在第一绝缘层上形成鳍体和第二绝缘层。

图4是步骤S120完成后器件的结构示意图，由下到上为衬底410、第一绝缘层420、鳍体710、第二绝缘层610。鳍体710的材料为半导体，即鳍体710是通过刻蚀一半导体层形成。鳍体710在铁电场效应管存储器的水平方向上具有相对的第一侧和第二侧以及相对的第一端和第二端，鳍体710露出第一端和第二端。在一个实施例中，可以在SOI(SOI全称为Silicon-On-Insulator，即绝缘衬底上的硅)上形成第二绝缘层610从而得到图4所示结构。第二绝缘层610可以采用沉积工艺，并选择性地刻蚀部分的第二绝缘层610，剩余的第二绝缘层610作为绝缘帽盖层。在另一实施例中，可以使用侧壁转移(sidewall transfer，SWT)工艺，具体方式不赘述。第二绝缘层610刻蚀完成后继续向下对半导体层进行刻蚀，形成鳍体710。本实施例中通过使用光掩膜板对半导体层进行两次刻蚀而形成鳍体710。

在一个实施例中，形成鳍体710还包括退火的步骤。退火在氢气和氮气的混合气体环境中进行，退火的温度为800～1000摄氏度。

在图4所示实施例中，鳍体710作为FinFET的有源区，后续步骤中将用于形成源极、沟道和漏极。具体地，鳍体710为长方体形状，分为两端和中间区域，两端后续用于形成源极和漏极，中间区域作为沟道区。第二绝缘层610覆盖于中间区域上，将鳍体710的第一端和第二端露出。

S130，形成位于第一侧的第一介质层和位于第二侧的第二介质层。

图5是步骤S130完成后器件的结构示意图。在一个实施例中，第一介质层811和第二介质层812的材料可以为硅的氧化物(例如二氧化硅)或硅的氮化物(例如氮化硅)或硅的氮氧化物(例如氮氧化硅)。

在一个实施例中，步骤S130具体包括：

1、通过蒸汽原位生成(situ stream-generated，ISSG)工艺或者是快速热处理(RTO)工艺，形成基础氧化层，工艺温度范围为700～900℃，形成的基础氧化层的厚度为0.1nm～3nm。

2、在氮气环境中对晶圆进行去耦等离子氮处理(decoupled plasmanitridation，DPN)。

3、对晶圆进行后退火处理，形成第一介质层812和第二介质层811作为栅氧层。

S140，在第二介质层的与鳍体相背的一侧形成铁电层。

在一个实施例中，采用原子层沉积(ALD)工艺形成包围第一介质层812和第二介质层811的铁电层813。在一个实施例中，铁电层813的材料包括主体材料和掺杂剂，其中主体材料可以为HfZrO₂、HfO₂(氧化铪)、ZrO₂(氧化锆)、Hf_0.5Zr_0.5O₂(氧化铪锆)中的至少一种；掺杂剂可以为碳C、硅Si、镁Mg、铝Al、钇Y、氮N、锗Ge、锡Sn、锶Sr、铅Pb、钙Ca、钡Ba、钛Ti、锆Zr、钆Gd、镧La中的至少一种。掺杂剂可以帮助稳定铁电层的铁电性。

在一个实施例中，步骤S140还包括在铁电层813的与鳍体710相背的一侧形成电极层815。

在一个实施例中，电极层815的材料包括TiN、TaN、AlTiN中的至少一种，例如可以是AlTiN和TaN的复合层。

在图6所示的实施例中，先在所述第一侧和第二侧均形成铁电层813，然后形成包围铁电层813的电极层815(第一侧和第二侧均形成电极层815)。再通过刻蚀除去第二侧的电极层815和铁电层813，如图7所示。在一个实施例中，刻蚀可以采用小角度的反应离子刻蚀(reactive ion etching，RIE)方法。

在一个实施例中，刻蚀除去第二侧的电极层815和铁电层813的步骤之前，还包括对第一侧和第二侧的铁电层813和电极层815进行离子注入以消除界面缺陷的步骤。在一个实施例中，该离子注入可以是低能量的Al离子注入；在其他实施例中，该离子注入可以包括Al、B、Mg、Ru、Ga中的至少一种离子。

S150，形成第一栅极和第二栅极。

第一栅极1031形成于第一介质层812的与鳍体710相背的一侧，第二栅极1030形成于铁电层813的与鳍体710相背的一侧。在图8和图9所示的实施例中，先在鳍体710上沉积多晶硅层910，使其覆盖鳍体710；然后通过化学机械抛光(CMP)平坦化多晶硅层910，第二绝缘层610作为抛光阻挡层。化学机械抛光平坦化后，多晶硅层910具有上表面1020。位于鳍体710上的第二绝缘层610将多晶硅层910隔离为两个部分，再通过选择性地刻蚀多晶硅层910，形成第一栅极1031和第二栅极1030。刻蚀多晶硅层910的过程包括：在多晶硅表面1020上沉积一层硬掩膜层，并将所述硬掩膜层进行图案化，所述硬掩膜层为介质层，例如二氧化硅、氮化硅；然后对多晶硅层910进行刻蚀，仅保留位于第一介质层812侧面和第二介质层811侧面上的多晶硅作为第一栅极1031/第二栅极1030，最后移除所述硬掩膜层。在一个实施例中，刻蚀可以采用反应离子刻蚀(reactive ion etching，RIE)方法。

S160，对鳍体进行掺杂，在第一端形成源极、第二端形成漏极。

图10是一实施例中步骤S150完成后铁电场效应管存储器的结构的俯视图，其沿AA'的剖面可以为图9所示结构，沿BB'的剖面可以为图11所示结构。在一个实施例中，步骤S160之前还包括在第一栅极1031外侧和第二栅极1031外侧形成侧墙(spacer)的步骤；进一步的，侧墙1210还形成于鳍体710的第一端和第二端，以及绝缘层610的两端，如图12所示。在一个实施例中，侧墙1210为ONO结构，即氧化层-氮化层-氧化层。在一个实施例中，侧墙1210形成的方法为：首先通过高温氧化(HTO)形成第一氧化物层；然后进行栅极氮化形成氮化物层；接着通过高温氧化(HTO)形成第二氧化物层；最后通过反应离子刻蚀(RIE)形成侧墙1210。

在一个实施例中，步骤S160是形成侧墙1210后，在鳍体710未被第二绝缘层610覆盖的两端进行离子注入，以形成源极1310与漏极1320，如图13所示。在一个实施例中，铁电场效应管存储器为N沟道的FinFET，源极1310与漏极1320注入的掺杂离子为N型离子，例如为砷离子，砷离子的注入剂量为1×10¹⁵/cm²～5×10¹⁵/cm²，注入离子能量不小于1.0Kev，注入的角度可以为1°到30°。在另一个实施例中，铁电场效应管存储器为P沟道的FinFET，源极1310与漏极1320注入的掺杂离子为P型离子，例如硼离子，硼离子的注入剂量为1×10¹⁵/cm²～5×10¹⁵/cm²，注入离子能量不小于1.0Kev，注入的角度可以为1°到30°。离子注入后还可以在温度范围为1000～1100℃范围内进行尖峰退火。

参见图14，在图14所示的实施例中，步骤S160之后还包括在源极1310上形成源极抬高部1410、在漏极1320上形成漏极抬高部1420的步骤。该步骤能够增加源漏之间导电沟道的有效长度。在一个实施例中，源极抬高部1410和漏极抬高部1420的材料为SiGe；SiGe比硅材料有更高的载流子迁移率，在其他实施例中，也可以使用其他半导体材料作为源极抬高部1410和漏极抬高部1420，例如硅材料(外延硅层)。

在一个实施例中，形成源极抬高部1410和漏极抬高部1420的方法为：在含有SiH₂Cl₂、HCl,GeH₄气体环境中，在源极1310和漏极1320上进行外延生长，形成SiGe层。外延生长的环境温度范围为700～800℃，生长的SiGe层的厚度为100～500nm，其中Ge所占的比例为10～30％，进一步的，生长SiGe层后还包括对所述SiGe层内进行离子注入的步骤，注入后得到源极抬高部1410和漏极抬高部1420。在一个实施例中，离子注入的离子为硼，注入的硼的浓度为1×10²⁰/cm^-3～5×10²⁰/cm^-3。

形成源极抬高部1410和漏极抬高部1420之后还进行相关的后端工艺，参见图15。包括：形成层间介质层1500、互连结构1510和互连结构1520。在图15所示的实施例中，互连结构1510和互连结构1520为钨栓塞，用于将源极抬高部1410和漏极抬高部1420引出并连接至后续的互连结构。

本申请相应提供一种铁电场效应管存储器的操作方法，应用于上述任一铁电场效应管存储器的读取操作/写入操作。图16是一实施例中读取操作的流程图，参照图16和图17，读取操作包括：

S210，第二栅极施加读取电压，第一栅极浮空，源极和漏极之间施加第一电压。

图17是图1所示结构在一实施例中进行读取操作时的加电示意图，在对铁电场效应管存储器进行读取操作时，第二栅极151施加读取电压Vread，第一栅极150浮空(Floating)，源极140和漏极160之间施加第一电压。施加第一电压的目的是在源极140和漏极160之间产生一电流，铁电场效应管存储器在处于擦除态(即存储的信息为“0”)时该电流的大小会与编程态(即存储的信息为“1”)时不同，后续根据该电流的大小判别铁电场效应管存储器处于擦除态还是编程态。因此对第一电压的取值不进行限定，只要能产生合适的该电流即可。在一个实施例中，读取电压Vread可以为0。在图18所示的实施例中，漏极160接地，源极140施加源极电压Vd。

S220，检测源极和漏极之间的电流大小。

S230，判断该电流是否大于预设电流值，若是，则判定铁电存储器处于擦除态；否则判定铁电存储器处于编程态。

写入操作可以是擦除(即写0)操作或编程(即写1)操作，本实施例中采用栅极到栅极(即第一栅极150到第二栅极151或第二栅极151到第一栅极150)进行写入操作。图18是图1所示结构在一实施例中进行擦除操作时的加电示意图。在对铁电场效应管存储器进行擦除操作时，向第二栅极151施加第二电压、第一栅极150施加第三电压，源极140和漏极160浮空。其中，第二电压与第三电压的差值不小于擦除操作所需的阈值电压，或不小于铁电层133的矫顽场电压。在图18所示实施例中，第一栅极150接地(V＝G)，第二电压为Vdd。

图19是图1所示结构在一实施例中进行编程操作时的加电示意图。在对铁电场效应管存储器进行编程操作时，向第二栅极151施加第五电压、第一栅极150施加第四电压，源极140和漏极160浮空。其中，第四电压与第五电压的差值不小于编程操作所需的阈值电压，或不小于铁电层133的矫顽场电压。在图19所示实施例中，第二栅极151接地(V＝G)，第四电压为Vdd。

本申请将铁电场效应管的读写单元分开：其读取操作单元是通常的MFMIS结构，而其写入操作单元是MFMISIM结构。前者的读操作电压施加在第二栅极与源极与漏极之间，而后者其写操作电压施加在第一栅极和第二栅极之间，从而减少通过沟道由半导体与铁电层界面注入铁电层的电子。

本申请相应提供一种铁电场效应管存储器的读写电路，包括前述任一实施例所述的铁电场效应管存储器，还包括字线对、位线对、第一开关单元及第二开关单元，所述字线对包括第一字线和第二字线，所述位线对包括第一位线和第二位线；至少一所述铁电场效应管存储器的第二栅极连接所述第一字线、第一栅极连接所述第二字线、漏极连接所述第一位线、源极连接所述第二位线；所述第一开关单元连接所述第一位线，用于在关闭时使控制所述第一位线断路、打开时控制所述第一位线导通；所述第二开关单元连接所述第一位线和第二位线，用于在打开时使所述第一位线和第二位线短路。

参照图20，在一个实施例中，多个铁电场效应管存储器排列形成矩阵，每个铁电场效应管存储器(即FinFET单元)连接两条字线(即WLka和WLkb，k＝1,2,3,…,m)，和两条位线(即BLi和BLib，i＝1,2,3,…,n)。其中字线WLka连接所述第二栅极，字线WLkb连接所述第一栅极。位线BLi连接漏极，位线BLib连接源极。同时对于每对位线对BLi和BLib，使用顶部晶体管M1和底部晶体管M2进行通行控制。在写入操作过程中，将顶部晶体管M1截止，同时底部晶体管M2导通，所述源极和所述漏极短路并浮空。在读取操作过程中，将底部晶体管M2截止，同时顶部晶体管M1导通，所述源极和漏极之间有电压差。

应当理解的是，虽然图3和图16的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图3和图16中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种铁电场效应管存储器，其特征在于，包括：

衬底；

第一绝缘层，设于所述衬底上；

鳍体，设于所述第一绝缘层上，材料为半导体并作为沟道区，所述鳍体在所述铁电场效应管存储器的水平方向上具有相对的第一侧和第二侧以及相对的第一端和第二端；

第一栅，设于所述第一侧，包括第一栅极和设于所述第一栅极和鳍体之间的第一介质层；

第二栅，设于所述第二侧，包括第二栅极、铁电层及第二介质层，所述铁电层和第二介质层设于所述第二栅极和所述鳍体之间，所述铁电层设于所述第二栅极和所述第二介质层之间；

源极，设于所述第一端并与所述鳍体连接；

漏极，设于所述第二端并与所述鳍体连接；

其中，所述第一栅、鳍体、源极、漏极作为鳍体场效应管，所述第二栅、鳍体、源极、漏极作为鳍体铁电场效应管。

2.根据权利要求1所述的铁电场效应管存储器，其特征在于，所述第二栅还包括设于所述第二栅极和所述铁电层之间的电极层。

3.根据权利要求1所述的铁电场效应管存储器，其特征在于，还包括设于所述鳍体顶部的第二绝缘层。

4.一种铁电场效应管存储器的制造方法，包括：

获取基底，所述基底包括衬底和衬底上的第一绝缘层；

在所述第一绝缘层上形成鳍体和第二绝缘层；所述第二绝缘层形成于所述鳍体上，所述鳍体的材料为半导体，所述鳍体在所述铁电场效应管存储器的水平方向上具有相对的第一侧和第二侧以及相对的第一端和第二端，所述第二绝缘层露出鳍体的第一端和第二端；

形成位于所述第一侧的第一介质层和位于所述第二侧的第二介质层；

在所述第二介质层的与所述鳍体相背的一侧形成铁电层；

形成第一栅极和第二栅极，所述第一栅极形成于所述第一介质层的与所述鳍体相背的一侧，所述第二栅极形成于所述铁电层的与所述鳍体相背的一侧；

对所述鳍体进行掺杂，在所述第一端形成源极、所述第二端形成漏极。

5.根据权利要求4所述的铁电场效应管存储器的制造方法，其特征在于，所述在所述第二介质层的与所述鳍体相背的一侧形成铁电层的步骤之后、所述形成第一栅极和第二栅极的步骤之前，还包括在所述铁电层的与所述鳍体相背的一侧形成电极层的步骤。

6.根据权利要求5所述的铁电场效应管存储器的制造方法，其特征在于，所述在所述铁电层的与所述鳍体相背的一侧形成电极层的步骤之后、所述形成第一栅极和第二栅极的步骤之前，还包括对所述铁电层和电极层进行离子注入以消除界面缺陷的步骤。

7.根据权利要求5所述的铁电场效应管存储器的制造方法，其特征在于，所述第一栅极和第二栅极为多晶硅栅极，所述电极层的材料包括TiN、TaN、AlTiN中的至少一种。

8.根据权利要求4所述的铁电场效应管存储器的制造方法，其特征在于，还包括在所述第一栅极外侧和第二栅极外侧形成侧墙的步骤。

9.根据权利要求4所述的铁电场效应管存储器的制造方法，其特征在于，还包括在所述源极上形成源极抬高部、在所述漏极上形成漏极抬高部的步骤。

10.一种根据权利要求1-3中任一项所述的铁电场效应管存储器的操作方法，其特征在于，所述操作包括读取操作或写入操作；

所述读取操作包括：

向所述第二栅极施加读取电压，所述第一栅极浮空，在所述源极和漏极之间施加第一电压；

检测所述源极和漏极之间的电流大小，若所述电流大于预设电流值，则判定所述铁电存储器处于擦除态；若所述电流小于预设电流值，则判定所述铁电存储器处于编程态；

所述写入操作包括擦除操作或编程操作，所述擦除操作包括向所述第二栅极施加第二电压、所述第一栅极施加第三电压，所述源极和漏极浮空，所述第二电压与第三电压的差值不小于擦除操作的阈值电压或不小于所述铁电层的矫顽场电压；所述编程操作包括向所述第一栅极施加第四电压、所述第二栅极施加第五电压，所述源极和漏极浮空，所述第四电压与第五电压的差值不小于编程操作的阈值电压或不小于所述铁电层的矫顽场电压。

11.一种铁电场效应管存储器的读写电路，其特征在于，包括至少一个根据权利要求1-3中任一项所述的铁电场效应管存储器，还包括字线对、位线对、第一开关单元及第二开关单元，所述字线对包括第一字线和第二字线，所述位线对包括第一位线和第二位线；至少一所述铁电场效应管存储器的第二栅极连接所述第一字线、第一栅极连接所述第二字线、漏极连接所述第一位线、源极连接所述第二位线；所述第一开关单元连接所述第一位线，用于在关闭时使控制所述第一位线断路、打开时控制所述第一位线导通；所述第二开关单元连接所述第一位线和第二位线，用于在打开时使所述第一位线和第二位线短路。

Images