CN114584784A - 视频编码系统、硬件加速装置及硬件加速方法 - Google Patents
视频编码系统、硬件加速装置及硬件加速方法 Download PDFInfo
- Publication number
- CN114584784A CN114584784A CN202210211081.4A CN202210211081A CN114584784A CN 114584784 A CN114584784 A CN 114584784A CN 202210211081 A CN202210211081 A CN 202210211081A CN 114584784 A CN114584784 A CN 114584784A
- Authority
- CN
- China
- Prior art keywords
- writing
- counting
- pixels
- image storage
- storage module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001133 acceleration Effects 0.000 title claims abstract description 102
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000003860 storage Methods 0.000 claims abstract description 198
- 238000012544 monitoring process Methods 0.000 claims description 53
- 230000003993 interaction Effects 0.000 claims description 46
- 230000002452 interceptive effect Effects 0.000 abstract description 18
- 230000005540 biological transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 238000012432 intermediate storage Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
Abstract
本说明书实施例提供视频编码系统、硬件加速装置及硬件加速方法，其中视频编码系统包括：图像信号处理器、图像存储模块、硬件加速装置和视频编码模块；图像存储模块，被配置为接收并写入图像信号处理器发送的像素；硬件加速装置，被配置为监测写入图像存储模块的像素并进行写计数，获得写计数结果；接收视频编码模块发送的编码请求，根据写计数结果，确定图像存储模块中当前像素数目是否满足编码数目，若满足，则向视频编码模块发送读取信号；视频编码模块，被配置为接收到读取信号的情况下，从图像存储模块读取编码数目的像素进行编码。如此，极大的降低了图像信号处理器与视频编码模块之间的交互延时，极大提高了视频编码的编码效率。
Description
技术领域
本说明书实施例涉及视频处理技术领域，特别涉及一种视频编码系统。本说明书一个或者多个实施例同时涉及一种硬件加速装置，一种硬件加速方法。
背景技术
随着计算机和互联网技术的快速发展，各种视频层出不穷，相应带来了视频编码的问题。现有技术中，图像信号处理器可以将获取到的视频内容传输给图像存储模块，等图像信号处理器向图像存储模块输出了一帧完整数据后，可以向主控单元发送中断消息，主控单元收到图像信号处理器发送的中断消息时，可以告知视频编码模块从图像存储模块读取视频数据进行编码，视频编码效率较低。
发明内容
有鉴于此，本说明书实施例提供了一种视频编码系统。本说明书一个或者多个实施例同时涉及一种硬件加速装置，一种硬件加速方法，以解决现有技术中存在的技术缺陷。
根据本说明书实施例的第一方面，提供了一种视频编码系统，包括：图像信号处理器、图像存储模块、硬件加速装置和视频编码模块；
图像存储模块，被配置为接收并写入图像信号处理器发送的像素；
硬件加速装置，被配置为监测写入图像存储模块的像素并进行写计数，获得写计数结果；接收视频编码模块发送的编码请求，根据写计数结果，确定图像存储模块中当前像素数目是否满足编码数目，若满足，则向视频编码模块发送读取信号；
视频编码模块，被配置为接收到读取信号的情况下，从图像存储模块读取编码数目的像素进行编码。
可选地，硬件加速装置包括监测单元、写计数单元和控制单元；
监测单元，被配置为监测图像存储模块的写入操作，监测到图像存储模块写入像素的情况下，向写计数单元发送写计数信号，其中，写计数信号中携带写入像素数目；
写计数单元，被配置为接收到写计数信号的情况下，控制写计数器增加写入像素数目，并将写计数器的写计数结果发送给控制单元；
控制单元，被配置为接收视频编码模块发送的编码请求，根据写计数结果，确定图像存储模块中当前像素数目是否满足编码数目，若满足，则向视频编码模块发送读取信号。
可选地，硬件加速装置包括至少两个写计数单元；
监测单元，进一步被配置为接收第一切换信号，向第一切换信号指示的写计数单元发送写计数信号。
可选地，硬件加速装置还包括读计数单元；
控制单元，被配置为监测视频编码模块的读取操作，监测到视频编码模块从图像存储模块读取像素的情况下，向读计数单元发送读计数信号，其中，读计数信号中携带读取像素数目；
读计数单元，被配置为接收到读计数信号的情况下，控制读计数器增加读取像素数目，并将读计数器的读计数结果发送给控制单元；
控制单元，进一步被配置为接收视频编码模块发送的编码请求，根据写计数结果和读计数结果，确定图像存储模块中当前像素数目是否满足编码数目，若满足，则向视频编码模块发送读取信号。
可选地，硬件加速装置包括至少两个读计数单元；
控制单元，进一步被配置为接收当前读计数单元返回的第二切换信号，向第二切换信号指示的读计数单元发送读计数信号。
可选地，控制单元，进一步被配置为：
根据所写计数结果和读计数结果，确定图像存储模块中当前新写入的像素数目是否满足下一轮编码的编码数目。
可选地，图像信号处理器，进一步被配置为：
获取待编码视频内容，并将待编码视频内容的视频帧逐像素发送给图像存储模块。
可选地，硬件加速装置还包括设置单元；
设置单元，被配置为预先设置硬件加速装置的编码参数，编码参数包括编码数目、编码大小和编码起始点。
根据本说明书实施例的第二方面，提供了一种针对图像信号处理器和视频编码模块交互的硬件加速装置，包括：监测单元、写计数单元和控制单元；
监测单元，被配置为监测图像信号处理器向图像存储模块的写入操作，监测到图像存储模块写入像素的情况下，向写计数单元发送写计数信号，其中，写计数信号中携带写入像素数目；
写计数单元，被配置为接收到写计数信号的情况下，控制写计数器增加写入像素数目，并将写计数器的写计数结果发送给控制单元；
控制单元，被配置为接收视频编码模块发送的编码请求，根据写计数结果，确定图像存储模块中当前像素数目是否满足编码数目，若满足，则向视频编码模块发送读取信号。
可选地，硬件加速装置包括至少两个写计数单元；
监测单元，进一步被配置为接收第一切换信号，向第一切换信号指示的写计数单元发送写计数信号。
可选地，硬件加速装置还包括读计数单元；
控制单元，被配置为监测视频编码模块的读取操作，监测到视频编码模块从图像存储模块读取像素的情况下，向读计数单元发送读计数信号，其中，读计数信号中携带读取像素数目；
读计数单元，被配置为接收到读计数信号的情况下，控制读计数器增加读取像素数目，并将读计数器的读计数结果发送给控制单元；
控制单元，进一步被配置为接收视频编码模块发送的编码请求，根据写计数结果和读计数结果，确定图像存储模块中当前像素数目是否满足编码数目，若满足，则向视频编码模块发送读取信号。
可选地，硬件加速装置包括至少两个读计数单元；
控制单元，进一步被配置为接收当前读计数单元返回的第二切换信号，向第二切换信号指示的读计数单元发送读计数信号。
可选地，控制单元，进一步被配置为：
根据所写计数结果和读计数结果，确定图像存储模块中当前新写入的像素数目是否满足下一轮编码的编码数目。
根据本说明书实施例的第三方面，提供了一种针对图像信号处理器和视频编码模块交互的硬件加速方法，应用于硬件加速装置，硬件加速装置包括：监测单元、写计数单元和控制单元，方法包括：
监测单元，监测图像信号处理器向图像存储模块的写入操作，监测到图像存储模块写入像素的情况下，向写计数单元发送写计数信号，其中，写计数信号中携带写入像素数目；
写计数单元，接收到写计数信号的情况下，控制写计数器增加写入像素数目，并将写计数器的写计数结果发送给控制单元；
控制单元，接收视频编码模块发送的编码请求，根据写计数结果，确定图像存储模块中当前像素数目是否满足编码数目，若满足，则向视频编码模块发送读取信号，其中，读取信号用于指示视频编码模块从图像存储模块读取编码数目的像素进行编码。
本说明书一个实施例提供了一种视频编码系统，包括：图像信号处理器、图像存储模块、硬件加速装置和视频编码模块；图像存储模块，被配置为接收并写入图像信号处理器发送的像素；硬件加速装置，被配置为监测写入图像存储模块的像素并进行写计数，获得写计数结果；接收视频编码模块发送的编码请求，根据写计数结果，确定图像存储模块中当前像素数目是否满足编码数目，若满足，则向视频编码模块发送读取信号；视频编码模块，被配置为接收到读取信号的情况下，从图像存储模块读取编码数目的像素进行编码。这种情况下，在视频编码模块提出编码请求时，只要图像信号处理器向图像存储模块中写入的像素数目达到视频编码模块的编码需求时，视频编码模块就能立即收到读取信号去图像存储模块中提取像素数据进行编码，无需等待图像信号处理器将整帧视频数据传输至图像存储模块再开始编码，极大的降低了图像信号处理器与视频编码模块之间的交互延时，提高了交互的实时性，极大提高了视频编码的编码效率。另外，通过本说明书实施例提供的视频编码系统，图像信号处理器与视频编码模块之间的交互可靠性更高。
附图说明
图1是本说明书一个实施例提供的一种视频编码系统的结构框图；
图2是本说明书一个实施例提供的另一种视频编码系统的结构框图；
图3是本说明书一个实施例提供的一种针对图像信号处理器和视频编码模块交互的硬件加速装置的结构框图；
图4是本说明书一个实施例提供的一种针对图像信号处理器和视频编码模块交互的硬件加速方法的流程图；
图5是本说明书一个实施例提供的另一种针对图像信号处理器和视频编码模块交互的硬件加速方法的流程图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本说明书。但是本说明书能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本说明书内涵的情况下做类似推广，因此本说明书不受下面公开的具体实施的限制。
在本说明书一个或多个实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本说明书一个或多个实施例。在本说明书一个或多个实施例和所附权利要求书中所使用的单数形式的“一种”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本说明书一个或多个实施例中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本说明书一个或多个实施例中可能采用术语第一、第二等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本说明书一个或多个实施例范围的情况下，第一也可以被称为第二，类似地，第二也可以被称为第一。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
首先，对本说明书一个或多个实施例涉及的名词术语进行解释。
ISP:Image Signal Processor，图像信号处理器，在相机成像的整个环节中，它负责接收感光元件(Sensor)的原始信号数据，可以理解为整个相机拍照、录像的第一步处理流程，对图像质量起着非常重要的作用，也即，图像信号处理，主要用来对前端图像传感器输出信号处理的单元。
VENC：Video Encoder，视频编码器。
需要说明的是，在会议、无线VR等的应用场景中，对实时性的要求很高，ISP与VENC之间的低延时交互，就是提高实时性的有效方式之一。目前业内针对ISP与VENC的交互一般均采用软件控制的方式，这种方式对操作系统的实时性有较高的要求，并且软件控制的方式效率比较低，需要等ISP输出了一帧数据后，CPU收到ISP的中断才告知VENC去取数据。
示例的，假设编码速度为4K60fps，如果采取软件控制ISP与VENC之间的交互的话，那么VENC需要等待(1/60)*1000＝16.67ms才开始编码。
因而，为了提高ISP与VENC之间的交互实时性，本说明书实施例提供了一种针对ISP和VENC交互的硬件加速器，该硬件加速器采用乒乓计数的结构，实现ISP与VENC的交互控制，从而降低交互延时，显著提高交互的效率，可部署到FPGA(Field-Programmable GateArray，现场可编程门阵列)和ASIC(Application Specific Integrated Circuit，集成电路界)等硬件实现平台中。
在本说明书中，提供了一种视频编码系统，本说明书同时涉及一种硬件加速装置，一种硬件加速方法，在下面的实施例中逐一进行详细说明。
图1示出了根据本说明书一个实施例提供的一种视频编码系统的结构框图，如图1所示，视频编码系统包括：图像信号处理器102、图像存储模块104、硬件加速装置106和视频编码模块108；
图像存储模块104，被配置为接收并写入图像信号处理器发送的像素；
硬件加速装置106，被配置为监测写入图像存储模块的像素并进行写计数，获得写计数结果；接收视频编码模块发送的编码请求，根据写计数结果，确定图像存储模块中当前像素数目是否满足编码数目，若满足，则向视频编码模块发送读取信号；
视频编码模块108，被配置为接收到读取信号的情况下，从图像存储模块读取编码数目的像素进行编码。
需要说明的是，图像信号处理器可以将处理过的像素写入图像存储模块。图像存储模块可以暂存图像信号处理器写入的像素，以便后续视频编码模块进行读取。硬件加速装置在接收到视频编码模块发送的编码请求的情况下，通过监测写入图像存储模块的像素情况，从而确定写入图像存储模块的像素是否满足视频编码模块所需的编码数目，若满足，则说明图像信号处理器向图像存储模块写入的像素数目，已经满足视频编码模块编码一次的需求，因而此时硬件加速装置可以向视频编码模块发送读取信号，以使视频编码模块从图像存储模块读取相应的编码数目的像素进行一次编码。
实际应用中，硬件加速装置监测写入图像存储模块的像素并进行写计数，获得写计数结果时，写计数可以包括两种计数，分别为写像素个数计数和写像素行数计数。具体的，图像信号处理器可以逐个像素向图像存储模块写入，硬件加速装置监测到图像信号处理器向图像存储模块写入多少个像素，则控制写像素个数计数增加相应数值，每当写像素个数计数满足行像素个数时，写像素行数计数加1，将写像素行数计数作为获得的写计数结果，后续可以根据写计数结果，确定写入图像存储模块中的像素行数是否满足视频编码模块的编码所需行数。其中，行像素个数为预先设置的一行像素包括的像素个数，如4K的图像，一行像素包括3840个像素，此时行像素个数为3840，每当写像素个数计数满足3840时，写像素行数计数加1。
另外，图像信号处理器可以通过总线向图像存储模块写入像素，因而硬件加速装置可以监测总线上的数据传输情况，即可监测写入图像存储模块的像素，也即硬件加速装置在总线上监测到一次数据传输，则说明监测到了图像信号处理器向图像存储模块写入了一次像素。
示例的，假设写入的为4K图像，即一行像素包括3840个像素，图像信号处理器每次向图像存储模块写入一个像素，硬件加速装置在总线上监测到一次数据传输，则说明监测到了图像信号处理器向图像存储模块写入了像素，此时可以控制写像素个数计数增加写入像素的数值，每当写像素个数计数满足3840时，写像素行数计数加1，将写像素行数计数作为写计数结果。假设视频编码模块每16行编码一次，即编码数目为16行，此时硬件加速装置可以根据写计数结果，确定图像存储模块中当前写入的像素行数是否满足16行，若满足，则向视频编码模块发送读取信号，视频编码模块可以从图像存储模块中读取16行像素进行一次编码。
需要说明的是，假设编码速度为4K60fps(4K：3840*2160，4K60fps：每秒传输60帧4K质量的视频帧)，视频编码模块16行就能进行一次编码，假设图像信号处理器一直持续不断地通过总线输出像素到图像存储模块，那么视频编码模块只需要等待(1/60)*(16/2160)*1000＝0.12ms就可以开始编码；如果采取软件控制图像信号处理器与视频编码模块之间的交互，那么视频编码模块需要等待(1/60)*1000＝16.67ms才开始编码，由此可见基于硬件加速装置的图像信号处理器与视频编码模块交互的延时是软件控制图像信号处理器与视频编码模块交互延时的0.7％。
本说明书实施例中，在视频编码模块提出编码请求时，只要图像信号处理器向图像存储模块中写入的像素数目达到视频编码模块的编码需求时，视频编码模块就能立即收到读取信号去图像存储模块中提取像素数据进行编码，无需等待图像信号处理器将整帧视频数据传输至图像存储模块再开始编码，极大的降低了图像信号处理器与视频编码模块之间的交互延时，提高了交互的实时性，极大提高了视频编码的编码效率。
本实施例一个可选的实施方式中，图2示出了根据本说明书一个实施例提供的另一种视频编码系统的结构框图，如图2所示，硬件加速装置106包括监测单元1061、写计数单元1062和控制单元1063；
监测单元1061，被配置为监测图像存储模块的写入操作，监测到图像存储模块写入像素的情况下，向写计数单元发送写计数信号，其中，写计数信号中携带写入像素数目；
写计数单元1062，被配置为接收到写计数信号的情况下，控制写计数器增加写入像素数目，并将写计数器的写计数结果发送给控制单元；
控制单元1063，被配置为接收视频编码模块发送的编码请求，根据写计数结果，确定图像存储模块中当前像素数目是否满足编码数目，若满足，则向视频编码模块发送读取信号。
需要说明的是，监测单元可以监测总线上的数据传输情况，从而监测写入图像存储模块的像素，监测单元在监测到图像存储模块写入像素的情况下，可以向写计数单元发送写计数信号，该写计数信号中可以携带写入像素数目，以使写计数单元进行计数。其中，写计数信号中携带的写入像素数目可以写入像素个数，如图像信号处理器每次向图像存储模块写入一个像素，此时写计数信号中携带的写入像素数目为1。
另外，写计数结果可以是写像素行数计数，因而当前像素数目可以为当前图像信号处理器向图像存储模块写入的像素行数，编码数目为视频编码模块进行一次编码所需的像素行数，硬件加速装置可以根据写计数结果，确定写入图像存储模块中的像素行数是否满足视频编码模块的编码所需行数，从而确定是否向视频编码模块发送读取信号。
沿用上例，监测单元可以监测写入图像存储模块的像素个数，并通知写计数单元进行写计数，获得写计数结果，同步给控制单元，控制单元接收到视频编码模块发送的编码请求时，可以根据写计数结果，确定图像存储模块中当前写入的像素行数是否满足16行，若满足，则向视频编码模块发送读取信号，视频编码模块可以从图像存储模块中读取16行像素进行一次编码。
本说明书实施例中，在视频编码模块提出编码请求时，只要图像信号处理器向图像存储模块中写入的像素数目达到视频编码模块的编码需求时，视频编码模块就能立即收到读取信号去图像存储模块中提取像素数据进行编码，无需等待图像信号处理器将整帧视频数据传输至图像存储模块再开始编码，极大的降低了图像信号处理器与视频编码模块之间的交互延时，提高了交互的实时性，极大提高了视频编码的编码效率。
本实施例一个可选的实施方式中，硬件加速装置106包括至少两个写计数单元1062；
监测单元1061，进一步被配置为接收第一切换信号，向第一切换信号指示的写计数单元发送写计数信号。
需要说明的是，在对写入图像存储模块的像素进行计数时，可以采取乒乓计数的方式，也即硬件加速装置可以包括至少两个写计数单元，各个写计数单元轮流计数。如图2所示，本说明书实施例中以硬件加速装置包括2个写计数单元为例进行说明。
一种可能的实现方式中，一个写计数单元可以对一帧视频帧的像素进行计数，也即是，图像信号处理器将一帧视频帧的全部像素写入硬件加速装置后，可以触发该第一切换信号，监测单元接收该第一切换信号后，切换至另一写计数单元对写入中间存储模块的下一视频帧的像素继续计数。
实际应用中，监测单元接收到切换信号时可以控制切换写计数单元，从当前计数的写计数单元切换至另一写计数单元进行计数，从而保证切换视频帧时计数的准确性，降低写计数单元的计数压力，保证计数结果的准确性。
示例的，硬件加速装置包括wr_count_A和wr_count_B两个写计数单元，监测单元监测到图像存储模块写入像素的情况下，向wr_count_A写计数单元发送写计数信号，wr_count_A根据接收到的写计数信号开始计数，即对写入中间存储模块的当前视频帧的像素进行计数；假设监测单元接收到了切换信号，之后若监测单元监测到图像存储模块写入像素的情况下，向wr_count_B写计数单元发送写计数信号，wr_count_B根据接收到的写计数信号重新开始计数，即对写入中间存储模块的下一视频帧的像素重新开始计数。
本说明书实施例中，硬件加速装置包括至少两个写计数单元，通过乒乓计数的方式，实现图像信号处理器和视频编码模块的交互控制，极大的降低了图像信号处理器与视频编码模块之间的交互延时，提高了交互的实时性，极大提高了视频编码的编码效率。
本实施例一个可选的实施方式中，如图2所示，硬件加速装置还包括读计数单元1064；
控制单元1063，被配置为监测视频编码模块的读取操作，监测到视频编码模块从图像存储模块读取像素的情况下，向读计数单元发送读计数信号，其中，读计数信号中携带读取像素数目；
读计数单元1064，被配置为接收到读计数信号的情况下，控制读计数器增加读取像素数目，并将读计数器的读计数结果发送给控制单元；
控制单元1063，进一步被配置为接收视频编码模块发送的编码请求，根据写计数结果和读计数结果，确定图像存储模块中当前像素数目是否满足编码数目，若满足，则向视频编码模块发送读取信号。
需要说明的是，控制单元可以监测视频编码模块的像素读取情况，从而监测视频编码模块的读取操作，控制单元在监测到视频编码模块读取像素的情况下，可以向读计数单元发送读计数信号，该读计数信号中可以携带读取像素数目，以使读计数单元进行计数，记录视频编码单元读取了多少像素。其中，读计数信号中携带的读取像素数目为读取像素行数。
实际应用中，读计数单元接收到读计数信号的情况下，控制读计数器增加读取像素数目时，读取像素数目为读取像素行数，也即读计数器可以监测从当前发读取信号至接收到下一个编码请求之间，视频编码模块读取了多少行像素，因而读计数中只对像素行数进行计数，不对像素个数进行计数，也即读计数结果表示视频编码模块读取的像素行数，读计数单元可以将读计数结果发送给控制单元，控制单元可以结合接收到的读计数结果和写计数结果(即写像素行数计数)，确定写入图像存储模块中的像素行数是否满足视频编码模块的编码所需行数。
本说明书实施例中，读计数单元可以对视频编码模块从图像存储模块中读取的像素数目进行计数，因而控制单元在接收到视频编码模块发送的编码请求时，可以结合写计数结果和读计数结果，共同确定图像存储模块中当前像素数目是否满足编码数目，若满足，则向视频编码模块发送读取信号，避免边读边取时造成混乱，在像素数目不满足下一轮编码需求时错误触发读取信号。
本实施例一个可选的实施方式中，硬件加速装置106包括至少两个读计数单元1064；
控制单元1063，进一步被配置为接收当前读计数单元返回的第二切换信号，向第二切换信号指示的读计数单元发送读计数信号。
需要说明的是，在当前读计数单元计数已满(如，一帧视频帧计数完毕)时，可以向控制单元返回第二切换信号，控制单元接收到第二切换信号后，可以切换至其他读计数单元继续进行读取计数。也就是说，在对视频编码模块读取的像素进行计数时，也可以采取乒乓计数的方式，也即硬件加速装置可以包括至少两个读计数单元，各个读计数单元轮流计数。如图2所示，本说明书实施例中以硬件加速装置包括2个读计数单元为例进行说明。
实际应用中，控制单元接收到第二切换信号时可以控制切换读计数单元，从当前计数的读计数单元切换至另一读计数单元进行计数，从而保证切换视频帧时计数的准确性，降低读计数单元的计数压力，保证计数结果的准确性。
示例的，硬件加速装置包括rd_count_A和rd_count_B两个读计数单元，控制单元监测到视频编码模块读取像素的情况下，向rd_count_A读计数单元发送读计数信号，rd_count_A根据接收到的读计数信号开始计数，假设控制单元接收到了切换信号，之后若控制单元监测到视频编码模块读取像素的情况下，向rd_count_B读计数单元发送读计数信号，rd_count_B根据接收到的读计数信号重新开始计数。
本说明书实施例中，硬件加速装置包括至少两个读计数单元，通过乒乓计数的方式，实现图像信号处理器和视频编码模块的交互控制，极大的降低了图像信号处理器与视频编码模块之间的交互延时，提高了交互的实时性，极大提高了视频编码的编码效率。
本实施例一个可选的实施方式中，控制单元1063，进一步被配置为：
根据写计数结果和读计数结果，确定图像存储模块中当前新写入的像素数目是否满足下一轮编码的编码数目。
需要说明的是，边写边读场景下，读和写的速度不一定完全相同，在确定图像存储模块中当前像素数目满足视频编码模块的一次编码需求时，可以触发向视频编码模块发送读取信号，此时视频编码模块可以从图像存储模块中读取像素，但读取像素的过程中，图像信号处理器还可以继续向图像存储模块写入像素，而图像存储模块中当前已写入的像素有一部分是上一轮编码所需读取、但还未来的及读取的像素，不能算入下一轮编码像素中，因而需要结合写计数结果和读计数结果，确定当前有效像素数目是否满足编码数目，从而确定是否触发下一轮的读取信号。
实际应用中，可以先根据写计数结果和读计数结果，确定图像存储模块中当前已写入的、未读取的像素总数目，然后根据读计数结果，确定当前应该读取、但还未来得及读取的冻结像素数目，像素总数目减去冻结像素数目获得当前有效像素数目，确定当前有效像素数目是否满足编码数目，若满足，则向视频编码模块发送读取信号。
示例的，视频编码模块每16行编码一次，假设写计数结果为16，此时确定图像存储模块中当前像素数目满足编码数目，向视频编码模块发送读取信号，视频编码模块从图像存储模块读取了5行像素，即此时读计数为5。假设在视频编码模块读取像素时，图像信号处理器又向图像存储模块写入了6行像素，即此时写计数为22行，由于已经读取了5行，此时图像存储模块中当前已写入的、未读取的像素总数目为17行，根据读计数结果，确定当前应该读取、但还未来得及读取的冻结像素数目为11行，因而此时当前有效像素数目6行，不满足编码数目，以此类推，直至确定出当前有效像素数目为16行时，向视频编码模块发送读取信号。
本实施例一个可选的实施方式中，图像信号处理器102，进一步被配置为：
获取待编码视频内容，并将待编码视频内容的视频帧逐像素发送给图像存储模块。
需要说明的是，图像信号处理器可以将处理过的像素逐个写入图像存储模块，也即将待编码视频内容的视频帧逐像素发送给图像存储模块。另外，待编码视频内容的像素逐个写入图像存储模块，但图像信号处理器通过总线向图像存储模块传输像素时，可以是突发传输。
本实施例一个可选的实施方式中，硬件加速装置106还包括设置单元1065；
设置单元1065，被配置为预先设置硬件加速装置的编码参数，编码参数包括编码数目、编码大小和编码起始点。
需要说明的是，设置单元可以预先设置硬件加速装置的各种编码参数，如每次编码的编码数目(即编码一次所需的像素行数，也即编码行数)，编码大小，编码起始点，图像大小，图像信号处理器每次向图像存储模块写入像素的像素个数等，在配置编码参数时可以对相应的寄存器进行配置。
本说明书一个实施例提供了一种视频编码系统，包括：图像信号处理器、图像存储模块、硬件加速装置和视频编码模块；图像存储模块，被配置为接收并写入图像信号处理器发送的像素；硬件加速装置，被配置为监测写入图像存储模块的像素并进行写计数，获得写计数结果；接收视频编码模块发送的编码请求，根据写计数结果，确定图像存储模块中当前像素数目是否满足编码数目，若满足，则向视频编码模块发送读取信号；视频编码模块，被配置为接收到读取信号的情况下，从图像存储模块读取编码数目的像素进行编码。这种情况下，在视频编码模块提出编码请求时，只要图像信号处理器向图像存储模块中写入的像素数目达到视频编码模块的编码需求时，视频编码模块就能立即收到读取信号去图像存储模块中提取像素数据进行编码，无需等待图像信号处理器将整帧视频数据传输至图像存储模块再开始编码，极大的降低了图像信号处理器与视频编码模块之间的交互延时，提高了交互的实时性，极大提高了视频编码的编码效率。
另外，由于软件控制的图像信号处理器与视频编码模块的交互对操作系统本身的实时性要求很高，而硬件加速器控制的图像信号处理器与视频编码模块之间的交互对操作系统的实时性没有依赖性，因而通过本说明书实施例提供的视频编码系统，图像信号处理器与视频编码模块之间的交互可靠性更高。
图3示出了根据本说明书一个实施例提供的一种针对图像信号处理器和视频编码模块交互的硬件加速装置的结构框图，如图3所示，该硬件加速装置106包括监测单元1061、写计数单元1062和控制单元1063；
监测单元1061，被配置为监测图像信号处理器向图像存储模块的写入操作，监测到图像存储模块写入像素的情况下，向写计数单元发送写计数信号，其中，写计数信号中携带写入像素数目；
写计数单元1062，被配置为接收到写计数信号的情况下，控制写计数器增加写入像素数目，并将写计数器的写计数结果发送给控制单元；
控制单元1063，被配置为接收视频编码模块发送的编码请求，根据写计数结果，确定图像存储模块中当前像素数目是否满足编码数目，若满足，则向视频编码模块发送读取信号。
本说明书实施例中，在视频编码模块提出编码请求时，只要图像信号处理器向图像存储模块中写入的像素数目达到视频编码模块的编码需求时，视频编码模块就能立即收到读取信号去图像存储模块中提取像素数据进行编码，无需等待图像信号处理器将整帧视频数据传输至图像存储模块再开始编码，极大的降低了图像信号处理器与视频编码模块之间的交互延时，提高了交互的实时性，极大提高了视频编码的编码效率。
本实施例一个可选的实施方式中，如图3所示，硬件加速装置106包括至少两个写计数单元1062；
监测单元1061，进一步被配置为接收第一切换信号，向第一切换信号指示的写计数单元发送写计数信号。
本说明书实施例中，硬件加速装置包括至少两个写计数单元，通过乒乓计数的方式，实现图像信号处理器和视频编码模块的交互控制，极大的降低了图像信号处理器与视频编码模块之间的交互延时，提高了交互的实时性，极大提高了视频编码的编码效率。
本实施例一个可选的实施方式中，如图3所示，硬件加速装置106还包括读计数单元1064；
控制单元1063，被配置为监测视频编码模块的读取操作，监测到视频编码模块从图像存储模块读取像素的情况下，向读计数单元发送读计数信号，其中，读计数信号中携带读取像素数目；
读计数单元1064，被配置为接收到读计数信号的情况下，控制读计数器增加读取像素数目，并将读计数器的读计数结果发送给控制单元；
控制单元1063，进一步被配置为接收视频编码模块发送的编码请求，根据写计数结果和读计数结果，确定图像存储模块中当前像素数目是否满足编码数目，若满足，则向视频编码模块发送读取信号。
本说明书实施例中，读计数单元可以对视频编码模块从图像存储模块中读取的像素数目进行计数，因而控制单元在接收到视频编码模块发送的编码请求时，可以结合写计数结果和读计数结果，共同确定图像存储模块中当前像素数目是否满足编码数目，若满足，则向视频编码模块发送读取信号，避免边读边取时造成混乱，在像素数目不满足下一轮编码需求时错误触发读取信号。
本实施例一个可选的实施方式中，硬件加速装置106包括至少两个读计数单元1064；
控制单元1063，进一步被配置为接收当前读计数单元返回的第二切换信号，向第二切换信号指示的读计数单元发送读计数信号。
本说明书实施例中，硬件加速装置包括至少两个读计数单元，通过乒乓计数的方式，实现图像信号处理器和视频编码模块的交互控制，极大的降低了图像信号处理器与视频编码模块之间的交互延时，提高了交互的实时性，极大提高了视频编码的编码效率。
本实施例一个可选的实施方式中，控制单元1063，进一步被配置为：
根据写计数结果和读计数结果，确定图像存储模块中当前新写入的像素数目是否满足下一轮编码的编码数目。
需要说明的是，边写边读场景下，读和写的速度不一定完全相同，在确定图像存储模块中当前像素数目满足视频编码模块的一次编码需求时，可以触发向视频编码模块发送读取信号，此时视频编码模块可以从图像存储模块中读取像素，但读取像素的过程中，图像信号处理器还可以继续向图像存储模块写入像素，而图像存储模块中当前已写入的像素有一部分是上一轮编码所需读取、但还未来的及读取的像素，不能算入下一轮编码像素中，因而需要结合写计数结果和读计数结果，确定是否满足编码数目，从而确定是否触发下一轮的读取信号。
本说明书一个实施例提供了一种针对图像信号处理器和视频编码模块交互的硬件加速装置，可以在视频编码模块提出编码请求时，只要图像信号处理器向图像存储模块中写入的像素数目达到视频编码模块的编码需求时，视频编码模块就能立即收到读取信号去图像存储模块中提取像素数据进行编码，无需等待图像信号处理器将整帧视频数据传输至图像存储模块再开始编码，极大的降低了图像信号处理器与视频编码模块之间的交互延时，提高了交互的实时性，极大提高了视频编码的编码效率。另外，由于软件控制的图像信号处理器与视频编码模块的交互对操作系统本身的实时性要求很高，而硬件加速器控制的图像信号处理器与视频编码模块之间的交互对操作系统的实时性没有依赖性，因而通过本说明书实施例提供的视频编码系统，图像信号处理器与视频编码模块之间的交互可靠性更高。
图4示出了本说明书一个实施例提供的一种针对图像信号处理器和视频编码模块交互的硬件加速方法的流程图，应用于硬件加速装置，该硬件加速装置包括：监测单元、写计数单元和控制单元，具体包括如下步骤：
步骤402：监测单元监测图像信号处理器向图像存储模块的写入操作，监测到图像存储模块写入像素的情况下，向写计数单元发送写计数信号，其中，写计数信号中携带写入像素数目。
需要说明的是，图像信号处理器可以将处理过的像素通过总线写入图像存储模块，图像存储模块可以暂存图像信号处理器写入的像素，以便后续视频编码模块进行读取。因而，硬件加速装置的监测单元可以监测总线上的数据传输情况，即可监测写入图像存储模块的像素情况，也即硬件加速装置的监测单元在总线上监测到一次数据传输，则说明监测到了图像信号处理器向图像存储模块写入了一次像素，可以向写计数单元发送写计数信号，以控制写计数单元进行写计数，从而便于后续控制单元可以基于写计数单元的写计数结果确定写入图像存储模块的像素是否满足视频编码模块所需的编码数目。
本实施例一个可选的实施方式中，硬件加速装置包括至少两个写计数单元，此时监测单元还可以接收第一切换信号，向第一切换信号指示的写计数单元发送写计数信号。也即，监测单元在控制写计数单元对写入图像存储模块的像素进行计数时，可以采取乒乓计数的方式，也即硬件加速装置的监测单元可以控制至少两个写计数单元轮流计数。
需要说明的是，监测单元接收到切换信号时可以控制切换写计数单元，从当前计数的写计数单元切换至另一写计数单元进行计数，从而保证切换视频帧时计数的准确性，降低写计数单元的计数压力，保证计数结果的准确性。通过乒乓计数的方式，实现图像信号处理器和视频编码模块的交互控制，极大的降低了图像信号处理器与视频编码模块之间的交互延时，提高了交互的实时性，极大提高了视频编码的编码效率。
步骤404：写计数单元接收到写计数信号的情况下，控制写计数器增加写入像素数目，并将写计数器的写计数结果发送给控制单元。
需要说明的是，写计数单元接收到写计数信号的情况下，说明监测单元监测到图像信号处理器向图像存储模块写入了像素，写计数单元可以控制写计数器增加写入像素数目，并将写计数器的写计数结果发送给控制单元。其中，写计数结果可以是写像素行数计数，因而当前像素数目可以为当前图像信号处理器向图像存储模块写入的像素行数。
步骤406：控制单元接收视频编码模块发送的编码请求，根据写计数结果，确定图像存储模块中当前像素数目是否满足编码数目，若满足，则向视频编码模块发送读取信号，其中，读取信号用于指示视频编码模块从图像存储模块读取编码数目的像素进行编码。
需要说明的是，硬件加速装置的控制单元可以根据写计数单元的写计数结果，确定写入图像存储模块的像素情况，从而确定写入图像存储模块的像素是否满足视频编码模块所需的编码数目，若满足，则说明图像信号处理器向图像存储模块写入的像素数目，已经满足视频编码模块编码一次的需求，因而此时若编码模块有编码请求的话，硬件加速装置可以向视频编码模块发送读取信号，以使视频编码模块从图像存储模块读取相应的编码数目的像素进行一次编码。
本实施例一个可选的实施方式中，硬件加速装置还包括读计数单元，控制单元还可以监测视频编码模块的读取操作，监测到视频编码模块从图像存储模块读取像素的情况下，向读计数单元发送读计数信号，读计数单元接收到读计数信号的情况下，控制读计数器增加读取像素数目，并将读计数器的读计数结果发送给控制单元，其中，读计数信号中携带读取像素数目。
需要说明的是，控制单元可以监测视频编码模块的像素读取情况，向读计数单元发送读计数信号，该读计数信号中可以携带读取像素数目，读计数单元接收到读计数信号的情况下，控制读计数器增加读取像素数目时，读取像素数目为读取像素行数，也即读计数器可以监测从当前发读取信号至接收到下一个编码请求之间，视频编码模块读取了多少行像素，因而读计数中只对像素行数进行计数，不对像素个数进行计数，也即读计数结果表示视频编码模块读取的像素行数，读计数单元可以将读计数结果发送给控制单元，以使控制单元可以结合接收到的读计数结果和写计数结果(即写像素行数计数)，确定写入图像存储模块中的像素行数是否满足视频编码模块的编码所需行数。
本实施例一个可选的实施方式中，硬件加速装置包括至少两个读计数单元，在当前读计数单元计数已满(如，一帧视频帧计数完毕)时，读计数单元可以向控制单元返回第二切换信号，控制单元接收到第二切换信号后，可以切换至其他读计数单元继续进行读取计数。也就是说，在对视频编码模块读取的像素进行计数时，也可以采取乒乓计数的方式，也即硬件加速装置可以包括至少两个读计数单元，各个读计数单元轮流计数。
需要说明的是，控制单元接收到第二切换信号时可以控制切换读计数单元，从当前计数的读计数单元切换至另一读计数单元进行计数，从而保证切换视频帧时计数的准确性，降低读计数单元的计数压力，保证计数结果的准确性。硬件加速装置包括至少两个读计数单元，通过乒乓计数的方式，实现图像信号处理器和视频编码模块的交互控制，极大的降低了图像信号处理器与视频编码模块之间的交互延时，提高了交互的实时性，极大提高了视频编码的编码效率。
本实施例一个可选的实施方式中，硬件加速装置包括读计数单元，读计数单元可以向控制单元返回读计数结果，因而控制单元可以接收视频编码模块发送的编码请求，根据写计数结果和读计数结果，确定图像存储模块中当前像素数目是否满足编码数目，若满足，则向视频编码模块发送读取信号。
实际应用中，可以先根据写计数结果和读计数结果，确定图像存储模块中当前已写入的、未读取的像素总数目，然后根据读计数结果，确定当前应该读取、但还未来得及读取的冻结像素数目，像素总数目减去冻结像素数目获得当前有效像素数目，确定当前有效像素数目是否满足编码数目，若满足，则向视频编码模块发送读取信号。
需要说明的是，边写边读场景下，读和写的速度不一定完全相同，在确定图像存储模块中当前像素数目满足视频编码模块的一次编码需求时，可以触发向视频编码模块发送读取信号，此时视频编码模块可以从图像存储模块中读取像素，但读取像素的过程中，图像信号处理器还可以继续向图像存储模块写入像素，而图像存储模块中当前已写入的像素有一部分是上一轮编码所需读取、但还未来的及读取的像素，不能算入下一轮编码像素中，因而需要结合写计数结果和读计数结果，确定是否满足编码数目，从而确定是否触发下一轮的读取信号。
本说明书实施例中，写计数单元可以对图像信号处理器向图像存储模块中写入的像素数目进行计数，读计数单元可以对视频编码模块从图像存储模块中读取的像素数目进行计数，因而控制单元在接收到视频编码模块发送的编码请求时，可以结合写计数结果和读计数结果，共同确定图像存储模块中的有效像素数目是否满足编码数目，若满足，则向视频编码模块发送读取信号，避免边读边取时造成混乱，在有效像素数目不满足下一轮编码需求时错误触发读取信号。也就是说，在视频编码模块提出编码请求时，只要图像存储模块中的有效像素数目达到视频编码模块的编码需求时，视频编码模块就能立即收到读取信号去图像存储模块中提取像素数据进行编码，无需等待图像信号处理器将整帧视频数据传输至图像存储模块再开始编码，极大的降低了图像信号处理器与视频编码模块之间的交互延时，提高了交互的实时性，极大提高了视频编码的编码效率。
上述为本实施例的一种硬件加速方法的示意性方案。需要说明的是，该硬件加速方法的技术方案与上述的视频编码系统的技术方案属于同一构思，硬件加速方法的技术方案未详细描述的细节内容，均可以参见上述视频编码系统的技术方案的描述。
图5示出了本说明书一个实施例提供的另一种针对图像信号处理器和视频编码模块交互的硬件加速方法的流程图，应用于硬件加速装置，该硬件加速装置包括：监测单元、写计数单元、读计数单元和控制单元，具体包括如下步骤：
步骤502：监测单元监测图像信号处理器向图像存储模块的写入操作，监测到图像存储模块写入像素的情况下，向写计数单元发送写计数信号，其中，写计数信号中携带写入像素数目。
步骤504：写计数单元接收到写计数信号的情况下，控制写计数器增加写入像素数目，并将写计数器的写计数结果发送给控制单元。
步骤506：控制单元监测视频编码模块的读取操作，监测到视频编码模块从图像存储模块读取像素的情况下，向读计数单元发送读计数信号，其中，读计数信号中携带读取像素数目。
步骤508：读计数单元接收到读计数信号的情况下，控制读计数器增加读取像素数目，并将读计数器的读计数结果发送给控制单元。
步骤510：控制单元接收视频编码模块发送的编码请求，根据写计数结果和读计数结果，确定图像存储模块中当前像素数目是否满足编码数目，若满足，则向视频编码模块发送读取信号。
本说明书实施例中，写计数单元可以对图像信号处理器向图像存储模块中写入的像素数目进行计数，读计数单元可以对视频编码模块从图像存储模块中读取的像素数目进行计数，因而控制单元在接收到视频编码模块发送的编码请求时，可以结合写计数结果和读计数结果，共同确定图像存储模块中的有效像素数目是否满足编码数目，若满足，则向视频编码模块发送读取信号，避免边读边取时造成混乱，在有效像素数目不满足下一轮编码需求时错误触发读取信号。也就是说，在视频编码模块提出编码请求时，只要图像存储模块中的有效像素数目达到视频编码模块的编码需求时，视频编码模块就能立即收到读取信号去图像存储模块中提取像素数据进行编码，无需等待图像信号处理器将整帧视频数据传输至图像存储模块再开始编码，极大的降低了图像信号处理器与视频编码模块之间的交互延时，提高了交互的实时性，极大提高了视频编码的编码效率。
上述对本说明书特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
需要说明的是，视频编码系统中各个单元执行的操作，通过存储于各个单元的计算机执行指令实现，该计算机指令包括计算机程序代码，计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。计算机可读介质可以包括：能够携带计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，RandomAccess Memory)、电载波信号、电信信号以及软件分发介质等。
需要说明的是，对于前述的各方法实施例，为了简便描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本说明书实施例并不受所描述的动作顺序的限制，因为依据本说明书实施例，某些步骤可以采用其它顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定都是本说明书实施例所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。
以上公开的本说明书优选实施例只是用于帮助阐述本说明书。可选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书实施例的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本说明书实施例的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本说明书。本说明书仅受权利要求书及其全部范围和等效物的限制。
Claims (10)
1.一种视频编码系统，包括：图像信号处理器、图像存储模块、硬件加速装置和视频编码模块；
所述图像存储模块，被配置为接收并写入所述图像信号处理器发送的像素；
所述硬件加速装置，被配置为监测写入所述图像存储模块的像素并进行写计数，获得写计数结果；接收所述视频编码模块发送的编码请求，根据所述写计数结果，确定所述图像存储模块中当前像素数目是否满足编码数目，若满足，则向所述视频编码模块发送读取信号；
所述视频编码模块，被配置为接收到所述读取信号的情况下，从所述图像存储模块读取所述编码数目的像素进行编码。
2.根据权利要求1所述的视频编码系统，所述硬件加速装置包括监测单元、写计数单元和控制单元；
所述监测单元，被配置为监测所述图像存储模块的写入操作，监测到所述图像存储模块写入像素的情况下，向所述写计数单元发送写计数信号，其中，所述写计数信号中携带写入像素数目；
所述写计数单元，被配置为接收到所述写计数信号的情况下，控制写计数器增加所述写入像素数目，并将所述写计数器的写计数结果发送给所述控制单元；
所述控制单元，被配置为接收所述视频编码模块发送的编码请求，根据所述写计数结果，确定所述图像存储模块中当前像素数目是否满足编码数目，若满足，则向所述视频编码模块发送读取信号。
3.根据权利要求2所述的视频编码系统，所述硬件加速装置包括至少两个写计数单元；
所述监测单元，进一步被配置为接收第一切换信号，向所述第一切换信号指示的写计数单元发送所述写计数信号。
4.根据权利要求2所述的视频编码系统，所述硬件加速装置还包括读计数单元；
所述控制单元，被配置为监测所述视频编码模块的读取操作，监测到所述视频编码模块从所述图像存储模块读取像素的情况下，向所述读计数单元发送读计数信号，其中，所述读计数信号中携带读取像素数目；
所述读计数单元，被配置为接收到所述读计数信号的情况下，控制读计数器增加所述读取像素数目，并将读计数器的读计数结果发送给所述控制单元；
所述控制单元，进一步被配置为接收所述视频编码模块发送的编码请求，根据所述写计数结果和所述读计数结果，确定所述图像存储模块中当前像素数目是否满足编码数目，若满足，则向所述视频编码模块发送读取信号。
5.根据权利要求4所述的视频编码系统，所述硬件加速装置包括至少两个读计数单元；
所述控制单元，进一步被配置为接收当前读计数单元返回的第二切换信号，向所述第二切换信号指示的读计数单元发送所述读计数信号。
6.根据权利要求4所述的视频编码系统，所述控制单元，进一步被配置为：
根据所述写计数结果和所述读计数结果，确定所述图像存储模块中当前新写入的像素数目是否满足下一轮编码的编码数目。
7.根据权利要求1-6任一项所述的视频编码系统，所述图像信号处理器，进一步被配置为：
获取待编码视频内容，并将所述待编码视频内容的视频帧逐像素发送给所述图像存储模块。
8.根据权利要求7所述的视频编码系统，所述硬件加速装置还包括设置单元；
所述设置单元，被配置为预先设置所述硬件加速装置的编码参数，所述编码参数包括编码数目、编码大小和编码起始点。
9.一种针对图像信号处理器和视频编码模块交互的硬件加速装置，包括：监测单元、写计数单元和控制单元；
所述监测单元，被配置为监测所述图像信号处理器向图像存储模块的写入操作，监测到所述图像存储模块写入像素的情况下，向所述写计数单元发送写计数信号，其中，所述写计数信号中携带写入像素数目；
所述写计数单元，被配置为接收到所述写计数信号的情况下，控制写计数器增加所述写入像素数目，并将写计数器的写计数结果发送给所述控制单元；
所述控制单元，被配置为接收所述视频编码模块发送的编码请求，根据所述写计数结果，确定所述图像存储模块中当前像素数目是否满足编码数目，若满足，则向所述视频编码模块发送读取信号。
10.一种针对图像信号处理器和视频编码模块交互的硬件加速方法，应用于硬件加速装置，所述硬件加速装置包括：监测单元、写计数单元和控制单元，所述方法包括：
所述监测单元，监测所述图像信号处理器向图像存储模块的写入操作，监测到所述图像存储模块写入像素的情况下，向所述写计数单元发送写计数信号，其中，所述写计数信号中携带写入像素数目；
所述写计数单元，接收到所述写计数信号的情况下，控制写计数器增加所述写入像素数目，并将写计数器的写计数结果发送给所述控制单元；
所述控制单元，接收所述视频编码模块发送的编码请求，根据所述写计数结果，确定所述图像存储模块中当前像素数目是否满足编码数目，若满足，则向所述视频编码模块发送读取信号，其中，所述读取信号用于指示所述视频编码模块从所述图像存储模块读取所述编码数目的像素进行编码。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210211081.4A CN114584784A (zh) | 2022-03-03 | 2022-03-03 | 视频编码系统、硬件加速装置及硬件加速方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210211081.4A CN114584784A (zh) | 2022-03-03 | 2022-03-03 | 视频编码系统、硬件加速装置及硬件加速方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114584784A true CN114584784A (zh) | 2022-06-03 |
Family
ID=81773776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210211081.4A Pending CN114584784A (zh) | 2022-03-03 | 2022-03-03 | 视频编码系统、硬件加速装置及硬件加速方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114584784A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5999654A (en) * | 1996-07-17 | 1999-12-07 | Matsushita Electric Industrial Co., Ltd. | Image processor capable of transferring image data from an input buffer to memory at a high rate of speed |
| US20100254456A1 (en) * | 2009-04-06 | 2010-10-07 | Takaki Matsushita | Device and method of encoding moving image |
| US20120230423A1 (en) * | 2011-03-10 | 2012-09-13 | Esenlik Semih | Line memory reduction for video coding and decoding |
| CN104780376A (zh) * | 2015-04-09 | 2015-07-15 | 深圳市三朋电子有限公司 | 一种具有超低端到端时延的视频编解码系统、方法及装置 |
| US20170006294A1 (en) * | 2014-01-13 | 2017-01-05 | Mediatek Inc. | Method and apparatus using software engine and hardware engine collaborated with each other to achieve hybrid video encoding |
| US20170026600A1 (en) * | 2015-07-23 | 2017-01-26 | Samsung Electronics Co., Ltd. | Image sensor module and image sensor device including the same |
| CN110971909A (zh) * | 2019-12-13 | 2020-04-07 | 湖南君瀚信息技术有限公司 | 一种低功耗低延时soc芯片 |
| CN111212285A (zh) * | 2018-11-21 | 2020-05-29 | 珠海格力电器股份有限公司 | 硬件视频编码系统和硬件视频编码系统的控制方法 |
| CN111428560A (zh) * | 2020-02-20 | 2020-07-17 | 重庆创通联达智能技术有限公司 | 视频图像处理方法、装置、电子设备及存储介质 |
| CN113612937A (zh) * | 2021-07-29 | 2021-11-05 | 广州市保伦电子有限公司 | 一种视频矩阵中视频无缝切换方法及系统 |
-
2022
- 2022-03-03 CN CN202210211081.4A patent/CN114584784A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5999654A (en) * | 1996-07-17 | 1999-12-07 | Matsushita Electric Industrial Co., Ltd. | Image processor capable of transferring image data from an input buffer to memory at a high rate of speed |
| US20100254456A1 (en) * | 2009-04-06 | 2010-10-07 | Takaki Matsushita | Device and method of encoding moving image |
| US20120230423A1 (en) * | 2011-03-10 | 2012-09-13 | Esenlik Semih | Line memory reduction for video coding and decoding |
| US20170006294A1 (en) * | 2014-01-13 | 2017-01-05 | Mediatek Inc. | Method and apparatus using software engine and hardware engine collaborated with each other to achieve hybrid video encoding |
| CN104780376A (zh) * | 2015-04-09 | 2015-07-15 | 深圳市三朋电子有限公司 | 一种具有超低端到端时延的视频编解码系统、方法及装置 |
| US20170026600A1 (en) * | 2015-07-23 | 2017-01-26 | Samsung Electronics Co., Ltd. | Image sensor module and image sensor device including the same |
| CN111212285A (zh) * | 2018-11-21 | 2020-05-29 | 珠海格力电器股份有限公司 | 硬件视频编码系统和硬件视频编码系统的控制方法 |
| CN110971909A (zh) * | 2019-12-13 | 2020-04-07 | 湖南君瀚信息技术有限公司 | 一种低功耗低延时soc芯片 |
| CN111428560A (zh) * | 2020-02-20 | 2020-07-17 | 重庆创通联达智能技术有限公司 | 视频图像处理方法、装置、电子设备及存储介质 |
| CN113612937A (zh) * | 2021-07-29 | 2021-11-05 | 广州市保伦电子有限公司 | 一种视频矩阵中视频无缝切换方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5223949A (en) | Coding means for a signal processing system | |
| US7430682B2 (en) | Processing image data from multiple sources | |
| US11155207B2 (en) | System and method for vehicle image collection | |
| EP4054190A1 (en) | Video data encoding method and device, apparatus, and storage medium | |
| CN108377394B (zh) | 视频编码器的图像数据读取方法、计算机装置及计算机可读存储介质 | |
| CN108924574B (zh) | 录播系统中的丢包处理方法、装置、设备及存储介质 | |
| US20020018525A1 (en) | Image decoding method, image decoding apparatus, and data storage medium | |
| CN115134629A (zh) | 视频传输方法、系统、设备及存储介质 | |
| CN114584784A (zh) | 视频编码系统、硬件加速装置及硬件加速方法 | |
| US8922676B2 (en) | Video frame buffer | |
| CN111372085B (zh) | 影像解码装置与方法 | |
| CN112055174B (zh) | 一种视频传输方法、装置及计算机可读存储介质 | |
| JP4610523B2 (ja) | 動画処理装置 | |
| JP2022077197A (ja) | 映像処理装置、映像固着判定方法及び表示システム | |
| US10037169B2 (en) | Image processing semiconductor device and image processing device | |
| JPH0847002A (ja) | 立体動画像の復号装置 | |
| CN113824955B (zh) | 一种多路视频分时复用编码方法和系统 | |
| JPH0329477A (ja) | 画像信号のフレーム間内挿符号化方法とその装置 | |
| CN112887731B (zh) | 压缩码流取流方法、装置、电子设备及存储介质 | |
| CN114697610B (zh) | 视频传输方法及电子设备 | |
| JP4272388B2 (ja) | 画像処理装置と画像処理方法 | |
| US20080095243A1 (en) | H.264 decoding method and device for detection of NAL-unit error | |
| CN113242473B (zh) | 一种数据处理方法、系统、数据采集设备及可读存储介质 | |
| JPH08205141A (ja) | 動画伝送装置 | |
| CN110519599B (zh) | 一种基于分布式分析的视频编码方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |