CN114582383A - 内部电压生成电路 - Google Patents

内部电压生成电路 Download PDF

Info

Publication number
CN114582383A
CN114582383A CN202110652119.7A CN202110652119A CN114582383A CN 114582383 A CN114582383 A CN 114582383A CN 202110652119 A CN202110652119 A CN 202110652119A CN 114582383 A CN114582383 A CN 114582383A
Authority
CN
China
Prior art keywords
pumping
signal
circuit
oscillation
generation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110652119.7A
Other languages
English (en)
Inventor
洪锡仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114582383A publication Critical patent/CN114582383A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Read Only Memory (AREA)

Abstract

本公开的各实施例涉及内部电压生成电路。一种内部电压生成电路，可以包括：振荡电路、信号生成电路以及泵浦电路。振荡电路可以生成振荡信号。信号生成电路可以基于振荡信号生成第一泵浦驱动信号和第二泵浦驱动信号。泵浦电路可以基于第一泵浦驱动信号和第二泵浦驱动信号，通过泵浦操作生成泵浦电压。

Description

内部电压生成电路
相关申请的交叉引用
本申请要求于2020年12月1日向韩国知识产权局提交的第10-2020-0165765号韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
各个实施例总体上涉及内部电压生成电路，并且特别涉及能够通过泵浦操作来生成泵浦电压的内部电压生成电路。
相关技术
通常，包括易失性存储器装置和非易失性存储器装置的半导体装置被提供有用于生成内部电压的内部电压生成电路。内部电压生成电路接收电源电压和接地电压，并且生成具有各种电压电平的内部电压。可以根据目标电压电平来设计内部电压生成电路。内部电压生成电路包括用于通过泵浦操作来生成内部电压的部件。内部电压生成电路能够生成具有高于电源电压的电压电平的内部电压，并且能够通过泵浦操作生成具有低于接地电压的电压电平的内部电压。在下文中，通过泵浦操作生成的内部电压将被称为“泵浦电压(pumped voltage)”。
通过内部电压生成电路的泵浦操作来生成泵浦电压。通常，泵浦操作导致泵浦电压的纹波。泵浦电压中生成的纹波是泵浦电压中的噪声。此外，泵浦电压中的噪声成为阻碍半导体装置执行正常操作的因素。
发明内容
根据本公开的实施例，内部电压生成电路可以包括：振荡电路，被配置为基于使能信号生成振荡信号；信号生成电路，被配置为在泵浦时段中生成第一泵浦驱动信号和第二泵浦驱动信号，以对应于振荡信号，并且被配置为在维持时段中生成第一泵浦驱动信号和第二泵浦驱动信号，以包括振荡信号的第一边沿和第二边沿中的至少一个边沿；以及泵浦电路，被配置为基于第一泵浦驱动信号和第二泵浦驱动信号，通过泵浦操作生成泵浦电压。
根据本公开的实施例，内部电压生成电路包括：振荡电路，被配置为基于使能信号通过振荡操作生成振荡信号；信号生成电路，被配置为在泵浦时段中生成第一泵浦驱动信号和第二泵浦驱动信号，以对应于振荡信号，并且被配置为在维持时段中生成第一泵浦驱动信号和第二泵浦驱动信号，以基于比较信号形成边沿；泵浦电路，被配置为基于第一泵浦驱动信号和第二泵浦驱动信号，通过泵浦操作生成泵浦电压；以及比较电路，被配置为通过将泵浦电压与对应于泵浦电压的目标电压的参考电压进行比较来生成比较信号。
根据本公开的实施例，一种泵浦电压的方法，该方法包括：生成驱动信号；以及每当驱动信号转变时执行单次泵浦操作以泵浦电压，其中驱动信号的生成包括：生成振荡直到泵浦电压达到目标电压为止的驱动信号，以及在泵浦电压达到目标电压之后，生成每当泵浦电压变得低于目标电压时转变的驱动信号。
附图说明
图1是示出根据本公开的实施例的内部电压生成电路的配置的框图。
图2是示出图1的信号生成电路的配置的图。
图3是示出图1的泵浦电路的配置的电路图。
图4是示出图3中的泵浦电路的泵浦操作的图。
图5是示出图1中的内部电压生成电路的整体泵浦操作的图。
图6是示出根据本公开的实施例的内部电压生成电路的配置的框图。
图7是示出图6中的信号生成电路的配置的图。
图8是示出图6中的内部电压生成电路的整体泵浦操作的图。
具体实施方式
本公开的说明书提供针对各种实施例的结构细节和功能细节。然而，本发明的范围不限于或不受任何公开的实施例的限制，也不限于本文提供的任何特定的细节。即，本领域技术人员根据本公开将理解，可以以各种方式修改任何实施例并且可以具有各种形式。因此，本发明包括落入权利要求及其等同物范围内的所有这种变化。此外，实施例未必包括所有陈述的目的或效果，也未必仅包括这种目的或效果。因此，本发明的范围不限于此。
在整个说明书中，对“实施例”等的引用未必仅是一个实施例，并且对任何这种短语的不同引用不一定指相同的实施例。当在本文中使用时，术语“实施例”未必指所有实施例。
术语(诸如“第一”和“第二”)被用于将一个元件与另一个具有相同或相似的名称的元件区分开。在一个实例中的第一元件可以在另一个实例中被命名为第二元件，而不是表示该元件本身的任何实质性变化。
单数旨在包括复数，除非另有明确表示或从上下文中清楚仅旨在是一个。开放式术语(诸如，“包括”或“具有”)应被理解为表示存在所陈述的特性、数目、步骤、操作、元件、部分或其组合，但不排除存在或可以添加一个或多个其它特性、数目、步骤、操作、元件、部分或其组合的可能性。
在每个步骤中，为了便于描述，使用符号(例如，a、b和c)，而未必指示步骤或操作的任何特定顺序。根据本文的教导，除非明确描述了特定顺序或上下文指示了这种顺序，否则步骤/操作可以以任何合适的顺序执行。在一些情况下，可以基本同时地执行两个或多个步骤/操作。
除非另外定义，否则本文中使用的所有术语，包括技术或科学术语，具有与本领域技术人员通常理解的相同的含义。除非在申请中明确定义，否则常用词典中定义的术语应以相关技术的上下文来解释，并且不应被解释为理想的或过于正式的方式。
各个实施例旨在提供即使通过最小化的泵浦操作也能够生成泵浦电压的内部电压生成电路。
本公开的实施例具有最小化泵浦操作的效果，从而最小化了在泵浦电压中生成的纹波。
图1是示出根据本公开的实施例的内部电压生成电路10的配置的框图。
参考图1，内部电压生成电路可以包括振荡电路100、信号生成电路200和泵浦电路300。
振荡电路100可以被配置为基于使能信号EN生成振荡信号OSC。使能信号EN可以是用于使能或禁用内部电压生成电路的信号。振荡电路100可以通过振荡操作生成振荡信号OSC。振荡信号OSC可以是以预定频率切换的时钟信号。振荡信号OSC可以包括与第一边沿相对应的上升沿和与第二边沿相对应的下降沿。
信号生成电路200可以被配置为在泵浦时段中生成与振荡信号OSC相对应的第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2。第一泵浦驱动信号CK_P1可以是与振荡信号OSC的上升沿相对应的信号，并且第二泵浦驱动信号CK_P2可以是与振荡信号OSC的下降沿相对应的信号。此外，泵浦时段可以是执行泵浦操作以便将泵浦电压V_PMP的电压电平增加到预设目标电压电平的时段。
此外，信号生成电路200可以被配置为在维持时段中生成第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2，每个驱动信号包括振荡信号OSC的上升沿和下降沿中的至少一个边沿。维持时段可以是泵浦时段之后的操作时段。换句话说，维持时段可以是当在泵浦时段之后泵浦电压V_PMP的电压电平低于预设目标电压电平时，执行泵浦操作以便将泵浦电压V_PMP的电压电平再次增加到预设电压电平的时段。如将在下面参考图5再次描述的，在维持时段中，第一泵浦驱动信号CK_P1可以包括响应于振荡信号OSC的上升沿而转变为逻辑“高”的边沿，并且第二泵浦驱动信号CK_P2可以包括响应于振荡信号OSC的上升沿而转变为逻辑“低”的边沿。备选地，在维持时段中，第二泵浦驱动信号CK_P2可以包括响应于振荡信号OSC的下降沿而转变为逻辑“高”的边沿，并且第一泵浦驱动信号CK_P1可以包括响应于振荡信号OSC的下降沿而转变为逻辑“低”的边沿。
泵浦电路300可以被配置为基于第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2通过泵浦操作来生成泵浦电压V_PMP。泵浦电路300可以同时地接收第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2，并且执行泵浦操作。
在泵浦时段中，根据本公开的实施例的内部电压生成电路可以响应于振荡信号OSC生成第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2，并且执行泵浦操作。此外，在维持时段中，内部电压生成电路可以生成第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2，每个泵浦驱动信号包括振荡信号OSC的上升沿和下降沿中的至少一个边沿，并且执行泵浦操作。
为此，内部电压生成电路可以在维持时段中基于第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2执行单次泵浦操作。在下文中，为了便于描述，将单次泵浦操作定义为“单位泵浦操作(unit pumping operation)”。单位泵浦操作可能在泵浦电压V_PMP中导致与由单次泵浦操作导致的纹波一样多的纹波。换句话说，根据本公开的实施例的内部电压生成电路能够通过单位泵浦操作最小化在泵浦电压V_PMP中生成的纹波。
同时，根据本公开的实施例的内部电压生成电路可以包括比较电路400。
比较电路400可以被配置为通过将对应于泵浦电压V_PMP的目标电压的参考电压V_REF与泵浦电压V_PMP进行比较来生成比较信号VCMP。因此，当泵浦电压V_PMP具有比参考电压V_REF低的电压电平时，比较电路400可以生成用于执行泵浦操作的比较信号VCMP。当泵浦电压V_PMP具有比参考电压V_REF高的电压电平时，比较电路400可以生成用于停止泵浦操作的比较信号VCMP。
图2是示出图1中的信号生成电路200的配置的图。
参考图2，信号生成电路200可以包括边沿检测电路210、信号传输电路220以及信号输出电路230。
边沿检测电路210可以被配置为通过在维持时段中检测振荡信号OSC的上升沿和下降沿来生成边沿检测信号DET_E。边沿检测电路210可以通过将要在下面描述的锁存电路LC的输出信号OUT的逻辑电平与振荡信号OSC的逻辑电平进行比较来生成边沿检测信号DET_E。将参考图5详细描述边沿检测信号DET_E。
信号传输电路220可以被配置为基于边沿检测信号DET_T和比较信号VCMP来传输振荡信号OSC作为第一振荡信号OSC1和第二振荡信号OSC2。信号传输电路220可以在泵浦时段中输出振荡信号OSC作为第一振荡信号OSC1和第二振荡信号OSC2。此外，信号传输电路220可以在维持时段中传输振荡信号OSC的上升沿和下降沿中的至少一个边沿作为第一振荡信号OSC1和第二振荡信号OSC2。在实施例中，信号传输电路220可以包括第一反相器INV1、第一与门AND1和第二与门AND2。
第一反相器INV1可以接收和反相振荡信号OSC并且输出经反相的信号。第一与门AND1可以接收振荡信号OSC、边沿检测信号DET_E和比较信号VCMP并且输出第一振荡信号OSC1。第二与门AND2可以接收第一反相器INV1的输出信号、边沿检测信号DET_E和比较信号VCMP并且输出第二振荡信号OSC2。
信号输出电路230可以被配置为基于第一振荡信号OSC1和第二振荡信号OSC2来生成第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2。在实施例中，信号输出电路230可以包括锁存电路LC、缓冲电路BF以及第二反相器INV2。
锁存电路LC可以被配置为接收第一振荡信号OSC1和第二振荡信号OSC2并且执行锁存操作。例如，锁存电路LC可以被实现为SR锁存器，该SR锁存器包括第一输入端子S、第二输入端子R以及输出端子Q。即，锁存电路LC可以通过第一输入端子S接收第一振荡信号OSC1并且执行置位操作，并且可以通过第二输入端子R接收第二振荡信号OSC2并且执行复位操作。因此，锁存电路LC可以通过置位操作来输出并且基本维持具有例如逻辑“高”的输出信号OUT，并且可以通过复位操作来输出并且基本维持具有例如逻辑“低”的输出信号OUT。
缓冲电路BF可以是用于接收锁存电路LC的输出信号OUT并且输出第一泵浦驱动信号CK_P1的输出电路。第二反相器INV2可以是用于反相锁存电路LC的输出信号OUT并且输出第二泵浦驱动信号CK_P2的输出电路。将参考图5来再次更详细地描述从信号输出电路230输出的第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2。
图3是示出图1中的泵浦电路300的配置的电路图。
参考图3，泵浦电路300可以包括充电/放电电路310和泵浦输出电路320。
充电/放电电路310可以被配置为基于第一泵浦驱动信号CK_P1对第一充电/放电节点VP1进行充电和放电，并且基于第二泵浦驱动信号CK_P2对第二充电/放电节点VP2进行充电和放电。在实施例中，充电/放电电路310可以包括第一NMOS晶体管N1和第二NMOS晶体管N2。
第一NMOS晶体管N1可以具有被连接在电压输入端子V_IN与第一充电/放电节点VP1之间的漏极端子和源极端子，以及被连接到第二充电/放电节点VP2的栅极端子。第二NMOS晶体管N2可以具有被连接在电压输入端子V_IN与第二充电/放电节点VP2之间的漏极端子和源极端子，以及被连接到第一充电/放电节点VP1的栅极端子。电压输入端子V_IN可以接收针对泵浦操作提供的电压。第一充电/放电节点VP1可以被连接到接收第一泵浦驱动信号CK_P1的第一电容器C1，并且第二充电/放电节点VP2可以被连接到接收第二泵浦驱动信号CK_P2的第二电容器C2。因此，可以基于第一泵浦驱动信号CK_P1对第一充电/放电节点VP1进行充电和放电，并且可以基于第二泵浦驱动信号CK_P2对第二充电/放电节点VP2进行充电和放电。
泵浦输出电路320可以被配置为基于第一泵浦驱动信号CK_P1输出已经被存储在第一充电/放电节点VP1中的电荷作为泵浦电压V_PMP，并且被配置为基于第二泵浦驱动信号CK_P2输出已经被存储在第二充电/放电节点VP2中的电荷作为泵浦电压V_PMP。在实施例中，泵浦输出电路320可以包括第一PMOS晶体管P1和第二PMOS晶体管P2。
第一PMOS晶体管P1可以具有被连接在第一充电/放电节点VP1与泵浦电压V_PMP的输出端子之间的源极端子和漏极端子，以及被连接到第二充电/放电节点VP2的栅极端子。第二PMOS晶体管P2可以具有被连接在第二充电/放电节点VP2与泵浦电压V_PMP的输出端子之间的源极端子和漏极端子，以及被连接到第一充电/放电节点VP1的栅极端子。
如上所述，可以基于第一泵浦驱动信号CK_P1对第一充电/放电节点VP1进行充电和放电，并且可以基于第二泵浦驱动信号CK_P2对第二充电/放电节点VP2进行充电和放电。可以根据第二充电/放电节点VP2的电压电平导通和截止第一PMOS晶体管P1，并且可以根据第一充电/放电节点VP1的电压电平导通和截止第二PMOS晶体管P2。因此，泵浦输出电路320可以基于第一泵浦驱动信号CK_P1输出已经被存储在第二充电/放电节点VP2中的电荷作为泵浦电压V_PMP，并且可以基于第二泵浦驱动信号CK_P2输出已经被存储在第一充电/放电节点VP1中的电荷作为泵浦电压V_PMP。
图4是示出图3中的泵浦电路300的泵浦操作的图。
图4示出了分别与第一泵浦驱动信号CK_P1、第二泵浦驱动信号CK_P2、第一充电/放电节点VP1、第二充电/放电节点VP2、泵浦电压V_PMP以及电压输入端子V_IN相对应的信号波形。
参考图3和图4，充电/放电电路310可以在时间点①处对第一充电/放电节点VP1进行充电，第一泵浦驱动信号CK_P1在时间点①处从逻辑“高”转变为逻辑“低”。此时，泵浦输出电路320可以在时间点①处输出已经被存储在第一充电/放电节点VP1中的电荷作为泵浦电压V_PMP，第二泵浦驱动信号CK_P2在该时间点①处从逻辑“低”转变为逻辑“高”。即，泵浦电路300可以在时间点①处执行单位泵浦操作，在该时间点①处，第一泵浦驱动信号CK_P1从逻辑“高”转变为逻辑“低”并且第二泵浦驱动信号CK_P2从逻辑“低”转变为逻辑“高”。第一泵浦驱动信号CK_P1从逻辑“高”转变为逻辑“低”的时间点①可以对应于振荡信号OSC的下降沿。因此，泵浦电路300可以基于振荡信号OSC的下降沿执行单位泵浦操作。
同时，充电/放电电路310可以在时间点②处对第二充电/放电节点VP2进行充电，第二泵浦驱动信号CK_P2在时间点②处从逻辑“高”转变为逻辑“低”。此时，泵浦输出电路320可以在时间点②处输出已经被存储在第二充电/放电节点VP2中的电荷作为泵浦电压V_PMP，第一泵浦驱动信号CK_P1在该时间点②处从逻辑“低”转变为逻辑“高”。即，泵浦电路300可以在时间点②处执行单位泵浦操作，在时间点②处，第二泵浦驱动信号CK_P2从逻辑“高”转变为逻辑“低”并且第一泵浦驱动信号CK_P1从逻辑“低”转变为逻辑“高”。第一泵浦驱动信号CK_P1从逻辑“低”转变为逻辑“高”的时间点②可以对应于振荡信号OSC的上升沿。因此，泵浦电路300可以基于振荡信号OSC的上升沿执行单位泵浦操作。
根据本公开的实施例的内部电压生成电路能够基于振荡信号OSC的上升沿或下降沿执行包括单次泵浦操作的单位泵浦操作。
图5是示出图1中的内部电压生成电路的整体泵浦操作的图。图5示出了分别与泵浦电压V_PMP、振荡信号OSC、第一泵浦驱动信号CK_P1、第二泵浦驱动信号CK_P2以及比较信号VCMP相对应的信号波形。
在下文中，为了便于描述，将参考图1、图2和图5描述内部电压生成电路的整体泵浦操作。在下文中，泵浦时段将被称为“T1”并且维持时段将被称为“T2”。
首先，在泵浦时段“T1”中，图2中的信号生成电路200的信号传输电路220可以生成与振荡信号OSC相对应的第一振荡信号OSC1和第二振荡信号OSC2。信号输出电路230可以基于第一振荡信号OSC1和第二振荡信号OSC2生成第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2。随后，图1中的泵浦电路300可以基于第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2生成泵浦电压V_PMP。因此，内部电压生成电路可以通过与在泵浦时段“T1”中切换的振荡信号OSC相对应的泵浦操作生成泵浦电压V_PMP。
接下来，在泵浦时段“T1”之后的维持时段T2的初始阶段处，泵浦电压V_PMP可以高于与目标电压电平相对应的参考电压V_REF。因此，比较信号VCMP可以具有逻辑“低”。然后，当泵浦电压V_PMP变得低于参考电压V_REF时，比较信号VCMP可以被使能为逻辑“高”。
此时，图2中的边沿检测电路210可以通过将锁存电路LC的输出信号OUT的逻辑电平与振荡信号OSC的逻辑电平进行比较来生成边沿检测信号DET_E。当锁存电路LC的输出信号OUT的逻辑电平与振荡信号OSC的逻辑电平由于将输出信号OUT的逻辑电平与振荡信号OSC的逻辑电平进行比较而都为逻辑“低”时，边沿检测信号DET_E可以被使能为逻辑“高”。因此，信号传输电路220可以基于逻辑“高”比较信号VCMP和逻辑“高”边沿检测信号DET_E将振荡信号OSC的上升沿作为第一振荡信号OSC1传输。此外，信号传输电路220可以将振荡信号OSC的上升沿反相并且将反相的振荡信号OSC作为第二振荡信号OSC2传输。
随后，锁存电路LC可以基于第一振荡信号OSC1执行置位操作。锁存电路LC可以基于第一振荡信号OSC1输出并且基本维持具有逻辑“高”的输出信号OUT。锁存电路LC的输出信号OUT可以对应于第一泵浦驱动信号CK_P1，并且由将锁存电路LC的输出信号OUT反相而获取的信号可以对应于第二泵浦驱动信号CK_P2。结果，第一泵浦驱动信号CK_P1可以包括响应于振荡信号OSC的上升沿而转变为逻辑“高”的边沿，并且基本维持逻辑“高”。此外，第二泵浦驱动信号CK_P2可以包括响应于振荡信号OSC的上升沿而转变为逻辑“低”的边沿，并且基本维持逻辑“低”。
随后，图1中的泵浦电路300可以基于第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2执行单位泵浦操作。如上所述，第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2可以是与振荡信号OSC的上升沿相对应的信号。即，泵浦电路300可以基于振荡信号OSC的上升沿执行单位泵浦操作。
此外，通过单位泵浦操作，泵浦电压V_PMP的电压电平可以高于参考电压V_REF的电压电平。因此，比较信号VCMP可以被禁用为逻辑“低”。然后，当泵浦电压V_PMP的电压电平变得再次低于参考电压V_REF时，比较信号VCMP可以再次被使能为逻辑“高”。
如上所述，当锁存电路LC的输出信号OUT的电压电平和振荡信号OSC的电压电平由于将输出信号OUT的逻辑电平与振荡信号OSC的逻辑电平进行比较而都为逻辑“高”时，边沿检测信号DET_E可以被使能为逻辑“高”。因此，信号传输电路220可以将振荡信号OSC的下降沿作为第一振荡信号OSC1传输。此外，信号传输电路220可以将振荡信号OSC的下降沿反相并且将经反相的振荡信号OSC作为第二振荡信号OSC2传输。随后，锁存电路LC可以基于与振荡信号OSC的下降沿相对应的第二振荡信号OSC2执行复位操作。即，锁存电路LC可以基于第二振荡信号OSC2输出并且基本维持具有逻辑“低”的输出信号OUT。结果，第一泵浦驱动信号CK_P1可以包括响应于振荡信号OSC的下降沿而转变为逻辑“低”的边沿，并且基本维持逻辑“低”。此外，第二泵浦驱动信号CK_P2可以包括响应于振荡信号OSC的下降沿而转变为逻辑“高”的边沿，并且基本维持逻辑“高”。
随后，图1中的泵浦电路300可以基于与振荡信号OSC的下降沿相对应的第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2执行单位泵浦操作。即，泵浦电路300可以基于振荡信号OSC的下降沿执行单位泵浦操作。然后，通过单位泵浦操作，泵浦电压V_PMP的电压电平可以变得高于参考电压V_REF的电压电平。
根据本公开的实施例的内部电压生成电路能够通过与振荡信号OSC的上升沿或下降沿相对应的单位泵浦操作来生成泵浦电压V_PMP。因此，由于作为单次泵浦操作的单位泵浦操作，仅在泵浦电压V_PMP中导致最小的纹波。
图6是示出根据本公开的实施例的内部电压生成电路10A的配置的框图。
参考图6，内部电压生成电路可以包括振荡电路100A、信号生成电路200A、泵浦电路300A以及比较电路400A。
振荡电路100A可以被配置为基于使能信号EN通过振荡操作生成振荡信号OSC。使能信号EN可以是用于使能内部电压生成电路的信号。可以基于操作时段信息INF_T控制振荡电路100A的振荡操作。如将在下面再次描述的，操作时段信息INF_T可以是与泵浦时段和维持时段相对应的信号。因此，可以基于操作时段信息INF_T在泵浦时段中使能振荡电路100A的振荡操作。此外，可以基于操作时段信息INF_T在维持时段中禁用振荡电路100A的振荡操作。
信号生成电路200A可以被配置为在泵浦时段中生成与振荡信号OSC相对应的第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2。第一泵浦驱动信号CK_P1可以是与振荡信号OSC的上升沿相对应的信号，并且第二泵浦驱动信号CK_P2可以是与振荡信号OSC的下降沿相对应的信号。
此外，信号生成电路200A可以被配置为在维持时段中生成第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2，每个泵浦驱动信号包括基于比较信号VCMP形成的边沿。如将在下面参考图8再次描述的，第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2每个都包括具有在维持时段中基于比较信号VCMP转变的逻辑电平的边沿。
泵浦电路300A可以被配置为基于第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2，通过泵浦操作生成泵浦电压V_PMP。泵浦电路300A可以同时地接收第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2，并且执行泵浦操作。泵浦电路300A可以基于在维持时段中生成的第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2执行单位泵浦操作。
比较电路400A可以被配置为通过将对应于泵浦电压V_PMP的目标电压的参考电压V_REF与泵浦电压V_PMP进行比较来生成比较信号VCMP。因此，当泵浦电压V_PMP具有比参考电压V_REF的电压电平低的电压电平时，比较电路400A可以生成用于执行泵浦操作的比较信号VCMP。当泵浦电压V_PMP具有比参考电压V_REF的电压电平高的电压电平时，比较电路400A可以生成用于停止泵浦操作的比较信号VCMP。
在泵浦时段中，根据本公开的实施例的内部电压生成电路能够生成与振荡信号OSC相对应的第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2并且执行泵浦操作。此外，在维持时段中，内部电压生成电路能够生成第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2，每个泵浦驱动信号包括基于比较信号VCMP形成的边沿。另外，内部电压生成电路能够在维持时段中禁用振荡电路100A的振荡操作，从而最小化在振荡操作期间消耗的功率。而且，内部电压生成电路能够在维持时段中执行单位泵浦操作，从而最小化在泵浦电压V_PMP中生成的纹波。
同时，根据本公开的实施例的内部电压生成电路还可以包括时段设置电路500A。
时段设置电路500A可以被配置为基于使能信号EN和比较信号VCMP生成与泵浦时段和维持时段相对应的操作时段信息INF_T。作为参考，在操作时段信息INF_T中，可以基于使能信号EN来定义泵浦时段T1的开始时间点。将参考图8更详细地描述比较信号VCMP，但是比较信号VCMP在泵浦时段中可以具有逻辑“高”，然后可以转变为逻辑“低”。因此，操作时段信息INF_T可以基于比较信号VCMP转变为逻辑“低”的时间点来定义维持时段T2的开始时间点。
如上所述，可以将操作时段信息INF_T提供给振荡电路100A以控制其振荡操作。此外，可以将操作时段信息INF_T提供给信号生成电路200A以选择用于生成第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2的信号。将参考图7更详细地描述信号的选择。
图7是示出图6中的信号生成电路200A的配置的图。
参考图7，信号生成电路200A可以包括边沿生成电路210A、信号选择电路220A和信号输出电路230A。
边沿生成电路210A可以被配置为基于比较信号VCMP生成输出信号OUT中的边沿。例如，可以通过包括输入端子T和输出端子Q的T触发器来实现边沿生成电路210A。即，边沿生成电路210A可以基于输入到输入端子T的比较信号VCMP来顺序地生成在输出端子Q的输出信号OUT中的转变为逻辑“高”的边沿以及转变为逻辑“低”的边沿。因此，边沿生成电路210A的输出信号OUT可以包括转变为逻辑“高”的边沿，并且可以基本维持逻辑“高”。此外，边沿生成电路210A的输出信号OUT可以包括转变为逻辑“低”的边沿，并且可以基本维持逻辑“低”。
信号选择电路220A可以被配置为基于操作时段信息INF_T输出振荡信号OSC或边沿生成电路210A的输出信号OUT。在实施例中，信号选择电路220A可以包括第一传输门TG1、第二传输门TG2、第一反相器INV1以及第二反相器INV2。
第一传输门TG1可以基于操作时段信息INF_T输入和输出振荡信号OSC。可以基于操作时段信息INF_T和第一反相器INV1的输出信号来控制第一传输门TG1的输入/输出操作，第一反相器INV1的输出信号是通过反相操作时段信息INF_T获取的信号。例如，当操作时段信息INF_T具有逻辑“高”时，可以导通第一传输门TG1。此外，第二传输门TG2可以基于操作时段信息INF_T来输入和输出边沿生成电路210A的输出信号OUT。可以基于操作时段信息INF_T和第二反相器INV2的输出信号来控制第二传输门TG2的输入/输出操作，第二反相器INV2的输出信号是通过反相操作时段信息INF_T获取的信号。例如，当操作时段信息INF_T具有逻辑“低”时，可以导通第二传输门TG2。
信号输出电路230A可以被配置为基于信号选择电路220A的输出信号生成第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2。在实施例中，信号输出电路230A可以包括缓冲电路BF和第三反相器INV3。
缓冲电路BF可以接收信号选择电路220A的输出信号并且输出第一泵浦驱动信号CK_P1。第三反相器INV3可以反相信号选择电路220A的输出信号并且输出经反相的信号作为第二泵浦驱动信号CK_P2。
根据本公开的实施例的内部电压生成电路能够基于操作时段信息INF_T选择用于生成第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2的信号。即，内部电压生成电路能够通过在泵浦时段中使用振荡信号OSC来生成第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2。此外，内部电压生成电路能够通过在维持时段中使用边沿生成电路210A的输出信号OUT来生成第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2。
图8是示出图6中的内部电压生成电路的整体泵浦操作的图。图8示出了分别与操作时段信息INF_T、比较信号VCMP、第一泵浦驱动信号CK_P1以及第二泵浦驱动信号CK_P2相对应的信号波形。
参考图6至图8，基于使能信号EN和比较信号VCMP，操作时段信息INF_T可以具有逻辑“高”时段。操作时段信息INF_T的逻辑“高”时段可以对应于泵浦时段T1。在泵浦时段T1中，可以导通图7中的信号选择电路220A的第一传输门TG1。即，振荡信号OSC可以被输出到信号输出电路230A。因此，信号输出电路230A可以基于振荡信号OSC生成第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2。随后，图6中的泵浦电路300A可以基于第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2生成泵浦电压V_PMP。
接下来，在维持时段T2中，操作时段信息INF_T可以具有逻辑“低”。此时，可以禁用图6中的振荡电路100A的振荡操作。同时，图7中的边沿生成电路210A可以基于比较信号VCMP在输出信号OUT中顺序地生成转变为逻辑“高”的边沿以及转变为逻辑“低”的边沿。随后，在维持时段T2中，可以导通图7中的信号选择电路220A的第二传输门TG2。即，边沿生成电路210A的输出信号OUT可以被输出到信号输出电路230A。因此，信号输出电路230A可以基于边沿生成电路210A的输出信号OUT生成第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2。从图8可以看出，第一泵浦驱动信号CK_P1可以包括基于在时间点①处使能的比较信号VCMP转变为逻辑“高”的边沿并且基本维持逻辑“高”。此外，第二泵浦驱动信号CK_P2可以包括转变为逻辑“低”的边沿并且基本维持逻辑“低”。随后，第一泵浦驱动信号CK_P1可以包括基于在时间点②处使能的比较信号VCMP转变为逻辑“低”的边沿并且基本维持逻辑“低”。此外，第二泵浦驱动信号CK_P2可以包括转变为逻辑“高”的边沿并且基本维持逻辑“高”。图6中的泵浦电路300A可以基于第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2通过单位泵浦操作生成泵浦电压V_PMP。
根据本公开的实施例的内部电压生成电路能够基于操作时段信息INF_T控制振荡操作。此外，内部电压生成电路能够生成第一泵浦驱动信号CK_P1和第二泵浦驱动信号CK_P2，并且执行单位泵浦操作，每个泵浦驱动信号包括基于比较信号VCMP形成的边沿。
尽管出于说明性目的描述了各种实施例，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求中限定的本公开的精神和范围的情况下，可以进行各种改变和修改。

Claims (18)

1.一种内部电压生成电路，包括：
振荡电路，基于使能信号生成振荡信号；
信号生成电路，在泵浦时段中生成第一泵浦驱动信号和第二泵浦驱动信号，以对应于所述振荡信号，并且在维持时段中生成所述第一泵浦驱动信号和所述第二泵浦驱动信号，以包括所述振荡信号的第一边沿和第二边沿中的至少一个边沿；以及
泵浦电路，基于所述第一泵浦驱动信号和所述第二泵浦驱动信号，通过泵浦操作生成泵浦电压。
2.根据权利要求1所述的内部电压生成电路，其中所述泵浦电路在所述维持时段中基于所述第一泵浦驱动信号和所述第二泵浦驱动信号执行包括单次泵浦操作的单位泵浦操作。
3.根据权利要求1所述的内部电压生成电路，还包括比较电路，所述比较电路通过将对应于所述泵浦电压的目标电压的参考电压与所述泵浦电压进行比较来生成比较信号。
4.根据权利要求3所述的内部电压生成电路，其中所述信号生成电路包括：
边沿检测电路，通过在所述维持时段中检测所述振荡信号的所述第一边沿和所述第二边沿来生成边沿检测信号；
信号传输电路，基于所述边沿检测信号和所述比较信号来将所述振荡信号作为第一振荡信号和第二振荡信号传输；以及
信号输出电路，基于所述第一振荡信号和所述第二振荡信号生成所述第一泵浦驱动信号和所述第二泵浦驱动信号。
5.根据权利要求4所述的内部电压生成电路，其中所述信号传输电路在所述泵浦时段中输出所述振荡信号作为所述第一振荡信号和所述第二振荡信号，并且在所述维持时段中输出所述振荡信号的所述第一边沿和所述第二边沿中的至少一个边沿作为所述第一振荡信号和所述第二振荡信号。
6.根据权利要求4所述的内部电压生成电路，其中所述信号输出电路包括：
锁存电路，接收所述第一振荡信号和所述第二振荡信号以执行锁存操作；以及
输出电路，基于所述锁存电路的输出信号输出所述第一泵浦驱动信号和所述第二泵浦驱动信号。
7.根据权利要求6所述的内部电压生成电路，其中基于所述第一振荡信号置位所述锁存操作，并且基于所述第二振荡信号复位所述锁存操作。
8.根据权利要求6所述的内部电压生成电路，其中所述边沿检测电路通过将所述锁存电路的所述输出信号的逻辑电平与所述振荡信号的逻辑电平进行比较来生成所述边沿检测信号。
9.根据权利要求1所述的内部电压生成电路，其中所述泵浦电路包括：
充电/放电电路，基于所述第一泵浦驱动信号对第一充电/放电节点进行充电和放电，并且基于所述第二泵浦驱动信号对第二充电/放电节点进行充电和放电；以及
泵浦输出电路，基于所述第一泵浦驱动信号输出被存储在所述第一充电/放电节点中的电荷作为所述泵浦电压，并且基于所述第二泵浦驱动信号输出被存储在所述第二充电/放电节点中的电荷作为所述泵浦电压。
10.一种内部电压生成电路，包括：
振荡电路，基于使能信号通过振荡操作生成振荡信号；
信号生成电路，在泵浦时段中生成第一泵浦驱动信号和第二泵浦驱动信号，以对应于所述振荡信号，并且在维持时段中生成所述第一泵浦驱动信号和所述第二泵浦驱动信号，以基于比较信号形成边沿；
泵浦电路，基于所述第一泵浦驱动信号和所述第二泵浦驱动信号，通过泵浦操作生成泵浦电压；以及
比较电路，通过将所述泵浦电压与对应于所述泵浦电压的目标电压的参考电压进行比较来生成所述比较信号。
11.根据权利要求10所述的内部电压生成电路，其中所述振荡电路的所述振荡操作在所述泵浦时段中被使能，并且在所述维持时段中被禁用。
12.根据权利要求10所述的内部电压生成电路，其中所述第一泵浦驱动信号的逻辑电平和所述第二泵浦驱动信号的逻辑电平在所述维持时段中基于所述比较信号而转变。
13.根据权利要求10所述的内部电压生成电路，其中所述泵浦电路在所述维持时段中基于所述第一泵浦驱动信号和所述第二泵浦驱动信号执行包括单次泵浦操作的单位泵浦操作。
14.根据权利要求10所述的内部电压生成电路，还包括时段设置电路，所述时段设置电路基于所述使能信号和所述比较信号生成指示所述泵浦时段和所述维持时段的操作时段信息。
15.根据权利要求10所述的内部电压生成电路，其中所述信号生成电路包括：
边沿生成电路，基于所述比较信号在输出信号上生成边沿；
信号选择电路，基于所述操作时段信息输出所述振荡信号或所述边沿生成电路的输出信号；以及
信号输出电路，基于所述信号选择电路的输出信号生成所述第一泵浦驱动信号和所述第二泵浦驱动信号。
16.根据权利要求15所述的内部电压生成电路，其中所述边沿生成电路基于所述比较信号，在所述输出信号上顺序地生成转变为第一逻辑电平的第一边沿和转变为第二逻辑电平的第二边沿。
17.根据权利要求10所述的内部电压生成电路，其中所述泵浦电路包括：
充电/放电电路，基于所述第一泵浦驱动信号对第一充电/放电节点进行充电和放电，并且基于所述第二泵浦驱动信号对第二充电/放电节点进行充电和放电；以及
泵浦输出电路，基于所述第一泵浦驱动信号输出被存储在所述第一充电/放电节点中的电荷作为所述泵浦电压，并且基于所述第二泵浦驱动信号输出被存储在所述第二充电/放电节点中的电荷作为所述泵浦电压。
18.一种泵浦电压的方法，所述方法包括：
生成驱动信号；以及
每当所述驱动信号转变时，执行单次泵浦操作以泵浦所述电压，
其中所述驱动信号的所述生成包括：
生成振荡直到所述泵浦电压达到目标电压为止的所述驱动信号，以及
在所述泵浦电压达到所述目标电压之后，生成每当所述泵浦电压变得低于所述目标电压时转变的所述驱动信号。
CN202110652119.7A 2020-12-01 2021-06-11 内部电压生成电路 Pending CN114582383A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200165765A KR20220076850A (ko) 2020-12-01 2020-12-01 내부 전압 생성 회로
KR10-2020-0165765 2020-12-01

Publications (1)

Publication Number Publication Date
CN114582383A true CN114582383A (zh) 2022-06-03

Family

ID=81589054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110652119.7A Pending CN114582383A (zh) 2020-12-01 2021-06-11 内部电压生成电路

Country Status (3)

Country Link
US (1) US11336176B1 (zh)
KR (1) KR20220076850A (zh)
CN (1) CN114582383A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230057051A1 (en) * 2021-08-20 2023-02-23 Semiconductor Components Industries, Llc Self clocked low power doubling charge pump

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04222455A (ja) * 1990-12-20 1992-08-12 Nec Corp インタフェース回路
JP2002032987A (ja) * 2000-07-18 2002-01-31 Mitsubishi Electric Corp 内部電圧発生回路
US6525949B1 (en) * 2000-12-22 2003-02-25 Matrix Semiconductor, Inc. Charge pump circuit
EP1492218B1 (en) * 2003-06-24 2006-03-29 STMicroelectronics S.r.l. Low-consumption regulator for a charge pump voltage generator
JP4257196B2 (ja) * 2003-12-25 2009-04-22 株式会社東芝 半導体装置および半導体装置の駆動方法
KR100858875B1 (ko) * 2007-04-18 2008-09-17 주식회사 하이닉스반도체 내부전원 생성장치
TWI327816B (en) * 2007-04-27 2010-07-21 Mstar Semiconductor Inc A voltage providing circuit and a related method of which
KR100900785B1 (ko) 2007-05-14 2009-06-02 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생기 및 발생방법
KR100927406B1 (ko) 2008-02-29 2009-11-19 주식회사 하이닉스반도체 내부 전압 생성 회로
KR101313819B1 (ko) 2011-06-09 2013-09-30 에스케이하이닉스 주식회사 내부 전압 생성 회로 및 그의 동작 방법
US9219427B2 (en) * 2012-10-11 2015-12-22 Semtech Corporation Reduction of electrostatic discharge effects in charge-pump elevator ladder
US9196367B2 (en) * 2014-04-02 2015-11-24 Ememory Technology Inc. Non-volatile memory apparatus and erasing method thereof
TWI607623B (zh) * 2016-10-07 2017-12-01 新唐科技股份有限公司 切換式電容型直流轉直流轉換器及其控制方法

Also Published As

Publication number Publication date
US20220172752A1 (en) 2022-06-02
KR20220076850A (ko) 2022-06-08
US11336176B1 (en) 2022-05-17

Similar Documents

Publication Publication Date Title
US7521978B2 (en) Clock driver
US7492232B2 (en) Oscillator circuit, semiconductor device and semiconductor memory device provided with the oscillator circuit, and control method of the oscillator circuit
US6525595B2 (en) Booster, IC card having the same, and electronic equipment having the same
US6545529B2 (en) High voltage generating circuit
KR100725380B1 (ko) 반도체 메모리 장치의 전압 발생 회로, 이를 포함하는반도체 메모리 장치 및 반도체 메모리 장치의 전압 발생방법
US6724242B2 (en) Pump circuits and methods for integrated circuits including first and second oscillators and first and second pumps
US7439792B2 (en) High voltage generation circuit and semiconductor device having the same
KR100279296B1 (ko) 승압 전압 발생 회로
CN114582383A (zh) 内部电压生成电路
KR20230020797A (ko) 차지 펌프 회로를 포함하는 반도체 장치
US6838928B2 (en) Boosting circuit configured with plurality of boosting circuit units in series
US7053689B2 (en) High voltage switch circuit
US20040000945A1 (en) Pumping circuit
CN112117896B (zh) 包括电荷泵电路的半导体装置及其操作方法
US7221573B2 (en) Voltage up converter
KR100418719B1 (ko) 플래쉬 메모리 장치의 펌핑 회로
KR100908536B1 (ko) 고전압 발생기의 전류 소모 방지 장치
US8035442B2 (en) Semiconductor device
KR100525918B1 (ko) 워드라인 스위치 회로
KR20050055212A (ko) 반도체 장치의 딜레이 회로
KR20060062793A (ko) 반도체 메모리 소자의 전압 발생 장치
KR20000007645A (ko) 고전압 발생 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination