CN114579057A - 缓存设备的校验数据的存储方法、存储装置及存储系统 - Google Patents
缓存设备的校验数据的存储方法、存储装置及存储系统 Download PDFInfo
- Publication number
- CN114579057A CN114579057A CN202210242820.6A CN202210242820A CN114579057A CN 114579057 A CN114579057 A CN 114579057A CN 202210242820 A CN202210242820 A CN 202210242820A CN 114579057 A CN114579057 A CN 114579057A
- Authority
- CN
- China
- Prior art keywords
- storage
- memory
- check data
- data
- pages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 238000012545 processing Methods 0.000 claims abstract description 70
- 238000013500 data storage Methods 0.000 claims abstract description 17
- 230000015654 memory Effects 0.000 claims description 128
- 230000002441 reversible effect Effects 0.000 abstract description 9
- 230000006870 function Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0608—Saving storage space on storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请提供了一种缓存设备的校验数据的存储方法、存储装置及存储系统，缓存设备包括存储芯片，存储芯片包括多个存储平面，各存储平面均具有校验数据存储区，存储平面包括按照预定编号规则进行编号的多个第一存储页，该缓存设备的校验数据的存储方法包括：将缓存设备中编号相同的各第一存储页的数据进行预定处理，得到可逆处理的校验数据；将校验数据写入存储设备。本申请的该方法在保证了数据可靠性的同时，保证了校验数据占用的存储设备的存储空间较小。
Description
技术领域
本申请涉及存储器领域，具体而言，涉及一种缓存设备的校验数据的存储方法、存储装置、计算机可读存储介质、缓存设备及存储系统。
背景技术
随着NAND Flash(闪存)density(密度)的增加，系统存储产品会为了增加数据的可靠性，除了ECC(Error Correcting Code，错误校验码)技术保护，也会增加RAID(Redundant Arrays of Independent Disks，独立磁盘冗余阵列)奇偶校验(ParityCheck)，独立磁盘冗余阵列的奇偶校验算法也越来越重要。
现在每个CE(Chip Enable，存储芯片)下的plane(层)数目越来越多，plane之间会共享一些资源，所以容易产生plane间的干扰，比如一个plane发生了问题，可能会导致同一个CE下其他的plane产生问题。
现有技术中同位检查常用的方案有以下两种：
1、将所有的plane相同的page(页)放到同一个Parity Check，如表1所示，如果同一个CE下两个plane同时发生错误时，无法恢复数据；
2、每个plane都有自己独立的RAID tag group(标签群组)的存储空间，如表2所示，这样会使得存储空间按plane数目倍数增长。
表1
表2
因此，亟需一种方法，来保证数据可靠性的同时，保证数据冗余功能占用的NANDFlash的存储空间较小。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种缓存设备的校验数据的存储方法、存储装置、计算机可读存储介质、缓存设备及存储系统，以解决现有技术中数据可靠性较好的存储器件被数据冗余功能占用较大的存储空间的问题。
根据本发明实施例的一个方面，提供了一种缓存设备的校验数据的存储方法，所述缓存设备包括存储芯片，所述存储芯片包括多个存储平面，各所述存储平面均具有校验数据存储区，所述存储平面包括按照预定编号规则进行编号的多个第一存储页，所述方法包括：将所述缓存设备中编号相同的各所述第一存储页的数据进行预定处理，得到可逆处理的校验数据；将所述校验数据写入存储设备。
可选地，所述存储平面的各所述第一存储页分为第一子存储页以及第二子存储页，各所述第二子存储页构成所述校验数据存储区，将所述缓存设备中编号相同的各所述存储页的数据进行预定处理，得到可逆处理的校验数据，包括：将各所述存储平面中编号相同的各所述第一子存储页的数据进行异或处理，得到多个初始校验数据；将各所述初始校验数据存入对应的所述存储平面中编号相同的所述第二子存储页中；将编号相同的各所述初始校验数据进行异或处理，得到所述校验数据。
可选地，在将所述缓存设备中编号相同的各所述第一存储页的数据进行预定处理之前，所述方法还包括：接收上位机发送的预定数据；将所述预定数据存入各所述第一子存储页中。
可选地，所述存储设备包括按照所述预定编号规则进行编号的多个第二存储页，将所述校验数据写入存储设备，包括：将所述校验数据写入对应编号的所述第二存储页。
可选地，所述缓存设备包括SRAM。
可选地，所述存储设备包括NAND Flash。
根据本发明实施例的另一方面，还提供了一种缓存设备的校验数据的存储装置，所述缓存设备包括存储芯片，所述存储芯片包括多个存储平面，各所述存储平面均具有校验数据存储区，所述存储平面包括按照预定编号规则进行编号的多个第一存储页，所述装置包括处理单元以及写入单元，其中，所述处理单元用于将所述缓存设备中编号相同的各所述第一存储页的数据进行预定处理，得到可逆处理的校验数据；所述写入单元用于将所述校验数据写入存储设备。
根据本发明实施例的再一方面，还提供了一种计算机可读存储介质，所述计算机可读存储介质包括存储的程序，其中，所述程序用于执行任一种所述的方法。
根据本发明实施例的又一方面，还提供了一种缓存装置，包括缓存设备以及控制器，所述缓存设备包括存储芯片，所述存储芯片包括多个存储平面，各所述存储平面均具有校验数据存储区，所述存储平面包括按照预定编号规则进行编号的多个第一存储页，所述控制器用于执行任一种所述的方法。
根据本发明实施例的又一方面，还提供了一种存储系统，包括所述的缓存装置以及存储设备。
采用本申请的技术方案，所述缓存设备的校验数据的存储方法中，所述缓存设备包括存储芯片，所述存储芯片包括多个存储平面，各所述存储平面均具有校验数据存储区，所述存储平面包括按照预定编号规则进行编号的多个第一存储页，首先将所述缓存设备中编号相同的各所述第一存储页的数据进行预定处理，得到可逆处理的校验数据；然后将所述校验数据写入存储设备。相比现有技术中数据可靠性较好的存储器件被数据冗余功能占用较大的存储空间的问题，本申请的所述缓存设备的校验数据的存储方法，将缓存设备中的数据进行预定处理，得到可逆处理的校验数据，再将所述校验数据存入存储设备中，这样保证了写入存储设备中的校验数据占用的存储空间较小，从而保证了所述存储设备的数据可靠性的同时，保证了校验数据占用的存储设备的存储空间较小。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了根据本申请的实施例的存储方法的流程示意图；
图2示出了根据本申请的实施例的缓存设备的校验数据的存储装置的示意图；
图3示出了根据本申请的实施例的校验数据的刷写流程图。
30、存储系统；100、上位机；101、随机发生器；102、ECC内存；103、缓存设备；104、临时存储块；105、存储设备；106、控制器。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术中所说的，现有技术中的保证数据可靠性的同时，所需存储空间也会数倍增长，为了解决上述问题，本申请的一种典型的实施方式中，提供了一种缓存设备的校验数据的存储方法、存储装置、计算机可读存储介质、缓存设备及存储系统。
根据本申请的实施例，提供了一种缓存设备的校验数据的存储方法。上述缓存设备包括存储芯片，上述存储芯片包括多个存储平面，各上述存储平面均具有校验数据存储区，上述存储平面包括按照预定编号规则进行编号的多个第一存储页。
图1是根据本申请实施例的缓存设备的校验数据的存储方法的流程图。如图1所示，该方法包括以下步骤：
步骤S101，将上述缓存设备中编号相同的各上述第一存储页的数据进行预定处理，得到可逆处理的校验数据；
步骤S102，将上述校验数据写入存储设备。
上述缓存设备的校验数据的存储方法中，上述缓存设备包括存储芯片，上述存储芯片包括多个存储平面，各上述存储平面均具有校验数据存储区，上述存储平面包括按照预定编号规则进行编号的多个第一存储页，首先将上述缓存设备中编号相同的各上述第一存储页的数据进行预定处理，得到可逆处理的校验数据；然后将上述校验数据写入存储设备。相比现有技术中数据可靠性较好的存储器件被数据冗余功能占用较大的存储空间的问题，本申请的上述缓存设备的校验数据的存储方法，将缓存设备中的数据进行预定处理，得到可逆处理的校验数据，再将上述校验数据存入存储设备中，这样保证了写入存储设备中的校验数据占用的存储空间较小，从而保证了上述存储设备的数据可靠性的同时，保证了校验数据占用的存储设备的存储空间较小。
需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
需要说明的是，上述校验数据用于在上述存储设备中的某些存储页中的数据出现错误时，对错误数据进行纠错以及数据恢复的，保证了存储设备的数据可靠性。上述校验数据是随存储数据的写入一起写入到上述存储设备中的。
根据本申请的一种具体实施例，上述缓存设备中存储平面的各上述第一存储页分为第一子存储页以及第二子存储页，即所有的上述第一存储页中，部分的上述第一存储页为上述第一子存储页，剩余的上述第一存储页为上述第二子存储页，各上述第二子存储页构成上述校验数据存储区，将上述缓存设备中编号相同的各上述存储页的数据进行预定处理，得到可逆处理的校验数据，包括：将各上述存储平面中编号相同的各上述第一子存储页的数据进行异或处理，得到多个初始校验数据；将各上述初始校验数据存入对应的上述存储平面中编号相同的上述第二子存储页中；将编号相同的各上述初始校验数据进行异或处理，得到上述校验数据。将第一子存储页的数据进行异或处理得到初始校验数据，并将此初始校验数据存入第二子存储页，保证了多层烧写时，同一个存储芯片下的多个存储平面之间数据的相互干扰，造成数据出错时，可以根据上述校验数据将错误数据恢复，从而进一步保证了数据可靠性，最后将初始校验处理进行异或处理得到校验数据，进一步地保证了后续将校验数据写入存储设备，不会占用较多的存储空间，从而进一步地兼顾了上述存储设备的数据可靠性较好以及校验数据的空间占用率较小。
上述的异或过程由硬件完成，速度会非常快，且由于采用的是多层烧写方式，所以得到的上述校验数据会暂时存储在上述缓存设备的写缓冲(write buffer)内，等运算完成得到全部的上述校验数据后，一起写入上述存储设备中。
根据本申请的又一种具体实施例，在将上述缓存设备中编号相同的各上述第一存储页的数据进行预定处理之前，上述方法还包括：接收上位机发送的预定数据；将上述预定数据存入各上述第一子存储页中。通过上述缓存设备接收上位机发送的预定数据，且校验数据的运算过程在缓冲设备中进行，这样进一步地避免了上位机直接将预定数据发送给存储设备，在存储设备中进行校验数据运算占用较多空间的问题。
根据本申请的另一种具体实施例，上述存储设备包括按照上述预定编号规则进行编号的多个第二存储页，将上述校验数据写入存储设备，包括：将上述校验数据写入对应编号的上述第二存储页。这样进一步方便了后续存储设备中存储页的数据出现问题时，可以根据对应编号的上述第二存储页校验数据进行数据恢复，从而进一步地保证了存储设备的数据可靠性性。
根据本申请的一种具体实施例，上述缓存设备包括SRAM。当然，上述缓存设备不限于上述的SRAM，其还可以包括现有技术中任意可行的其他缓存设备，如DRAM等。
具体地，上述缓存设备为SRAM。
根据本申请的另一种具体实施例，上述存储设备包括NAND Flash。当然，上述存储设备不限于上述的NAND Flash，其还可以包括现有技术中任意可行的其他存储器。
具体地，存储设备为NAND Flash。
在实际的应用过程中，上述缓存设备的存储芯片数量与上述存储设备的存储芯片数量相同，上述缓存设备的存储平面数量与上述存储设备的存储平面数量相同，上述缓存设备的存储页数量与上述存储设备的存储页数量相同。缓存设备的校验数据的存储开销不变的情况下，可以在存储设备中节约较多的校验数据的存储空间，存储设备的存储平面的数量越多会越占优势。具体地，在本申请的缓存设备的校验数据的存储开销如表2所示的情况下，即上述缓存设备包括4个存储芯片，每个存储芯片包括2个存储平面，每个存储平面包括1152个存储页，需要128个存储页来存储校验数据，相应的，上述存储设备也包括4个存储芯片，每个存储芯片也包括2个存储平面时，而上述存储设备只需要64个存储页来存储校验数据，比现有技术的128个存储页相比存储空间减少了50％。当上述存储设备包括4个存储芯片，每个存储芯片包括4个存储平面时，只需要64个存储页来存储上述校验数据，比现有技术中的256个存储页相比，存储空间减少了75％。
本申请实施例还提供了一种缓存设备的校验数据的存储装置，上述缓存设备包括存储芯片，上述存储芯片包括多个存储平面，各上述存储平面均具有校验数据存储区，上述存储平面包括按照预定编号规则进行编号的多个第一存储页。需要说明的是，本申请实施例的缓存设备的校验数据的存储装置可以用于执行本申请实施例所提供的用于缓存设备的校验数据的存储方法。以下对本申请实施例提供的缓存设备的校验数据的存储装置进行介绍。
图2是根据本申请实施例的缓存设备的校验数据的存储装置的示意图。如图2所示，该装置包括：处理单元10以及写入单元20，其中，上述处理单元10用于将上述缓存设备中编号相同的各上述第一存储页的数据进行预定处理，得到可逆处理的校验数据；上述写入单元20用于将上述校验数据写入存储设备。
上述缓存设备的校验数据的存储装置中，上述缓存设备包括存储芯片，上述存储芯片包括多个存储平面，各上述存储平面均具有校验数据存储区，上述存储平面包括按照预定编号规则进行编号的多个第一存储页，通过处理单元将上述缓存设备中编号相同的各上述第一存储页的数据进行预定处理，得到可逆处理的校验数据；通过写入单元将上述校验数据写入存储设备。相比现有技术中数据可靠性较好的存储器件被数据冗余功能占用较大的存储空间的问题，本申请的上述缓存设备的校验数据的存储装置，将缓存设备中的数据进行预定处理，得到可逆处理的校验数据，再将上述校验数据存入存储设备中，这样保证了写入存储设备中的校验数据占用的存储空间较小，从而保证了上述存储设备的数据可靠性的同时，保证了校验数据占用的存储设备的存储空间较小。
需要说明的是，上述校验数据用于在上述存储设备中的某些存储页中的数据出现错误时，对错误数据进行纠错以及数据恢复的，保证了存储设备的数据可靠性。上述校验数据是随存储数据的写入一起写入到上述存储设备中的。
根据本申请的一种具体实施例，上述缓存设备中存储平面的各上述第一存储页分为第一子存储页以及第二子存储页，即所有的上述第一存储页中，部分的上述第一存储页为上述第一子存储页，剩余的上述第一存储页为上述第二子存储页，各上述第二子存储页构成上述校验数据存储区，上述处理单元包括第一处理模块、写入模块以及第二处理模块，其中，上述第一处理模块用于将各上述存储平面中编号相同的各上述第一子存储页的数据进行异或处理，得到多个初始校验数据；上述写入模块用于将各上述初始校验数据存入对应的上述存储平面中编号相同的上述第二子存储页中；上述第二处理模块用于将编号相同的各上述初始校验数据进行异或处理，得到上述校验数据。将第一子存储页的数据进行异或处理得到初始校验数据，并将此初始校验数据存入第二子存储页，保证了多层烧写时，同一个存储芯片下的多个存储平面之间数据的相互干扰，造成数据出错时，可以根据上述校验数据将错误数据恢复，从而进一步保证了数据可靠性，最后将初始校验处理进行异或处理得到校验数据，进一步地保证了后续将校验数据写入存储设备，不会占用较多的存储空间，从而进一步地兼顾了上述存储设备的数据可靠性较好以及校验数据的空间占用率较小。
上述的异或过程由硬件完成，速度会非常快，且由于采用的是多层烧写方式，所以得到的上述校验数据会暂时存储在上述缓存设备的写缓冲(write buffer)内，等运算完成得到全部的上述校验数据后，一起写入上述存储设备中。
根据本申请的又一种具体实施例，上述装置还包括接收单元以及存储单元，其中，上述接收单元用于在将上述缓存设备中编号相同的各上述第一存储页的数据进行预定处理之前，接收上位机发送的预定数据；上述存储单元用于将上述预定数据存入各上述第一子存储页中。通过上述缓存设备接收上位机发送的预定数据，且校验数据的运算过程在缓冲设备中进行，这样进一步地避免了上位机直接将预定数据发送给存储设备，在存储设备中进行校验数据运算占用较多空间的问题。
根据本申请的另一种具体实施例，上述存储设备包括按照上述预定编号规则进行编号的多个第二存储页，上述写入单元包括写入模块，上述写入模块用于将上述校验数据写入对应编号的上述第二存储页。这样进一步方便了后续存储设备中存储页的数据出现问题时，可以根据对应编号的上述第二存储页校验数据进行数据恢复，从而进一步地保证了存储设备的数据可靠性性。
根据本申请的一种具体实施例，上述缓存设备包括SRAM。当然，上述缓存设备不限于上述的SRAM，其还可以包括现有技术中任意可行的其他缓存设备，如DRAM等。
具体地，上述缓存设备为SRAM。
根据本申请的另一种具体实施例，上述存储设备包括NAND Flash。当然，上述存储设备不限于上述的NAND Flash，其还可以包括现有技术中任意可行的其他存储器。
具体地，存储设备为NAND Flash。
上述缓存设备的校验数据的存储装置包括处理器和存储器，上述处理单元以及上述写入单元等单元均作为程序单元存储在存储器中，由处理器执行存储在存储器中的上述程序单元来实现相应的功能。
处理器中包含内核，由内核去存储器中调取相应的程序单元。内核可以设置一个或以上，通过调整内核参数来解决现有技术中确保数据可靠性的同时，所需存储空间也会数倍增长的问题。
存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)，存储器包括至少一个存储芯片。
本发明实施例提供了一种计算机可读存储介质，上述计算机可读存储介质包括存储的程序，该程序被处理器执行时实现上述缓存设备的校验数据的存储方法。
本发明实施例提供了一种处理器，上述处理器用于运行程序，其中，上述程序运行时执行上述缓存设备的校验数据的存储方法。
本发明实施例提供了一种设备，设备包括处理器、存储器及存储在存储器上并可在处理器上运行的程序，处理器执行程序时实现至少以下步骤：
步骤S101，将上述缓存设备中编号相同的各上述第一存储页的数据进行预定处理，得到可逆处理的校验数据；
步骤S102，将上述校验数据写入存储设备。
本文中的设备可以是服务器、PC、PAD、手机等。
本申请还提供了一种计算机程序产品，当在数据处理设备上执行时，适于执行初始化有至少如下方法步骤的程序：
步骤S101，将上述缓存设备中编号相同的各上述第一存储页的数据进行预定处理，得到可逆处理的校验数据；
步骤S102，将上述校验数据写入存储设备。
本申请的再一种典型的实施例中，还提供了一种缓存装置，包括缓存设备以及控制器，上述缓存设备包括存储芯片，上述存储芯片包括多个存储平面，各上述存储平面均具有校验数据存储区，上述存储平面包括按照预定编号规则进行编号的多个第一存储页，上述控制器用于执行任一种上述的方法。
上述的缓存装置包括缓存设备以及控制器，上述控制器用于执行任一种上述的方法，上述方法首先将上述缓存设备中编号相同的各上述第一存储页的数据进行预定处理，得到可逆处理的校验数据；然后将上述校验数据写入存储设备。相比现有技术中数据可靠性较好的存储器件被数据冗余功能占用较大的存储空间的问题，本申请的上述缓存装置，通过上述控制器将缓存设备中的数据进行预定处理，得到可逆处理的校验数据，再将上述校验数据存入存储设备中，这样保证了写入存储设备中的校验数据占用的存储空间较小，从而保证了上述存储设备的数据可靠性的同时，保证了校验数据占用的存储设备的存储空间较小。
根据本申请的另一种典型的实施例，还提供了一种存储系统，包括上述的缓存装置以及存储设备。
上述存储系统包括上述的缓存装置以及存储设备，上述缓存装置包括控制器以及缓存设备，上述控制器用于执行任一种上述的方法。相比现有技术中数据可靠性较好的存储器件被数据冗余功能占用较大的存储空间的问题，本申请的上述存储系统，上述控制器将缓存设备中的数据进行预定处理，得到可逆处理的校验数据，再将上述校验数据存入存储设备中，这样保证了写入存储设备中的校验数据占用的存储空间较小，从而保证了上述存储设备的数据可靠性的同时，保证了校验数据占用的存储设备的存储空间较小，进而在保证了整个存储系统的数据可靠性较好的同时，保证了校验数据占用整个存储系统的存储空间较小。
具体地，如图3所示，上述存储系统30包括控制器106、缓存设备103以及存储设备105，上述存储系统还包括ECC内存102，上述上位机100通过随机发生器101将用户数据写入上述缓存设备103中以及上述ECC内存102中，缓存设备103备包括存储芯片，上述存储芯片包括多个存储平面，各上述存储平面均具有校验数据存储区，上述存储平面包括按照预定编号规则进行编号的多个第一存储页，上述控制器将上述缓存设备中编号相同的各上述第一存储页的数据进行预定处理，得到可逆处理的校验数据，再将上述校验数据写入存储设备105中的临时存储块104，上述ECC内存102将用户数据以及对应的ECC码写入上述存储设备105中。上述缓存设备可以为SRAM，上述存储设备可以为NAND Flash。
需要说明的是，上述控制器是系统级的控制器。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如上述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例上述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的上述缓存设备的校验数据的存储方法中，上述缓存设备包括存储芯片，上述存储芯片包括多个存储平面，各上述存储平面均具有校验数据存储区，上述存储平面包括按照预定编号规则进行编号的多个第一存储页，首先将上述缓存设备中编号相同的各上述第一存储页的数据进行预定处理，得到可逆处理的校验数据；然后将上述校验数据写入存储设备。相比现有技术中数据可靠性较好的存储器件被数据冗余功能占用较大的存储空间的问题，本申请的上述缓存设备的校验数据的存储方法，将缓存设备中的数据进行预定处理，得到可逆处理的校验数据，再将上述校验数据存入存储设备中，这样保证了写入存储设备中的校验数据占用的存储空间较小，从而保证了上述存储设备的数据可靠性的同时，保证了校验数据占用的存储设备的存储空间较小。
2)、本申请的上述缓存设备的校验数据的存储装置中，上述缓存设备包括存储芯片，上述存储芯片包括多个存储平面，各上述存储平面均具有校验数据存储区，上述存储平面包括按照预定编号规则进行编号的多个第一存储页，通过处理单元将上述缓存设备中编号相同的各上述第一存储页的数据进行预定处理，得到可逆处理的校验数据；通过写入单元将上述校验数据写入存储设备。相比现有技术中数据可靠性较好的存储器件被数据冗余功能占用较大的存储空间的问题，本申请的上述缓存设备的校验数据的存储装置，将缓存设备中的数据进行预定处理，得到可逆处理的校验数据，再将上述校验数据存入存储设备中，这样保证了写入存储设备中的校验数据占用的存储空间较小，从而保证了上述存储设备的数据可靠性的同时，保证了校验数据占用的存储设备的存储空间较小。
3)、本申请的上述的缓存装置包括缓存设备以及控制器，上述控制器用于执行任一种上述的方法，上述方法首先将上述缓存设备中编号相同的各上述第一存储页的数据进行预定处理，得到可逆处理的校验数据；然后将上述校验数据写入存储设备。相比现有技术中数据可靠性较好的存储器件被数据冗余功能占用较大的存储空间的问题，本申请的上述缓存装置，通过上述控制器将缓存设备中的数据进行预定处理，得到可逆处理的校验数据，再将上述校验数据存入存储设备中，这样保证了写入存储设备中的校验数据占用的存储空间较小，从而保证了上述存储设备的数据可靠性的同时，保证了校验数据占用的存储设备的存储空间较小。
4)、本申请的上述存储系统包括上述的缓存装置以及存储设备，上述缓存装置包括控制器以及缓存设备，上述控制器用于执行任一种上述的方法。相比现有技术中数据可靠性较好的存储器件被数据冗余功能占用较大的存储空间的问题，本申请的上述存储系统，上述控制器将缓存设备中的数据进行预定处理，得到可逆处理的校验数据，再将上述校验数据存入存储设备中，这样保证了写入存储设备中的校验数据占用的存储空间较小，从而保证了上述存储设备的数据可靠性的同时，保证了校验数据占用的存储设备的存储空间较小，进而在保证了整个存储系统的数据可靠性较好的同时，保证了校验数据占用整个存储系统的存储空间较小。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种缓存设备的校验数据的存储方法，所述缓存设备包括存储芯片，所述存储芯片包括多个存储平面，各所述存储平面均具有校验数据存储区，所述存储平面包括按照预定编号规则进行编号的多个第一存储页，其特征在于，所述方法包括：
将所述缓存设备中编号相同的各所述第一存储页的数据进行预定处理，得到可逆处理的校验数据；
将所述校验数据写入存储设备。
2.根据权利要求1所述的方法，其特征在于，所述存储平面的各所述第一存储页分为第一子存储页以及第二子存储页，各所述第二子存储页构成所述校验数据存储区，将所述缓存设备中编号相同的各所述存储页的数据进行预定处理，得到可逆处理的校验数据，包括：
将各所述存储平面中编号相同的各所述第一子存储页的数据进行异或处理，得到多个初始校验数据；
将各所述初始校验数据存入对应的所述存储平面中编号相同的所述第二子存储页中；
将编号相同的各所述初始校验数据进行异或处理，得到所述校验数据。
3.根据权利要求2所述的方法，其特征在于，在将所述缓存设备中编号相同的各所述第一存储页的数据进行预定处理之前，所述方法还包括：
接收上位机发送的预定数据；
将所述预定数据存入各所述第一子存储页中。
4.根据权利要求1所述的方法，其特征在于，所述存储设备包括按照所述预定编号规则进行编号的多个第二存储页，将所述校验数据写入存储设备，包括：
将所述校验数据写入对应编号的所述第二存储页。
5.根据权利要求1至4中任一项所述的方法，其特征在于，所述缓存设备包括SRAM。
6.根据权利要求1至4中任一项所述的方法，其特征在于，所述存储设备包括NANDFlash。
7.一种缓存设备的校验数据的存储装置，所述缓存设备包括存储芯片，所述存储芯片包括多个存储平面，各所述存储平面均具有校验数据存储区，所述存储平面包括按照预定编号规则进行编号的多个第一存储页，其特征在于，所述装置包括：
处理单元，用于将所述缓存设备中编号相同的各所述第一存储页的数据进行预定处理，得到可逆处理的校验数据；
写入单元，用于将所述校验数据写入存储设备。
8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质包括存储的程序，其中，所述程序执行权利要求1至6中任意一项所述的方法。
9.一种缓存装置，其特征在于，包括：缓存设备以及控制器，所述缓存设备包括存储芯片，所述存储芯片包括多个存储平面，各所述存储平面均具有校验数据存储区，所述存储平面包括按照预定编号规则进行编号的多个第一存储页，所述控制器用于执行权利要求1至6中任一项所述的方法。
10.一种存储系统，其特征在于，包括：
权利要求9所述的缓存装置；
存储设备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210242820.6A CN114579057B (zh) | 2022-03-11 | 2022-03-11 | 缓存设备的校验数据的存储方法、存储装置及存储系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210242820.6A CN114579057B (zh) | 2022-03-11 | 2022-03-11 | 缓存设备的校验数据的存储方法、存储装置及存储系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114579057A true CN114579057A (zh) | 2022-06-03 |
| CN114579057B CN114579057B (zh) | 2024-05-14 |
Family
ID=81780502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210242820.6A Active CN114579057B (zh) | 2022-03-11 | 2022-03-11 | 缓存设备的校验数据的存储方法、存储装置及存储系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114579057B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150363336A1 (en) * | 2014-06-13 | 2015-12-17 | Samsung Electronics Co., Ltd. | Memory device, memory system, and method of operating memory system |
| US20170091022A1 (en) * | 2015-09-25 | 2017-03-30 | Jawad B. Khan | Techniques to Recover Data Using Exclusive OR (XOR) Parity Information |
| US20170185532A1 (en) * | 2015-12-24 | 2017-06-29 | Intel Corporation | Memory integrity with error detection and correction |
| US20190065309A1 (en) * | 2017-08-30 | 2019-02-28 | Silicon Motion, Inc. | Data Storage Device and Operating Method Therefor |
| CN110658994A (zh) * | 2019-09-03 | 2020-01-07 | 苏州浪潮智能科技有限公司 | 一种基于hdd和ssd混合磁盘阵列的数据处理方法及装置 |
| CN110750467A (zh) * | 2019-10-22 | 2020-02-04 | 深圳芯邦科技股份有限公司 | 一种Nand Flash中干扰页的检测方法、系统 |
| US20200218605A1 (en) * | 2019-01-08 | 2020-07-09 | Western Digital Technologies, Inc. | Xor recovery schemes utilizing external memory |
| CN113342577A (zh) * | 2021-06-24 | 2021-09-03 | 长江存储科技有限责任公司 | 存储设备及其数据恢复方法 |
| US11138071B1 (en) * | 2020-06-22 | 2021-10-05 | Western Digital Technologies, Inc. | On-chip parity buffer management for storage block combining in non-volatile memory |
-
2022
- 2022-03-11 CN CN202210242820.6A patent/CN114579057B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150363336A1 (en) * | 2014-06-13 | 2015-12-17 | Samsung Electronics Co., Ltd. | Memory device, memory system, and method of operating memory system |
| US20170091022A1 (en) * | 2015-09-25 | 2017-03-30 | Jawad B. Khan | Techniques to Recover Data Using Exclusive OR (XOR) Parity Information |
| US20170185532A1 (en) * | 2015-12-24 | 2017-06-29 | Intel Corporation | Memory integrity with error detection and correction |
| US20190065309A1 (en) * | 2017-08-30 | 2019-02-28 | Silicon Motion, Inc. | Data Storage Device and Operating Method Therefor |
| US20200218605A1 (en) * | 2019-01-08 | 2020-07-09 | Western Digital Technologies, Inc. | Xor recovery schemes utilizing external memory |
| CN110658994A (zh) * | 2019-09-03 | 2020-01-07 | 苏州浪潮智能科技有限公司 | 一种基于hdd和ssd混合磁盘阵列的数据处理方法及装置 |
| CN110750467A (zh) * | 2019-10-22 | 2020-02-04 | 深圳芯邦科技股份有限公司 | 一种Nand Flash中干扰页的检测方法、系统 |
| US11138071B1 (en) * | 2020-06-22 | 2021-10-05 | Western Digital Technologies, Inc. | On-chip parity buffer management for storage block combining in non-volatile memory |
| CN113342577A (zh) * | 2021-06-24 | 2021-09-03 | 长江存储科技有限责任公司 | 存储设备及其数据恢复方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114579057B (zh) | 2024-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6422600B2 (ja) | メモリにおけるストライプマッピング | |
| US10365983B1 (en) | Repairing raid systems at per-stripe granularity | |
| JP5364807B2 (ja) | メモリコントローラ及び不揮発性記憶装置 | |
| CN107678695B (zh) | 基于可用存储器空间选择冗余存储配置 | |
| US9058288B2 (en) | Redundant storage in non-volatile memory by storing redundancy information in volatile memory | |
| US10783025B2 (en) | Method and apparatus for predictive failure handling of interleaved dual in-line memory modules | |
| US9361036B2 (en) | Correction of block errors for a system having non-volatile memory | |
| CN101567211A (zh) | 一种提高磁盘可用性的方法和磁盘阵列控制器 | |
| US20120324148A1 (en) | System and method of protecting metadata from nand flash failures | |
| US10860423B2 (en) | Method and apparatus for performing dynamic recovery management regarding redundant array of independent disks | |
| US20130166991A1 (en) | Non-Volatile Semiconductor Memory Device Using Mats with Error Detection and Correction and Methods of Managing the Same | |
| KR102179283B1 (ko) | 교체 가능한 메모리 | |
| US9147499B2 (en) | Memory operation of paired memory devices | |
| CN116783654A (zh) | 自适应错误校正以提高系统存储器可靠性、可用性和可服务性（ras） | |
| CN114579057B (zh) | 缓存设备的校验数据的存储方法、存储装置及存储系统 | |
| CN111897676A (zh) | 一种基于数据库索引的文件备份方法及装置 | |
| CN111124290A (zh) | 应用于闪存存储装置的冗余方法及闪存存储装置 | |
| US12118228B2 (en) | Data protection method for memories and memory device thereof | |
| CN112486416B (zh) | 数据处理方法、装置、存储介质及处理器 | |
| US20240211424A1 (en) | Memory expander and computing system including the same | |
| CN117591030A (zh) | 虚拟磁盘阵列的重建方法及装置 | |
| CN114724616A (zh) | 动态随机存取存储器(dram)中的奇偶校验数据 | |
| CN113703684A (zh) | 基于raid的数据存储方法、数据读取方法及存储器系统 | |
| CN117289863A (zh) | RAID buffer的硬件管理实现方法、装置和计算机设备 | |
| CN117591028A (zh) | 磁盘阵列虚拟化方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |