CN114564422B - 用于多通道dram的动态同步刷新控制器和动态同步刷新控制方法 - Google Patents

用于多通道dram的动态同步刷新控制器和动态同步刷新控制方法 Download PDF

Info

Publication number
CN114564422B
CN114564422B CN202210094225.2A CN202210094225A CN114564422B CN 114564422 B CN114564422 B CN 114564422B CN 202210094225 A CN202210094225 A CN 202210094225A CN 114564422 B CN114564422 B CN 114564422B
Authority
CN
China
Prior art keywords
refresh
dram
channel
controller
synchronous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210094225.2A
Other languages
English (en)
Other versions
CN114564422A (zh
Inventor
陈胜刚
扈啸
张洋
李晨
刘畅
曹壮
鲁建壮
孙书为
雷元武
陈小文
刘胜
刘仲
陈海燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN202210094225.2A priority Critical patent/CN114564422B/zh
Publication of CN114564422A publication Critical patent/CN114564422A/zh
Application granted granted Critical
Publication of CN114564422B publication Critical patent/CN114564422B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/287—Multiplexed DMA
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

一种用于多通道DRAM的动态同步刷新控制器及动态同步刷新控制方法，该控制器包括：总线接口，用于提供SoC主机对DRAM同步实时刷新控制器的访问功能；控制寄存器组；同步刷新控制器，用来完成对通道DRAM控制器的刷新功能的禁止和使能，设置通道DRAM控制器的刷新周期和刷新计数器，发送强制刷新请求；刷新监控单元，用来根据总线接口收集的各DRAM通道控制器的刷新状态，实时监控各通道DRAM的刷新状态，计算各通道刷新不可服务间隙出现时间，并与控制寄存器组进行实时对比，并将比较结果实时反馈给同步刷新控制器。该方法基于上述系统来实施。本发明具有结构简单、成本低廉、易实现和推广、可极大降低并行程序等优点。

Description

用于多通道DRAM的动态同步刷新控制器和动态同步刷新控制 方法
技术领域
本发明主要涉及到多核处理器的设计领域，特指一种用于多通道DRAM的动态同步刷新控制器和动态同步刷新控制方法。
背景技术
DRAM存储器由于工艺集成度高、集中访问速率快等原因，一直被大规模用作处理器的外部存储器。在GPU(Graphic Processing Unit)、DSP(Digital Signal Processing)等高性能计算中，DDR(Double Data Rate)存储器、GDDR(Graphic Double Data Rate)存储器和LPDDR(Low Power Double Data Rate)存储器等DRAM存储体得到了广泛应用；近些年还产生了例如HBM(Hight Bandwidth Memory)、HMC(Hybrid Memroy Cube)等新兴的DRAM类存储体应用。
DRAM的存储单元主要部件是电容，一个主要的缺点是数据保持期间电容会缓慢漏电。因此DRAM存储体需要定期进行充电维护，使电容所处电平可保证正确读写。这种操作一般称为刷新。定期的刷新是DRAM控制器的必备功能，完成一次刷新通常需要成百个时钟周期不等；同时按JEDEC规定，一般情况下在64ms内所有的单元都必须刷一遍。刷新期间DRAM不能提供读写服务。因此，所有的DRAM类存储体都有周期性的不可服务时间。
另一方面，为提高供数能力，高性能计算中往往采用以多通道DRAM存储器为外存的复杂的多级存储层次；并采用多种结构的内核、数据搬移机制(如各种DMA)在多个DRAM存储体通道之间进行复杂的数据搬移，期望充分利用DRAM提供的带宽以提供更强大的外存访问带宽。同时，多核协作是高性能计算中的常用模式，各通道DRAM长期、稳定提供均衡的数据服务能力是很多高性能算法性能发挥的关键之一。
另外，特制的DMA多核DMA等数据搬移机制也希望多通道DRAM能稳定提供类似的协调一致的服务。
DRAM的刷新是在SoC(System-on-a-Chip，片上系统)的DRAM控制器的控制下完成的。每个通道的DRAM及DRAM控制器因其物理延迟有所区别，刷新和校准带来的不可服务时间间隙的出现时刻会随着工作时间的推移而在DRAM通道间产生偏斜，从而导致多通道DRAM整体不可服务时间延长，提供数据服务时间缩短，计算部件性能下降。因此，必须在运行时、周期地对多通道DRAM的不可服务时间进行动态修正，使其不可服务时间协调一致。
有从业者在中国专利申请(201610194968.1)中提出了一种DRAM刷新控制器及多通道DRAM同步刷新方法，可以对多通道的DRAM刷新执行同步刷新。但是该技术方案只能在DRAM完成初始化之后进行一次同步，并没有公开随着计算时间的推移，多个DRAM通道失调之后如何解决同步刷新的问题。
发明内容
本发明所解决的技术问题在于：针对现有技术存在的问题，提供一种结构简单、成本低廉、易实现和推广、可极大降低并行程序的用于多通道DRAM的动态同步刷新控制器和动态同步刷新控制方法。
为解决上述技术问题，本发明采用以下技术方案：
一种用于多通道DRAM的动态同步刷新控制器，其包括：
总线接口，用于提供SoC主机对DRAM同步实时刷新控制器的访问功能，用于提供与DRAM通道控制器之间信息通信功能；
控制寄存器组，包括周期更新标志寄存器R0、刷新周期寄存器R1、刷新计数器C0、通道偏差容限寄存器D0；
同步刷新控制器，用来完成对通道DRAM控制器的刷新功能的禁止和使能，设置通道DRAM控制器的刷新周期和刷新计数器，控制向DRAM通道控制器发送强制刷新请求；
刷新监控单元，用来根据总线接口收集的各DRAM通道控制器的刷新状态，实时监控各通道DRAM的刷新状态，计算各通道刷新不可服务间隙出现时间，并与控制寄存器组进行实时对比，并将比较结果实时反馈给同步刷新控制器。
作为本发明方法的进一步改进：所述DRAM通道控制器用来进行DRAM访问协议转换、DRAM刷新和校准控制，并提供从机接口、服务SoC片上总线访问请求。
作为本发明方法的进一步改进：所述总线接口用来支持在多个DRAM通道控制器之间广播请求的功能。
作为本发明方法的进一步改进：所述周期更新标志寄存器R0用于控制将刷新周期寄存器R1中的值更新到刷新控制状态机；所述刷新周期寄存器R1用于保存用户设置的刷新命令的发送周期；所述刷新计数器C0用于同步所有DRAM通道控制器的刷新计数器；所述通道偏差容限寄存器D0用于设置触发动态同步刷新控制的通道偏差阈值。
作为本发明方法的进一步改进：所述同步刷新控制器包含刷新状态机，根据周期更新标志寄存器R0的控制完成对通道DRAM控制器的刷新功能的禁止和使能，设置通道DRAM控制器的刷新周期和刷新计数器，控制向DRAM通道控制器发送强制刷新请求。
作为本发明方法的进一步改进：所述刷新监控单元，根据总线接口收集的各DRAM通道控制器的刷新状态，实时监控各通道DRAM的刷新状态，计算各通道刷新不可服务间隙出现时间，并与通道偏差容限寄存器D0进行实时对比，并将比较结果实时反馈给同步刷新控制单元。
本发明提供一种基于上述DRAM动态刷新控制器的多通道DRAM动态同步刷新控制方法，其包括：
步骤S1：系统初始化；
步骤S2：开启同步刷新；
步骤S3：程序执行及监控刷新偏差；所有DRAM的刷新周期已经处于同步状态，进入多核处理器的正常计算过程；同时，监控每个通道DRAM控制器的刷新命令，测算DRAM通道之间的刷新偏差；当刷新偏差大于预设的容限D0的时候，转入步骤S4，否则停留在步骤S3；
步骤S4：实时动态同步刷新。
作为本发明的进一步改进：所述步骤S1的流程包括：
步骤S101：设定通道间刷新间歇偏差容限；
步骤S102：通过SoC系统的DRAM控制器完成DRAM以及DRAM控制器本身的初始化，DRAM子系统处于可工作状态，但关闭读写请求接收端口。
作为本发明的进一步改进：所述步骤S2的流程包括：
步骤S201：关闭所有通道DRAM控制器的刷新功能；
向刷新周期寄存器R1中写入0，并向更新标志寄存器R0写入“1”，此时刷新计数器C0将重新采用刷新周期；刷新控制器将向通道DRAM控制器发出禁止刷新DRAM请求；
步骤S202：同步开启所有DRAM通道控制器的刷新功能。
作为本发明的进一步改进：
步骤S401：启动一次强制刷新；
步骤S402：广播更新所有DRAM控制器的刷新周期，并强制所有通道刷新计数器重新采样，这会导致后续刷新间隔时间得以同步；
步骤S403：跳转到步骤S3。
与现有技术相比，本发明的优点在于：本发明的DRAM动态同步刷新控制器及多通道DRAM动态同步刷新方法，可以动态跟踪多通道DRAM的刷新不可服务时间的相对偏差情况，动态调整同步刷新，提高系统总体性能。本发明的整体硬件结构简单，成本低廉，易实现和推广，可容易在DRAM通道控制器中集成。
附图说明
图1是典型的多通道DRAM的多核SoC结构示意图。
图2是本发明DRAM动态刷新控制器的结构示意图。
图3是本发明方法的流程示意图。
图4是采用本发明方法和典型DMA访问4个DRAM的流程对比示意图。
具体实施方式
以下结合具体实施例和附图对本发明作进一步详细说明。
本发明的技术方案主要适用于多核SoC，图1是典型的多DRAM通道的片上多核SoC系统，其包含了m个内核(核1-核m)，n个DRAM通道控制器(DCC1-DCCn)以及其他的片内存储器和IO，m个内核通过片上互连与DRAM通道控制器、片内存储器以及其他IO进行数据通信。每个DRAM通道控制器控制一个DRAM存储器的工作，包括初始化、读写、刷新等功能。
如图2所示，本发明的用于多通道DRAM的动态同步刷新控制器，包括：
总线接口，用于提供SoC主机对DRAM同步实时刷新控制器的访问功能，用于提供与DRAM通道控制器之间信息通信功能；进一步，还可用来收集DRAM通道控制器的刷新信息、传递DRAM通道刷新请求等；
控制寄存器组，包括周期更新标志寄存器R0、刷新周期寄存器R1、刷新计数器C0、通道偏差容限寄存器D0；
同步刷新控制器，用来完成对通道DRAM控制器的刷新功能的禁止和使能，设置通道DRAM控制器的刷新周期和刷新计数器，控制向DRAM通道控制器发送强制刷新请求；
刷新监控单元，用来根据总线接口收集的各DRAM通道控制器的刷新状态，实时监控各通道DRAM的刷新状态，计算各通道刷新不可服务间隙出现时间，并与控制寄存器组进行实时对比，并将比较结果实时反馈给同步刷新控制器。
在具体应用实例中，所述总线接口用来支持在多个DRAM通道控制器之间广播请求的功能。
在具体应用实例中，根据实际应用的需要，所述SoC主机可以是SoC中某个处理核，也可以是某个主动外围设备等可以主动访问SoC从机的设备。
在具体应用实例中，所述DRAM通道控制器具备DRAM访问协议转换、DRAM刷新和校准控制，并提供从机接口、服务SoC片上总线访问请求。
在具体应用实例中，所述周期更新标志寄存器R0用于控制将刷新周期寄存器R1中的值更新到刷新控制状态机；所述刷新周期寄存器R1用于保存用户设置的刷新命令的发送周期；所述刷新计数器C0用于同步所有DRAM通道控制器的刷新计数器；所述通道偏差容限寄存器D0用于设置触发动态同步刷新控制的通道偏差阈值。
在具体应用实例中，所述同步刷新控制器包含刷新状态机，根据周期更新标志寄存器R0的控制完成对通道DRAM控制器的刷新功能的禁止和使能，设置通道DRAM控制器的刷新周期和刷新计数器，控制向DRAM通道控制器发送强制刷新请求。
在具体应用实例中，所述刷新监控单元，根据总线接口收集的各DRAM通道控制器的刷新状态，实时监控各通道DRAM的刷新状态，计算各通道刷新不可服务间隙出现时间，并与通道偏差容限寄存器D0进行实时对比，并将比较结果实时反馈给同步刷新控制单元。
如图3所示，本发明进一步提供一种基于上述DRAM动态刷新控制器的多通道DRAM动态同步刷新控制方法，其步骤包括：
步骤S1：系统初始化；
步骤S2：开启同步刷新；
步骤S3：程序执行及监控刷新偏差；所有DRAM的刷新周期已经处于同步状态，进入多核处理器的正常计算过程；同时，监控每个通道DRAM控制器的刷新命令，测算DRAM通道之间的刷新偏差。当刷新偏差大于预设的容限D0的时候，转入步骤S4，否则停留在步骤S3；
步骤S4：实时动态同步刷新。
作为本发明方法的进一步改进：所述步骤1)中，SoC主机依次完成所有DRAM通道控制器的相关配置和DRAM的初始化工作；此时，所有DRAM通道控制器处于非严格同步刷新和校准状态，即对DRAM发生的刷新和校准发生在不同的时刻。
作为本发明方法的进一步改进：所述步骤2.2)中，首先配置所有DRAM通道控制器的刷新周期寄存器，要求刷新周期相同；然后采用广播的方式所有DRAM通道控制器的更新标志寄存器中写入“1”，重新启动所有的周期刷新机制。
在具体应用实例中，所述步骤S1的流程包括：
步骤S101：设定通道间刷新间歇偏差容限。
步骤S102：通过SoC系统的DRAM控制器完成DRAM以及DRAM控制器本身的初始化，DRAM子系统处于可工作状态，但关闭读写请求接收端口。
在具体应用实例中，所述步骤S2的流程包括：
步骤S201：关闭所有通道DRAM控制器的刷新功能；
向刷新周期寄存器R1中写入0，并向更新标志寄存器R0写入“1”，此时刷新计数器C0将重新采用刷新周期；刷新控制器将向通道DRAM控制器发出禁止刷新DRAM请求；
步骤S202：同步开启所有DRAM通道控制器的刷新功能。
在具体应用实例中，所述步骤S4的流程包括：
步骤S401：启动一次强制刷新；
步骤S402：广播更新所有DRAM控制器的刷新周期，并强制所有通道刷新计数器重新采样，这会导致后续刷新间隔时间得以同步；
步骤S403：跳转到步骤S3。
如图4所示，为典型DMA访问4个DRAM通道的两种流程对比示意图示意图。其中图4(a)是未进行多个DRAM通道控制器间刷新和校准同步的DMA访问过程。DMA引擎并行的向4个DRAM发送访问请求，访问请求的目的地以“之”字形在四个DRAM中平均分布。
假定DMA一共要执行16组访问请求，每一组请求包含n个独立的请求。DMA发送请求的时候必须按照顺序发送，前面的请求未发送出去将阻塞后面请求的发送，时间槽i对应一组请求的执行时间。
其执行过程如下：
·时间槽i：DCC0-3依次执行DMA的请求。
·时间槽i+1：DCC0需要对DRAM0执行刷新，无法继续接收请求。DMA对后续DCC1-3的请求也因此阻塞。
·时间槽i+2：DCC0完成刷新和校准，正常执行第4组请求，DCC1-3也可分别继续执行第5、第6、第7组请求。
·时间槽i+3：DCC0执行第8组请求，而DCC1到了刷新和校准时间，暂时挂起DMA的第9组请求。DCC2和DCC3也只能进入等待状态。
·时间槽i+4：DCC2和DCC3挂起DMA导致DCC0继续等待；DCC1完成刷新和校准，正常执行第9组请求；DCC2进入刷新和校准周期，DCC3进入等待状态。
·时间槽i+5：DCC3挂起DMA导致DCC0和DCC1继续等待；DCC1完成刷新和校准，正常执行第10组请求；DCC3进入刷新和校准周期。
·时间槽i+6：由于DMA需要等DCC3将挂起的DMA请求完成并释放DMA通道后，才能继续放松后续请求，所以DCC0-2仍然处于等待状态；DCC3执行第11组DMA请求。
·时间槽i+7：DCC0-3进入正常执行阶段。
参见图4(b)，是执行过多DRAM通道控制器间刷新和校准同步的DMA访问过程，其执行过程如下：
·时间槽i：DCC0-3依次执行DMA的请求。
·时间槽i+1：DCC0-3都需要对DRAM0执行刷新，无法继续接收请求。DMA请求被挂起。
·时间槽i+2：DCC0-3同步完成刷新和校准，继续正常执行第4-7组请求。
·时间槽i+3：正常执行第8-11组请求。
·时间槽i+4：正常执行第12-15组请求。
从图4(a)和图4(b)的执行过程可以看出，未采用本发明的方法的DMA执行过程将需要8个时间槽才能完成该DMA任务，而采用了本发明的方法的相同DMA任务则只需要5个时间槽。
以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (10)

1.一种用于多通道DRAM的动态同步刷新控制器，其特征在于，包括：
总线接口，用于提供SoC主机对DRAM同步实时刷新控制器的访问功能，用于提供与DRAM通道控制器之间信息通信功能；
控制寄存器组，包括周期更新标志寄存器R0、刷新周期寄存器R1、刷新计数器C0、通道偏差容限寄存器D0；
同步刷新控制器，用来完成对通道DRAM控制器的刷新功能的禁止和使能，设置通道DRAM控制器的刷新周期和刷新计数器，控制向DRAM通道控制器发送强制刷新请求；
刷新监控单元，用来根据总线接口收集的各DRAM通道控制器的刷新状态，实时监控各通道DRAM的刷新状态，计算各通道刷新不可服务间隙出现时间，并与控制寄存器组进行实时对比，并将比较结果实时反馈给同步刷新控制器。
2.根据权利要求1所述的用于多通道DRAM的动态同步刷新控制器，其特征在于，所述DRAM通道控制器用来进行DRAM访问协议转换、DRAM刷新和校准控制，并提供从机接口、服务SoC片上总线访问请求。
3.根据权利要求1所述的用于多通道DRAM的动态同步刷新控制器，其特征在于，所述总线接口用来支持在多个DRAM通道控制器之间广播请求的功能。
4.根据权利要求1或2或3所述的用于多通道DRAM的动态同步刷新控制器，其特征在于，所述周期更新标志寄存器R0用于控制将刷新周期寄存器R1中的值更新到刷新控制状态机；所述刷新周期寄存器R1用于保存用户设置的刷新命令的发送周期；所述刷新计数器C0用于同步所有DRAM通道控制器的刷新计数器；所述通道偏差容限寄存器D0用于设置触发动态同步刷新控制的通道偏差阈值。
5.根据权利要求4所述的用于多通道DRAM的动态同步刷新控制器，其特征在于，所述同步刷新控制器包含刷新状态机，根据周期更新标志寄存器R0的控制完成对通道DRAM控制器的刷新功能的禁止和使能，设置通道DRAM控制器的刷新周期和刷新计数器，控制向DRAM通道控制器发送强制刷新请求。
6.根据权利要求4所述的用于多通道DRAM的动态同步刷新控制器，其特征在于，所述刷新监控单元，根据总线接口收集的各DRAM通道控制器的刷新状态，实时监控各通道DRAM的刷新状态，计算各通道刷新不可服务间隙出现时间，并与通道偏差容限寄存器D0进行实时对比，并将比较结果实时反馈给同步刷新控制单元。
7.一种基于上述权利要求1至6任意一项所述的用于多通道DRAM的动态同步刷新控制器的多通道DRAM动态同步刷新控制方法，其特征在于，包括：
步骤S1：系统初始化；
步骤S2：开启同步刷新；
步骤S3：程序执行及监控刷新偏差；所有DRAM的刷新周期已经处于同步状态，进入多核处理器的正常计算过程；同时，监控每个通道DRAM控制器的刷新命令，测算DRAM通道之间的刷新偏差；当刷新偏差大于预设的容限D0的时候，转入步骤S4，否则停留在步骤S3；
步骤S4：实时动态同步刷新。
8.根据权利要求7所述的多通道DRAM动态同步刷新控制方法，其特征在于，所述步骤S1的流程包括：
步骤S101：设定通道间刷新间歇偏差容限；
步骤S102：通过SoC系统的DRAM控制器完成DRAM以及DRAM控制器本身的初始化，DRAM子系统处于可工作状态，但关闭读写请求接收端口。
9.根据权利要求7所述的多通道DRAM动态同步刷新控制方法，其特征在于，所述步骤S2的流程包括：
步骤S201：关闭所有通道DRAM控制器的刷新功能；
向刷新周期寄存器R1中写入0，并向更新标志寄存器R0写入“1”，此时刷新计数器C0将重新采用刷新周期；刷新控制器将向通道DRAM控制器发出禁止刷新DRAM请求；
步骤S202：同步开启所有DRAM通道控制器的刷新功能。
10.根据权利要求7所述的多通道DRAM动态同步刷新控制方法，其特征在于，
步骤S401：启动一次强制刷新；
步骤S402：广播更新所有DRAM控制器的刷新周期，并强制所有通道刷新计数器重新采样，这会导致后续刷新间隔时间得以同步；
步骤S403：跳转到步骤S3。
CN202210094225.2A 2022-01-26 2022-01-26 用于多通道dram的动态同步刷新控制器和动态同步刷新控制方法 Active CN114564422B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210094225.2A CN114564422B (zh) 2022-01-26 2022-01-26 用于多通道dram的动态同步刷新控制器和动态同步刷新控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210094225.2A CN114564422B (zh) 2022-01-26 2022-01-26 用于多通道dram的动态同步刷新控制器和动态同步刷新控制方法

Publications (2)

Publication Number Publication Date
CN114564422A CN114564422A (zh) 2022-05-31
CN114564422B true CN114564422B (zh) 2023-11-21

Family

ID=81713552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210094225.2A Active CN114564422B (zh) 2022-01-26 2022-01-26 用于多通道dram的动态同步刷新控制器和动态同步刷新控制方法

Country Status (1)

Country Link
CN (1) CN114564422B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810235A (zh) * 2016-03-31 2016-07-27 中国人民解放军国防科学技术大学 一种dram刷新控制器及多通道dram同步刷新方法
CN107544832A (zh) * 2016-06-29 2018-01-05 阿里巴巴集团控股有限公司 一种虚拟机进程的监控方法、装置和系统
CN111324235A (zh) * 2020-02-26 2020-06-23 维沃移动通信有限公司 一种屏幕刷新频率调整方法及电子设备
CN113257301A (zh) * 2021-05-25 2021-08-13 翱捷科技股份有限公司 一种自动更新dram刷新间隔的方法及装置
CN113312305A (zh) * 2021-06-15 2021-08-27 西安微电子技术研究所 一种基于fpga的宇航电子系统在轨重构方法及系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102545078B1 (ko) * 2018-10-01 2023-06-19 삼성전자주식회사 디스플레이장치, 그 제어방법 및 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810235A (zh) * 2016-03-31 2016-07-27 中国人民解放军国防科学技术大学 一种dram刷新控制器及多通道dram同步刷新方法
CN107544832A (zh) * 2016-06-29 2018-01-05 阿里巴巴集团控股有限公司 一种虚拟机进程的监控方法、装置和系统
CN111324235A (zh) * 2020-02-26 2020-06-23 维沃移动通信有限公司 一种屏幕刷新频率调整方法及电子设备
CN113257301A (zh) * 2021-05-25 2021-08-13 翱捷科技股份有限公司 一种自动更新dram刷新间隔的方法及装置
CN113312305A (zh) * 2021-06-15 2021-08-27 西安微电子技术研究所 一种基于fpga的宇航电子系统在轨重构方法及系统

Also Published As

Publication number Publication date
CN114564422A (zh) 2022-05-31

Similar Documents

Publication Publication Date Title
US10593391B2 (en) Refresh scheme in a memory controller
CN103198856B (zh) 一种ddr控制器及请求调度方法
CN105810235B (zh) 一种dram刷新控制器及多通道dram同步刷新方法
EP3279899B1 (en) Dram refreshing method, apparatus and system
US11922061B2 (en) Adaptive memory refresh control
US6285616B1 (en) Memory refreshing control apparatus comprising a unique refreshing counter
US5379400A (en) Method and system for determining memory refresh rate
WO2018188083A1 (zh) 内存刷新技术及计算机系统
CN112612596B (zh) 命令调度方法、装置、设备和存储介质
WO2020155074A1 (zh) 一种处理装置、方法及相关设备
CN103632708B (zh) 同步动态随机存储器的自刷新控制装置及方法
CN114564422B (zh) 用于多通道dram的动态同步刷新控制器和动态同步刷新控制方法
CN102339261B (zh) 一种ddr2sdram控制器
CN113297097B (zh) 一种面向封装级多处理器的混合地址编程方法
WO2022198601A1 (zh) 数据写入方法、片上系统芯片及计算机可读存储介质
CN101017467B (zh) 存储器同步方法和刷新控制电路
US10852956B1 (en) Structure of a high-bandwidth-memory command queue of a memory controller with external per-bank refresh and burst reordering
CN103065675B (zh) 存储系统
WO2022178772A1 (zh) 一种存储器的刷新方法、存储器、控制器及存储系统
US9627014B2 (en) Multiple port shared memory
WO2022094267A1 (en) Interactive memory self-refresh control
US20110320699A1 (en) System Refresh in Cache Memory
JP2004310394A (ja) Ｓｄｒａｍアクセス制御装置
EP4002368A1 (en) Memory data refresh method and controller therefor, and memory
KR100714396B1 (ko) 메모리의 처리속도를 향상시킨 컴퓨터 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant