CN114553642A - 一种快速建立SerDes链路连接的方法和设备 - Google Patents

一种快速建立SerDes链路连接的方法和设备 Download PDF

Info

Publication number
CN114553642A
CN114553642A CN202210424185.3A CN202210424185A CN114553642A CN 114553642 A CN114553642 A CN 114553642A CN 202210424185 A CN202210424185 A CN 202210424185A CN 114553642 A CN114553642 A CN 114553642A
Authority
CN
China
Prior art keywords
receiving end
impedance
training sequence
data
speed data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210424185.3A
Other languages
English (en)
Other versions
CN114553642B (zh
Inventor
崔根强
吕炳赟
陈琦
方伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Xinsheng Electronic Technology Co Ltd
Original Assignee
Zhejiang Xinsheng Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Xinsheng Electronic Technology Co Ltd filed Critical Zhejiang Xinsheng Electronic Technology Co Ltd
Priority to CN202210424185.3A priority Critical patent/CN114553642B/zh
Publication of CN114553642A publication Critical patent/CN114553642A/zh
Application granted granted Critical
Publication of CN114553642B publication Critical patent/CN114553642B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Communication Control (AREA)

Abstract

本发明提供一种快速建立SerDes链路连接的方法及设备，所述方法包括：在发送端和接收端上电或者链路异常重新连接时，接收端进入起始状态并卸载阻抗；发送端随后进入起始状态，开始发送训练序列；接收端接收发送端发送的训练序列，进行信号鉴频和时钟数据恢复(CDR)，完成时钟的恢复；接收端完成时钟恢复后，挂载阻抗；发送端检测到接收端阻抗挂载后，进入正常状态，切换输入源为发送高速数据；接收端进入正常状态，开始接收并解析高速数据。通过所述方法，提高SerDes链路建立连接的效率，增加连接建立的可靠性。

Description

一种快速建立SerDes链路连接的方法和设备
技术领域
本发明涉及SerDes高速传输技术领域 ，尤其涉及高速链路建立连接的技术。
背景技术
汽车行业尤其新能源汽车的迅猛发展，带来了大量的车载领域应用需求，SerDes传输技术承载了车载领域中传感器与中控、中控与车载影音终端等大数据量的传输纽带作用，比如倒车影像、车载流媒体、ADAS、车载影音等应用，因此SerDes技术在车载领域中应用越来越广泛，基于车载产品要求高可靠、信号实时和响应快速的特点，其对SerDes链路建立要求效率高、可靠性高等要求。
SerDes是英文Serializer(串行器)/DeSerializer(解串器)的简称。它是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信技术。在发送端多路低速并行信号被转换成高速串行信号，经过传输媒介（同轴线缆、光缆或铜线），最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒介的信道容量，减少所需的传输信道和器件引脚数目，从而大大降低通信成本。
SerDes链路的传统设计具有独立的发射器(transmitter，简称TX)和接收器(receiver，简称RX)侧。SerDes技术支持2.5G/3.125G/5G/10G/25G等不同速率，SerDes链路除一般高速传输，还可用于传送性能信息或其它元数据，但不能在操作过程中使用。
SerDes传输首先需要对其链路（TX-RX）建立连接，现有标准和实现方式使用现有信道在启动时在芯片之间传递数据，作为发送端和接收端握手过程的一部分。这种握手通常由两部分组成：自动协商(auto negotiation，简称AN)和链路训练(link training，简称LT)。自动协商主要用于将两侧(TX和RX)配置为使用相同的标准、双工模式和数据速率。链路训练主要用于配置接收端幅度和均衡器设置。此通信通常以较低的速度进行，需要定期传输高速伪随机位序列(high speed pseudo-random bit sequence，简称PRBS)，以便时钟和数据恢复(clock and data recovery，简称CDR)保持锁相状态。
具体而言，现有的SerDes链路连接建立的技术中，一般需要发送端TX和接收端RX交互完成。如图1所示，首先发送端TX、接收端RX通电，进入起始状态，发送端TX开始发送训练序列D10.2，接收端RX接收训练序列进行鉴频及时钟和数据恢复，恢复时钟及数据，当接收端RX完成时钟恢复后，利用恢复的时钟在低速的反向数据通路发送停止训练序列命令给发送端TX。发送端TX接收接收端RX发送的低速数据，进行信号同步和锁定，发送端TX反向数据通路锁定后，解析来自接收端RX的停止训练序列命令。接着，发送端TX停止发送训练序列，进入正常操作状态，切换到实际的高速数据发送，接收端RX接收到高速数据发送后，进入正常操作状态。带来的问题是：
发送端TX需要根据接收端RX发送的反向低速信号进行反向链路的同步和锁定，然后进行发送端TX和接收端RX间的握手完成连接建立，这会带来较多的时间消耗，延长连接建立时间。
再者，反向低速信号因为是和正向高速信号共缆传输，因此链路要求较高，如果链路质量不好的话可能需要发送端TX和接收端RX多次握手交互达成连接，延长了连接建立时间，可靠性和稳定性相对较低，用户体验差且设计的复杂度上也会提升。
发明内容
为了解决上述技术问题，本发明提供一种快速建立SerDes链路连接的方法和设备，可提高SerDes链路建立连接的效率，增加连接建立的可靠性。
本发明一种快速建立SerDes链路连接的方法，其特征在于，包括如下步骤：
在发送端和接收端上电或者链路异常重新连接时，接收端进入起始状态并卸载阻抗；
发送端随后进入起始状态，开始发送训练序列；
接收端接收发送端发送的训练序列，进行信号鉴频和时钟数据恢复，完成时钟的恢复；
接收端完成时钟数据恢复后，挂载阻抗；
发送端检测到接收端阻抗挂载后，进入正常状态发送实际高速数据；
接收端进入正常状态，开始接收并解析实际高速数据。
优选地，所述训练序列的比特率低于在正常状态发送的实际高速数据。
优选地，所述发送端在起始状态将所述训练序列转换为较低比特率发送。
优选地，所述训练序列的降速通过降低序列翻转来实现。
优选地，所述方法更包含发送端与接收端的阻抗匹配，发送端在正常状态下，与接收端阻抗匹配发送实际高速数据。
优选地，所述发送端透过电流变化侦测接收端是否挂载。
优选地，所述实际高速数据依据SerDes技术支持Gbps比特率发送。
本发明还提供一种SerDes链路快速建立连接的设备，其特征在于，所述设备包括发送端及接收端，其中：
所述发送端具有数据传输单元、数据转换单元、多任务器及驱动器，其中所述数据传输单元用于产生训练序列及实际高速数据，所述实际高速数据依据SerDes技术支持Gbps比特率发送，所述多任务器用于选择所述训练序列或所述数据信号输出到所述驱动器进行发送；
所述发送端在起始状态于所述数据转换单元将所述训练序列转换为较低比特率进行发送；
所述接收端接收所述训练序列，进行信号鉴频和时钟数据恢复。
优选地，在发送端和接收端上电或者链路异常重新连接时，所述接收端进入起始状态并卸载阻抗。
优选地，所述接收端具有可卸载的阻抗单元，所述阻抗单元与发送端的阻抗匹配，接收端在起始状态时卸载所述阻抗单元，在正常状态时挂载所述阻抗单元。
优选地，所述发送端在正常状态下，与接收端阻抗匹配发送实际高速数据。
附图说明
图1是现有技术中建立SerDes链路连接的处理流程图。
图2是本发明实施例中SerDes链路连接的示意图。
图3是本发明实施例中建立SerDes链路连接的处理流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
图2是本发明实施例中SerDes链路连接的示意图。通常每个SerDes系统将包括至少一个SerDes发射器和至少一个SerDes接收器，从而可以双向通信，尽管有些SerDes系统仅在第一系统上使用发射器，并仅在第二系统上使用接收器。系统100包括发送端TX及接收端RX。发送端TX具有数据传输单元10、数据转化单元11、多任务器12及驱动单元13。数据传输单元10用以产生传输讯号，包括用于建立链路连接时所需的训练序列及实际进行资料传输时所发送的实际数据。数据转化单元11用以将高比特率的数据转化为低比特率。比特率（Bit Rate）是指每秒传送的比特数。单位为bps(Bit Per Second)，比特率越高，传送数据速度越快，本发明中，高速或高速率即指数据以较高的比特率进行发送或传输，低速或低速率即指数据以较低的比特率进行发送或传输。
发送端TX在数据传输单元10处将高速的串行化数字数据转换为一系列高及低电压值，传送到多任务器12。多任务器12接收训练序列或实际数据，切换输入源选择输出传送给驱动单元13进行发送。驱动单元13接收多任务器12调制的信号，发送生成通过SerDes链路发送的数据流。在此实例中，传输信号是具有两部分（n及p）之差分信号。
接收端RX具有与发送端TX匹配的阻抗单元20，以在阻抗匹配的情况下确保信道通讯品质进行高速资料传输，阻抗单元20具有开关单元可进行切换卸载与挂载。接收端RX接收的信号馈送到连续时间线性均衡器(continuous time linear equalizer，简称CTLE)21中，接着传送到时钟和数据恢复单元22，使用时钟数据恢复以从连续时间线性均衡器21输出恢复所述时钟和数据信息。
图3是本发明实施例中建立SerDes链路连接的处理流程图。建立SerDes链路连接的方法包含以下步骤：
在发送端和接收端上电或者链路异常重新连接时，接收端进入起始状态并卸载阻抗。接收端的阻抗单元20的开关单元打开，接收端为卸载状态。
发送端随后进入起始状态，开始发送训练序列。训练序列是用来在接收端进行信号鉴频和时钟数据恢复，完成时钟的恢复。发送端TX的数据传输单元10上电即运行在产品应用需要的高速率模式（比如N Gbps），训练序列原本默认同样按照高速率（N Gbps）编码发送，但本实施例中发送端TX在起始状态下会对训练序列输出进行转化，即将SerDes技术支持的N Gbps速率的D10.2的训练序列转化到500Mbps以下速率的训练序列。训练序列的降速可通过降低序列翻转来实现，比如10101010…变为11110000相当于速率降低为原来的1/4。这样，以低速率的训练序列传输到接收端RX，接收端RX完成时钟数据恢复并挂载阻抗后，发送端TX的数据传输单元不再需要重新配置时钟和改变速率，只需要以多任务器切换到实际数据传输即可。习知技术中，一般的训练接收端RX完成时钟恢复后，需要通过主控或者TX/RX握手来重新配置数据传输单元10，改变为高速数据的速率。本发明中，训练序列和高速数据于数据传输单元10以同一速率产生，而训练序列只是通过数据转化单元11进行数据转换降低了训练序列的翻转率实现了低速信号。如图2所示，透过多任务器12切换输入源选择传送低速率的训练序列或实际正常速率的数据传输，提高了系统建立连接的效率。
接收端接收发送端发送的训练序列，进行信号鉴频和时钟数据恢复，完成时钟的恢复。在高速率信号（大于1Gbps）传输的质量需要发送端和接收端的阻抗匹配来保证，这样接收端才能精准的完成鉴频和时钟数据恢复，但是在较低速率信号（500Mbps以下）传输时，接收端不需要阻抗匹配就可以完成鉴频和时钟数据恢复，因此本系统在两端开始建立链结的过程中，在发送端起始状态下，可以传送低速率的训练序列信号，在接收端起始状态下时也可采用低速率的训练序列信号来实现接收端的鉴频和时钟数据恢复，可以有效利用阻抗挂载的判决。
接收端完成时钟恢复后，挂载阻抗。
发送端检测到接收端阻抗挂载后，进入正常状态，直接切换为发送高速数据。其中，发送端判断接收端阻抗是否挂载可以通过电流变化等手段来判断，具体实现方法不做约束。
接收端进入正常状态，开始接收并解析高速数据。
综上所述，本发明将训练序列经过转化转换为低速数列，因此接收端可以不需要阻抗匹配就可以完成鉴频和时钟数据恢复，如此本发明在起始状态下时即使采用低速率的训练序列信号仍可实现接收端的鉴频和时钟数据恢复，并且本发明无需经过反向传输信号，可以有效利用接收端阻抗挂载的判决。接收端阻抗挂载后发送端可以快速检测到，根据此信息做判决，使发送端直接切换模式进入正常状态进行数据传输，通过阻抗的挂载与否来实现SerDes链路TX-RX的快速信息交互来减少两者握手时间，这样提高了系统链路建立的可靠性和稳定性。
以上所述仅是本发明的优选实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以优选实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案的范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本实用发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (11)

1.一种快速建立SerDes链路连接的方法，其特征在于，包括如下步骤：
在发送端和接收端上电或者链路异常重新连接时，接收端进入起始状态并卸载阻抗；
发送端随后进入起始状态，开始发送训练序列；
接收端接收发送端发送的训练序列，进行信号鉴频和时钟数据恢复(CDR)，完成时钟的恢复；
接收端完成时钟数据恢复后，挂载阻抗；
发送端检测到接收端阻抗挂载后，进入正常状态，切换输入源为发送实际高速数据；
接收端进入正常状态，开始接收并解析实际高速数据。
2.如权利要求1所述的方法，其特征在于，所述训练序列的比特率低于在正常状态发送的实际高速数据。
3.如权利要求1所述的方法，其特征在于，所述发送端在起始状态将所述训练序列转换为较低比特率发送。
4.如权利要求2或3所述的方法，其特征在于，所述训练序列的降速通过降低序列翻转来实现。
5.如权利要求1所述的方法，其特征在于，所述方法更包含发送端与接收端的阻抗匹配，发送端在正常状态下，与接收端阻抗匹配发送实际高速数据。
6.如权利要求1所述的方法，其特征在于，所述发送端透过电流变化侦测接收端阻抗是否挂载。
7.如权利要求1所述的方法，其特征在于，所述实际高速数据依据SerDes技术支持Gbps比特率发送。
8.一种快速建立SerDes链路连接的设备，其特征在于，所述设备包括发送端及接收端，其中：
所述发送端具有数据传输单元、数据转换单元、多任务器及驱动器，其中所述数据传输单元用于产生训练序列及实际高速数据，所述实际高速数据依据SerDes技术支持Gbps比特率发送，所述多任务器用于选择所述训练序列或所述实际高速数据输出到所述驱动器进行发送；
所述发送端在起始状态于所述数据转换单元将所述训练序列转换为较低比特率进行发送；
所述接收端接收所述训练序列，进行信号鉴频和时钟数据恢复。
9.如权利要求8所述的设备，其特征在于，在发送端和接收端上电或者链路异常重新连接时，所述接收端进入起始状态并卸载阻抗。
10.如权利要求8所述的设备，其特征在于，所述接收端具有可卸载的阻抗单元，所述阻抗单元与发送端的阻抗匹配，接收端在起始状态时卸载所述阻抗单元，在正常状态时挂载所述阻抗单元。
11.如权利要求8所述的设备，其特征在于，所述发送端在正常状态下，与接收端阻抗匹配发送实际高速数据。
CN202210424185.3A 2022-04-22 2022-04-22 一种快速建立SerDes链路连接的方法和设备 Active CN114553642B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210424185.3A CN114553642B (zh) 2022-04-22 2022-04-22 一种快速建立SerDes链路连接的方法和设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210424185.3A CN114553642B (zh) 2022-04-22 2022-04-22 一种快速建立SerDes链路连接的方法和设备

Publications (2)

Publication Number Publication Date
CN114553642A true CN114553642A (zh) 2022-05-27
CN114553642B CN114553642B (zh) 2022-07-29

Family

ID=81667014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210424185.3A Active CN114553642B (zh) 2022-04-22 2022-04-22 一种快速建立SerDes链路连接的方法和设备

Country Status (1)

Country Link
CN (1) CN114553642B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090231171A1 (en) * 2006-09-01 2009-09-17 Boomer James B Low power serdes architecture using serial i/o burst gating
US20110038286A1 (en) * 2009-08-17 2011-02-17 Intersil Americas Inc. Using frequency divisional multiplexing for a high speed serializer/deserializer with back channel communication
CN103997378A (zh) * 2013-02-15 2014-08-20 Lsi股份有限公司 基于模式的信号损耗检测器
CN107689827A (zh) * 2017-07-12 2018-02-13 北京空间飞行器总体设计部 一种遥感卫星高速载荷数据光纤传输接口
CN108933600A (zh) * 2017-05-26 2018-12-04 深圳市中兴微电子技术有限公司 一种SerDes链路参数自动调试方法
US20190028574A1 (en) * 2017-07-19 2019-01-24 Credo Technology Group Limited Serdes architecture with a hidden backchannel protocol
CN111294299A (zh) * 2020-02-10 2020-06-16 南京理工大学 一种基于K码的Serdes链路传输方法
CN113572486A (zh) * 2021-06-29 2021-10-29 中国人民解放军战略支援部队信息工程大学 具有低速SerDes接口的发送器、接收器及其电路设计方法
CN113726693A (zh) * 2021-09-01 2021-11-30 安徽芯纪元科技有限公司 一种fpga片间低速并行异步通信方法及通信系统

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090231171A1 (en) * 2006-09-01 2009-09-17 Boomer James B Low power serdes architecture using serial i/o burst gating
US20110038286A1 (en) * 2009-08-17 2011-02-17 Intersil Americas Inc. Using frequency divisional multiplexing for a high speed serializer/deserializer with back channel communication
CN103997378A (zh) * 2013-02-15 2014-08-20 Lsi股份有限公司 基于模式的信号损耗检测器
US20140233619A1 (en) * 2013-02-15 2014-08-21 Lsi Corporation Pattern-based loss of signal detector
CN108933600A (zh) * 2017-05-26 2018-12-04 深圳市中兴微电子技术有限公司 一种SerDes链路参数自动调试方法
CN107689827A (zh) * 2017-07-12 2018-02-13 北京空间飞行器总体设计部 一种遥感卫星高速载荷数据光纤传输接口
US20190028574A1 (en) * 2017-07-19 2019-01-24 Credo Technology Group Limited Serdes architecture with a hidden backchannel protocol
CN111294299A (zh) * 2020-02-10 2020-06-16 南京理工大学 一种基于K码的Serdes链路传输方法
CN113572486A (zh) * 2021-06-29 2021-10-29 中国人民解放军战略支援部队信息工程大学 具有低速SerDes接口的发送器、接收器及其电路设计方法
CN113726693A (zh) * 2021-09-01 2021-11-30 安徽芯纪元科技有限公司 一种fpga片间低速并行异步通信方法及通信系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈宏铭等: "面向高速云端设备的10.3125Gbps Serdes IP", 《中国集成电路》 *

Also Published As

Publication number Publication date
CN114553642B (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
CN108418582B (zh) 传输信号的方法、驱动器及系统
CN112241384B (zh) 一种通用的高速串行差分信号分路电路及方法
US7567758B2 (en) Transceiver module and integrated circuit with multi-rate eye openers and bypass
US7359432B2 (en) Speed negotiation for serial transceivers
US7561855B2 (en) Transceiver module and integrated circuit with clock and data recovery clock diplexing
KR101843031B1 (ko) 통신 채널을 통한 클럭 및 양방향 데이터의 동시 송신
KR102668572B1 (ko) 다중경로 클록 및 데이터 복원
US20130073749A1 (en) Backchannel communication between host and interface module
EP1861738A2 (en) Xfp transceiver with 8.5g cdr bypass
US11068435B2 (en) Serial bus signal conditioner
CN114430400B (zh) 用于数据链路的无缝位级低时延重定时器
WO2005096575A1 (en) A circuit arrangement and a method to transfer data on a 3-level pulse amplitude modulation (pam-3) channel
KR102347396B1 (ko) 동기식으로 스위칭된 다중 입력 복조 비교기
WO2022105943A1 (zh) 多速率双向传输系统
CN113193914A (zh) 一种适用于usb信号的发送单元、接收单元、有源传输装置及有源传输系统
CN114553642B (zh) 一种快速建立SerDes链路连接的方法和设备
US11088818B1 (en) Receiver and transmitter for high speed data and low speed command signal transmissions
JP2004247824A (ja) 無線基地局システム
US10484044B1 (en) Differential termination modulation for back-channel communication
US20050060471A1 (en) Serial data interface system and method having bilingual functionality
KR100309370B1 (ko) 전송 시스템에서 고속부의 에이직 변경에 따른 종속부 서비스 유지장치
JPH1168720A (ja) 伝送路の二重通信方式
JP3132469B2 (ja) 光並列伝送方式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant