CN114553143A - 驱动电路及存储芯片 - Google Patents

Abstract

本公开提供一种驱动电路以及存储芯片，驱动电路包括：放大模块，工作在第一电压域下；输出模块，工作在第二电压域下，所述第二电压域的供电电压大于所述第一电压域的供电电压，所述输出模块的输出端为所述驱动电路的输出端；连接模块，连接所述放大模块的输出端与所述输出模块的输入端；反馈模块，所述反馈模块的输入端连接所述输出模块的输出端，所述反馈模块的输出端连接所述放大模块的输入端。本公开实施例可以利用分别工作在两个电压域的驱动电路的输入端和输出端以及反馈模块提高驱动电路的输出电压精度，降低驱动电路的功耗。

Description

驱动电路及存储芯片

技术领域

本公开涉及集成电路制造技术领域，具体而言，涉及一种工作在多个电压域下的驱动电路以及应用该驱动电路的存储芯片。

背景技术

在DRAM(Dynamic Random Access Memory，动态随机存取存储器)模拟电路中需要在高电压域既有上拉能力又有下拉能力且功耗较小的驱动电路。

相关技术中，为了满足对驱动电路的上拉能力和下拉能力的要求，一般将驱动电路设置为工作在高电压域，但是由于DRAM里高电压域的电压源由电荷泵产生，效率低于50％，因此这种驱动电路通常具有较高的功耗。为了降低功耗，相关技术中也使用将驱动电路设置为工作在低电压域的方案，但这种方案的驱动电路只能提供下拉能力，无法满足对驱动电路的上拉能力的要求，也无法满足对驱动电路的输出电压的精度要求。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种工作在多个电压域下的驱动电路以及应用该驱动电路的存储芯片，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的驱动电路的驱动电压精度不足、功耗较大、驱动能力不够等问题。

根据本公开的第一方面，提供一种驱动电路，包括：放大模块，工作在第一电压域下；输出模块，工作在第二电压域下，所述第二电压域的供电电压大于所述第一电压域的供电电压，所述输出模块的输出端为所述驱动电路的输出端；连接模块，连接所述放大模块的输出端与所述输出模块的输入端；反馈模块，所述反馈模块的输入端连接所述输出模块的输出端，所述反馈模块的输出端连接所述放大模块的输入端。

在本公开的一种示例性实施例中，所述连接模块包括：N型共源管，栅极连接所述放大模块的输出端，漏极连接第一节点，源极接地。

在本公开的一种示例性实施例中，所述连接模块包括：P型共漏管，栅极连接所述放大模块的输出端，源极连接第一节点，漏极接地。

在本公开的一种示例性实施例中，所述连接模块包括：N型共栅管，栅极连接所述第一电压域对应的第一供电电压，漏极连接第一节点；P型共漏管，栅极连接所述放大模块的输出端，源极连接所述N型共栅管的源极，漏极接地。

在本公开的一种示例性实施例中，所述输出模块通过AB源极跟随器实现。

在本公开的一种示例性实施例中，所述输出模块包括：负载单元，第一端连接所述第二供电电压域对应的第二供电电压，第二端连接第二节点；第一晶体管，为N型晶体管，漏极和栅极均连接所述第二节点，源极连接第三节点；第二晶体管，为P型晶体管，源极连接所述第三节点，漏接和栅极均连接所述第一节点；第三晶体管，为N型晶体管，栅极连接所述第二节点，漏极连接所述第二供电电压，源极连接第四节点，所述第四节点为所述输出模块的输出端；第四晶体管，为P型晶体管，栅极连接所述第一节点，源极连接所述第四节点，漏极接地。

在本公开的一种示例性实施例中，所述输出模块通过AB推挽输出实现。

在本公开的一种示例性实施例中，所述输出模块包括：负载单元，第一端连接所述第二供电电压域对应的第二供电电压，第二端连接第二节点；第一晶体管，为P型晶体管，源极连接所述第二节点，漏接连接所述第一节点，栅极连接第一控制信号，所述第一控制信号用于为所述第一晶体管提供偏置电压；第二晶体管，为N型晶体管，漏极连接所述第二节点，源极连接所述第一节点，栅极连接第二控制信号，所述第二控制信号用于为所述第二晶体管提供偏置电压；第三晶体管，为P型晶体管，栅极连接所述第二节点，源极连接所述第二供电电压，漏极连接第四节点，所述第四节点为所述输出模块的输出端；第四晶体管，为N型晶体管，栅极连接所述第一节点，漏极连接所述第四节点，源极接地。

在本公开的一种示例性实施例中，所述负载单元包括：电流源，输入端连接所述第二供电电压，输出端连接所述第二节点。

在本公开的一种示例性实施例中，所述负载单元包括：负载电阻，第一端连接所述第二供电电压，第二端连接所述第二节点。

在本公开的一种示例性实施例中，所述反馈模块为电阻分压电路。

在本公开的一种示例性实施例中，所述电阻分压电路包括：第一电阻单元，第一端连接第四节点，第二端连接第五节点；第二电阻单元，第一端连接所述第五节点，第二端接地；其中，所述第四节点为所述输出模块的输出端，所述第五节点为所述反馈模块的输出端，所述第五节点连接所述放大模块的输入端。

在本公开的一种示例性实施例中，所述反馈模块为电容分压电路。

在本公开的一种示例性实施例中，所述反馈模块包括：第一电容单元，第一端连接第四节点，第二端连接第五节点；第二电容单元，第一端连接所述第五节点，第二端接地；其中，所述第四节点为所述输出模块的输出端，所述第五节点为所述反馈模块的输出端，所述第五节点连接所述放大模块的输入端。

在本公开的一种示例性实施例中，当所述连接模块包括N型共源管时，所述放大模块包括：误差放大器；当所述输出模块通过AB源极跟随器实现时，所述误差放大器的同相输入端连接所述反馈模块的输出端，反相输入端连接参考电压；当所述输出模块通过AB推挽输出实现时，所述误差放大器的反相输入端连接所述反馈模块的输出端，同相输入端连接所述参考电压。

在本公开的一种示例性实施例中，当所述连接模块包括P型共漏管时，所述放大模块包括：误差放大器；当所述输出模块通过AB源极跟随器实现时，所述误差放大器的反相输入端连接所述反馈模块的输出端，同相输入端连接参考电压；当所述输出模块通过AB推挽输出实现时，所述误差放大器的同相输入端连接所述反馈模块的输出端，反相输入端连接所述参考电压。

在本公开的一种示例性实施例中，所述放大模块中的参考电压根据所述第一电阻单元和所述第二电阻单元的阻值的比值确定。

在本公开的一种示例性实施例中，所述放大模块中的参考电压根据所述第一电容单元和所述第二电容单元的容值的比值确定。

根据本公开的第二方面，提供一种存储芯片，包括如上任一项所述的驱动电路。

本公开实施例通过将驱动电路的输入端放大模块设置在低电压域，将输出模块设置在高电压域，可以在保证驱动电路提供上拉能力、下拉能力的同时有效降低驱动电路的功耗；通过使用连接两个电压域的反馈模块对高电压域的输出进行采样并反馈到低电压域的输入模块，可以有效控制驱动电路的输出电压精度，在保证驱动电路的驱动能力、满足驱动电压的高精度要求的情况下，同时降低驱动电路的功耗。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本公开示例性实施例中驱动电路的示意图。

图2是本公开第一实施例中驱动电路的示意图。

图3是本公开第二实施例中驱动电路的示意图。

图4是本公开第三实施例中驱动电路的示意图。

图5是本公开第四实施例中驱动电路的示意图。

图6是本公开第五实施例中驱动电路的示意图。

图7是本公开第六实施例中驱动电路的示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。

此外，附图仅为本公开的示意性图解，图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

下面结合附图对本公开示例实施方式进行详细说明。

图1是本公开示例性实施例中驱动电路的结构示意图。

参考图1，驱动电路100可以包括：

放大模块11，工作在第一电压域A下；

输出模块12，工作在第二电压域B下，第二电压域B的供电电压V2大于第一电压域A的供电电压V1，输出模块12的输出端为驱动电路100的输出端；

连接模块13，连接放大模块11的输出端与输出模块12的输入端；

反馈模块14，反馈模块14的输入端连接输出模块12的输出端，反馈模块14的输出端连接放大模块11的输入端。

在图1所示实施例中，由于放大模块11工作在电压较低的第一电压域A下，可以降低驱动电路100的整体功耗；由于输出模块12工作在电压较高的第二电压域B下，可以保证驱动电路100的上拉能力和下拉能力；使用连接模块13可以使放大模块11的输出电压对输出模块12的输出电压进行控制；使用反馈模块14可以将第二电压域B的输出模块12的输出电压反馈到第一电压域A的放大模块11的输入端进行反馈调节，从而可以有效提高驱动电路100的输出电压的精度，同时满足对驱动电路的上拉能力、下拉能力、低功耗、输出电压高精度的要求。

下面，对驱动电路100的各示例性实施例进行介绍。本公开以下附图提供的各实施例仅为示例，在实际应用中，本领域技术人员可以根据图1所示架构以及以下示例性实施例对详细的电路结构、元件种类、元件参数进行设置，本公开不以此为限。

图2是本公开第一实施例中驱动电路的示意图。

参考图2，在驱动电路200中，各模块的实现方式可以为如下组合。

放大模块11例如通过误差放大器111实现。

连接模块12可以为N型共源管121。N型共源管121的栅极连接误差放大器111的输出端，漏极与输出模块12的输入端连接于第一节点N1，源极接地。此时，误差放大器111的同相输入端连接反馈模块14的输出端，反相输入端连接参考电压Vref。

反馈模块14例如可以通过电阻分压电路实现，电阻分压电路例如可以包括第一电阻单元141和第二电阻单元142，第一电阻单元141的第一端连接于第四节点N4，第二端连接于第五节点N5，第二电阻单元142的第一端连接于第五节点N5，第二端接地。其中，第四节点N4为输出模块13的输出端，第五节点N5为反馈模块12的输出端，第五节点N5连接放大模块11的输入端。第一电阻单元141和第二电阻单元142均可以通过一或多个电阻性元件实现，本公开对此不作特殊限制。

在其他一些实施例中，反馈模块14也可以通过电容分压电路实现，电容分压电路例如可以包括第一电容单元(未示出)和第二电容单元(未示出)，第一电容单元的第一端连接第四节点N4，第二端连接第五节点N5，第二电容单元的第一端连接于第五节点N5，第二端接地。第一电容单元和第二电容单元均可以通过一或多个电容串联或并联实现，本公开对此不作特殊限制。

输出电路13可以通过AB源极跟随器实现。AB源极跟随器属于功率放大器电路的一种。功率放大器电路可分为六大类，其中A类电路用于直接调制电源，B类电路与射极跟随器相似且常用推挽结构，AB类电路是A类电路与B类电路的结合。

在图2所示实施例中，输出电路13可以包括负载单元131、第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4，以实现AB源极跟随器。

负载单元131的两端分别连接第二电压域对应的第二电压V2和第二节点N2；第一晶体管M1为N型晶体管，栅极和漏极均连接第二节点N2，源极连接第三节点N3；第二晶体管M2为P型晶体管，栅极和漏极均连接第一节点N1，源极连接第三节点N3。第三晶体管M3构成用于提供上拉功能的源极跟随器，栅极连接第二节点N2，漏极连接第二电压V2，源极连接第四节点N4，第四节点N4为输出电路13及驱动电路100的输出端。第三晶体管M3的栅极受控于第二节点N2的电压变化输出源极电压Vo，为第四节点N4提供电压上拉。第四晶体管M4构成用于提供下拉功能的源极跟随器，栅极连接第一节点N1，漏极接地，源极连接第四节点N4。第四晶体管M4的栅极受控于第一节点N1的电压变化输出源极电压Vo，为第四节点N4提供电压下拉。第三晶体管M3和第四晶体管M4相配合，可以提供输入阻抗高、输出阻抗低的输出电路。

如图2所示，当放大模块11包括误差放大器111、连接模块12通过N型共源管实现、输出模块13通过AB源极跟随器实现、反馈模块14通过电阻分压电路实现时，误差放大器111的同相输入端连接第五节点N5，反相输入端连接参考电压。

误差放大器111的反相输入端连接的参考电压可以根据第一电阻单元141和第二电阻单元142的比值确定。设输出电路13的输出端的目标输出电压为Vt(Vt不一定等于实际输出电压Vo)，第一电阻单元141的阻值为R1，第二电阻单元142的阻值为R2，则误差放大器111反相输入端连接的参考电压Vref可以有：

当第四节点N4的输出电压Vo由于外接负载变化而产生波动，不等于Vt时，第五节点N5的电压即误差放大器111同相输入端的输入电压Vin有：

由此，误差放大器111的两个输入端具有电压差，该电压差通过误差放大器111的输出端作用到N型共源管121的栅极，引起第一节点N1的电压变化，该电压变化直接作用于第四晶体管M4的栅极，引起第四晶体管M4的源极电压变化，即输出电压Vo的变化。

当Vo大于Vt时，第五节点N5的电压增大，误差放大器111同相输入端的电压大于反相输入端的电压，误差放大器111输出电压即N型共源管121的栅极电压上升，N型共源管121的漏极即第一节点N1的电压下降，导致第四晶体管M4的栅源电压差(M4的Vgs)增大，第四晶体管M4的源极电压即第四节点N4的电压Vo下降；同时，第一节点N1的电压下降导致第二节点N2的电压即第三晶体管M3的栅极电压下降，从而导致第三晶体管M3的源极电压即第四节点N4的电压Vo下降。双重作用下，第四节点N4的电压Vo下降，引起第五节点N5的电压Vin下降，反馈到误差放大器111的输入端。如此循环，直至Vo重新等于Vt后，误差放大器111两个输入端的电压相等，各节点电压实现稳定，电路200自动实现了对输出电压Vo的调节。

当Vo小于Vt时，第五节点N5的电压减小，误差放大器111同相输入端的电压小于反相输入端的电压，误差放大器111的输出电压即N型共源管121的栅极电压下降，N型共源管121的漏极电压即第一节点N1的电压上升，第四晶体管M4的源极电压即第四节点N4的电压Vo上升，同时第二节点N2的电压上升，第三晶体管M3的源极电压即第四节点N4的电压Vo上升。双重作用下，第四节点N4的电压上升，通过第五节点N5反馈到误差放大器111的同相输入端。如此循环，直至Vo重新等于Vt后，误差放大器111两个输入端的电压相等，各节点电压实现稳定，电路200自动实现了对输出电压Vo的调节。

在本公开实施例中，负载单元131和第一晶体管M1、第二晶体管M2一起为第三晶体管M3、第四晶体管M4提供偏置电压，因此，负载单元131既可以为第一端连接到第二电压V2、第二端连接到第二节点N2的电流源，也可以为第一端连接到第二电压V2、第二端连接到第二节点N2的负载电阻(该负载电阻可以通过一个电阻实现或者通过多个电阻串联和/或并联形成)。负载单元131的具体形式可以由本领域技术人员根据实际需求自行设置，本公开对此不作特殊限制。

图3是本公开第二实施例中驱动电路的电路图。

参考图3，在驱动电路300中，放大模块11、连接模块12、反馈模块14的形式与驱动电路200相同，输出模块13可以通过AB推挽输出电路实现。此时，误差放大器111的同相输入端连接参考电压Vref，反相输入端连接第五节点N5。

在图3所示实施例中，输出模块13包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4。第一晶体管M1为P型晶体管，栅极连接第一控制信号Vctrl1，源极连接第二节点N2，漏极连接第一节点N1。第二晶体管M2为N型晶体管，栅极连接第二控制信号Vctrl2，漏极连接第二节点N2，源极连接第一节点N1。第三晶体管M3为P型晶体管，栅极连接第二节点N2，源极连接第二电压V2，漏极连接第四节点N4，即输出模块13和驱动电路300的输出端。第四晶体管M4为N型晶体管，栅极连接第一节点N1，源极接地，漏极连接第四节点N4，即输出模块13和驱动电路300的输出端。

其中，第一控制信号Vctrl1可以根据第一晶体管M1的参数以及目标输出电压Vt计算得出，以通过第一晶体管M1的源极为第三晶体管M3的栅极提供准确的偏置电压，进而将第三晶体管M3的漏极电压Vo设置为目标输出电压Vt；第二控制信号Vctrl2可以根据第二晶体管M2的参数以及目标输出电压Vt计算得出，以通过第二晶体管M2的源极为第四晶体管M4的栅极提供准确的偏置电压，进而将第四晶体管M4的漏极电压Vo设置为目标输出电压Vt。

在驱动电路300中，当第四节点N4的电压即输出电压Vo大于设定电压Vt时，第五节点N5的电压上升，误差放大器111的同相输入端电压小于反相输入端电压，误差放大器111的输出电压即N型共源管121的栅极电压下降，N型共源管121的漏极电压即第一节点N1的电压上升，第四晶体管M4的漏极电压Vo下降。同时第一节点N1的电压通过第一晶体管M1和第二晶体管M2传导到第二节点N2，第三晶体管M3的栅极电压上升，第三晶体管M3的漏极电压Vo下降，由此，驱动电路300实现对输出电压Vo上升时的反向调节。同理，当输出电压Vo小于设定电压Vt时，第五节点N5的电压下降，N型共源管121的栅极电压上升，第一节点N1和第二节点N2的电压同时下降，第四晶体管M4和第三晶体管M3的漏极电压上升，驱动电路300实现对输出电压Vo下降时的反向调节。

与驱动电路200相比，驱动电路300由于使用第一控制信号Vctrl1和第二控制信号Vctrl2通过第一晶体管M1、第二晶体管M2分别为第三晶体管M3、第四晶体管M4提供静态偏置电压，可以更准确地将第四节点N4的电压Vo设置为目标输出电压Vt。

图4是本公开第三实施例中驱动电路的电路图。

参考图4，在驱动电路400中，放大模块11通过误差放大器111实现，连接模块12通过P型共漏管122实现，输出模块13通过AB源极跟随器电路实现，反馈模块14通过电阻分压反馈电路实现。相应地，误差放大器111的同相输入端连接参考电压Vref，反相输入端连接第五节点N5。

与驱动电路200相似，当第四节点N4的电压Vo上升，第五节点N5即误差放大器111的反相输入端的电压相应上升，误差放大器111的输出电压即P型共漏管122的栅极电压下降，源极电压即第一节点N1的电压下降，第四晶体管M4受到栅极电压下降影响，源极电压Vo下降，同时第二节点N2的电压下降，第三晶体管M3受到栅极电压下降影响，源极电压Vo下降。当第四节点N4的电压Vo下降时，各节点电压的变动情况与以上描述相反，本公开于此不再赘述。由此，驱动电路400实现了对输出电压Vo的变化的反向调节。

图5是本公开第四实施例中驱动电路的电路图。

参考图5，在驱动电路500中，放大模块11通过误差放大器111实现，连接模块12通过P型共漏管122实现，输出模块13通过AB推挽输出电路实现，反馈模块14通过电阻分压反馈电路实现。与驱动电路400不同的是，误差放大器111的反相输入端连接参考电压Vref，同相输入端连接第五节点N5。

当输出电压Vo上升、第五节点N5的电压上升时，误差放大器111的输出电压上升，P型共漏管122的源极电压上升，第四晶体管M4受到栅极电压上升影响，漏极电压Vo下降。同时，第二节点N2的电压上升，第三晶体管M3受到栅极电压上升影响，漏极电压Vo下降。当第四节点N4的电压Vo下降时，各节点电压的变动情况与以上描述相反，本公开于此不再赘述。由此，驱动电路500实现了对输出电压Vo的变化的反向调节。

图6是本公开第五实施例中驱动电路的电路图。

参考图6，在驱动电路600中，放大模块11通过误差放大器111实现，输出模块13通过AB源极跟随器电路实现，反馈模块14通过电阻分压反馈电路实现。连接模块12包括P型共漏管122和N型共栅管123，P型共漏管122的栅极连接误差放大器111的输出端，漏极接地，源极与N型共栅管123的源极连接；N型共栅管123的漏极连接第一节点N1，栅极连接第一电压V1。P型共漏管122和N型共栅管123共同形成共漏共栅结构，可以增大环路增益，原理如下：

设P型共源管122的跨导为gm1，N型共栅管123的跨导为gm2，二者连接后的结构的跨导为GM，则有：

1/GM＝1/gm1+1/gm2 (3)

从而实现两级增益，可以基于同样的误差放大器111的输出电压有效提高第一节点N1的电压的控制精度，进而提高对输出电压Vo的控制精度。

此时，误差放大器111的同相输入端连接参考电压Vref，反相输入端连接第五节点N5。

当第四节点N4的电压Vo上升时，误差放大器111的反相输入端输入电压上升，输出端的输出电压下降，P型共漏管122受到栅极电压下降影响源极电压下降，该源极电压通过N型共栅管123传递到第一节点N1，造成第一节点N1的电压下降以及第二节点N2的电压下降。第三晶体管M3和第四晶体管M4分别受到栅极电压下降影响，源极电压Vo下降。当第四节点N4的电压Vo下降时，各节点电压的变动情况与以上描述相反，本公开于此不再赘述。由此，驱动电路600实现了对输出电压Vo的变化的反向调节。

图7是本公开第六实施例中驱动电路的电路图。

参考图7，在驱动电路700中，放大模块11通过误差放大器111实现，连接模块12通过P型共漏管122和N型共栅管123实现，输出模块13通过AB推挽输出电路实现，反馈模块14通过电阻分压反馈电路实现。

此时，误差放大器111的同相输入端连接第五节点N5，反相输入端连接参考电压Vref。

当输出电压Vo上升时，第五节点N5即误差放大器111的同相输入端的电压上升，输出电压上升，P型共漏管122受到栅极电压上升影响源极电压上升，该源极电压通过N型共栅管123传递到第一节点N1，造成第一节点N1的电压上升以及第二节点N2的电压上升。第三晶体管M3和第四晶体管M4分别受到栅极电压上升影响，漏极电压Vo下降。当第四节点N4的电压Vo下降时，各节点电压的变动情况与以上描述相反，本公开于此不再赘述。由此，驱动电路700实现了对输出电压Vo的变化的反向调节。

在第一实施例～第六实施例中，输出电压Vo的电压变化引起误差放大器111的输入端(即反馈模块14的输出端第五节点N5)的电压变化，从而引起误差放大器111的输出电压即连接模块12的输入电压的变化，进而通过连接模块12引起第一节点N1的电压变化，第一节点N1的电压变化通过第一晶体管M1和第二晶体管M2传导到第二节点N2，使第三晶体管M3和第四晶体管M4的栅极电压发生同方向变化，进而引起输出电压Vo的变化，如此循环，直至误差放大器111的同相输入端与反向输入端电压相同，误差放大器111的输出端电压不再变动，第一节点N1的电压、第二节点N2的电压即第三晶体管M3、第四晶体管M4的栅极电压不再变动，实现第四节点N4的电压Vo稳定。

在本公开的上述实施例中，连接模块12可以通过N型共源管121、P型共漏管122、P型共漏管122加N型共栅管123三种方案实现；输出模块13可以通过AB源极跟随器电路、AB推挽输出电路两种方案实现；反馈模块14可以通过电阻分压电路、电容分压电路实现；放大模块11可以通过误差放大器111实现，误差放大器111的输入端连接方式基于连接模块12、输出模块13的电路实际形态而设置。因此，除上述实施例外，本公开还存在以上提及的多种方案的其他组合方式的实施例，由于各模块对应的实施方案的原理和连接关系已经在图2～图7实施例中详细说明，本公开于此不再对更多方案进行赘述。

可以理解的是，除上述方案外，放大模块11、连接模块12、输出模块13、反馈模块14还可以通过其他方式实现，只要能够根据图1所示原理设置的驱动电路，均在本公开保护范围之内。

综上所述，本公开实施例通过将放大模块11设置在低电压域，将输出模块13设置在高电压域，通过连接模块12将放大模块11的输出电压传递到输出模块13，并通过反馈模块14将输出模块13的输出电压反馈到放大模块11的输入端，可以在使驱动电路同时具有上拉能力、下拉能力的前提下，提高输出电压的精度，极大降低整体驱动电路的功耗，同时满足对驱动电路的驱动能力大、输出电压精度高、功耗低的要求。

应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和构思由权利要求指出。

Claims (19)

1.一种驱动电路，其特征在于，包括：

放大模块，工作在第一电压域下；

输出模块，工作在第二电压域下，所述第二电压域的供电电压大于所述第一电压域的供电电压，所述输出模块的输出端为所述驱动电路的输出端；

连接模块，连接所述放大模块的输出端与所述输出模块的输入端；

反馈模块，所述反馈模块的输入端连接所述输出模块的输出端，所述反馈模块的输出端连接所述放大模块的输入端。

2.如权利要求1所述的驱动电路，其特征在于，所述连接模块包括：

N型共源管，栅极连接所述放大模块的输出端，漏极连接第一节点，源极接地。

3.如权利要求1所述的驱动电路，其特征在于，所述连接模块包括：

P型共漏管，栅极连接所述放大模块的输出端，源极连接第一节点，漏极接地。

4.如权利要求1所述的驱动电路，其特征在于，所述连接模块包括：

N型共栅管，栅极连接所述第一电压域对应的第一供电电压，漏极连接第一节点；

P型共漏管，栅极连接所述放大模块的输出端，源极连接所述N型共栅管的源极，漏极接地。

5.如权利要求2～4任一项所述的驱动电路，其特征在于，所述输出模块通过AB源极跟随器实现。

6.如权利要求5所述的驱动电路，其特征在于，所述输出模块包括：

负载单元，第一端连接所述第二供电电压域对应的第二供电电压，第二端连接第二节点；

第一晶体管，为N型晶体管，漏极和栅极均连接所述第二节点，源极连接第三节点；

第二晶体管，为P型晶体管，源极连接所述第三节点，漏接和栅极均连接所述第一节点；

第三晶体管，为N型晶体管，栅极连接所述第二节点，漏极连接所述第二供电电压，源极连接第四节点，所述第四节点为所述输出模块的输出端；

第四晶体管，为P型晶体管，栅极连接所述第一节点，源极连接所述第四节点，漏极接地。

7.如权利要求2～4任一项所述的驱动电路，其特征在于，所述输出模块通过AB推挽输出实现。

8.如权利要求7所述的驱动电路，其特征在于，所述输出模块包括：

负载单元，第一端连接所述第二供电电压域对应的第二供电电压，第二端连接第二节点；

第一晶体管，为P型晶体管，源极连接所述第二节点，漏接连接所述第一节点，栅极连接第一控制信号，所述第一控制信号用于为所述第一晶体管提供偏置电压；

第二晶体管，为N型晶体管，漏极连接所述第二节点，源极连接所述第一节点，栅极连接第二控制信号，所述第二控制信号用于为所述第二晶体管提供偏置电压；

第三晶体管，为P型晶体管，栅极连接所述第二节点，源极连接所述第二供电电压，漏极连接第四节点，所述第四节点为所述输出模块的输出端；

第四晶体管，为N型晶体管，栅极连接所述第一节点，漏极连接所述第四节点，源极接地。

9.如权利要求6或8所述的驱动电路，其特征在于，所述负载单元包括：

电流源，输入端连接所述第二供电电压，输出端连接所述第二节点。

10.如权利要求6或8所述的驱动电路，其特征在于，所述负载单元包括：

负载电阻，第一端连接所述第二供电电压，第二端连接所述第二节点。

11.如权利要求1所述的驱动电路，其特征在于，所述反馈模块为电阻分压电路。

12.如权利要求11所述的驱动电路，其特征在于，所述电阻分压电路包括：

第一电阻单元，第一端连接第四节点，第二端连接第五节点；

第二电阻单元，第一端连接所述第五节点，第二端接地；

其中，所述第四节点为所述输出模块的输出端，所述第五节点为所述反馈模块的输出端，所述第五节点连接所述放大模块的输入端。

13.如权利要求1所述的驱动电路，其特征在于，所述反馈模块为电容分压电路。

14.如权利要求13所述的驱动电路，其特征在于，所述反馈模块包括：

第一电容单元，第一端连接第四节点，第二端连接第五节点；

第二电容单元，第一端连接所述第五节点，第二端接地；

其中，所述第四节点为所述输出模块的输出端，所述第五节点为所述反馈模块的输出端，所述第五节点连接所述放大模块的输入端。

15.如权利要求2所述的驱动电路，其特征在于，所述放大模块包括：

误差放大器；

当所述输出模块通过AB源极跟随器实现时，所述误差放大器的同相输入端连接所述反馈模块的输出端，反相输入端连接参考电压；

当所述输出模块通过AB推挽输出实现时，所述误差放大器的反相输入端连接所述反馈模块的输出端，同相输入端连接所述参考电压。

16.如权利要求3或4所述的驱动电路，其特征在于，所述放大模块包括：

误差放大器；

当所述输出模块通过AB源极跟随器实现时，所述误差放大器的反相输入端连接所述反馈模块的输出端，同相输入端连接参考电压；

当所述输出模块通过AB推挽输出实现时，所述误差放大器的同相输入端连接所述反馈模块的输出端，反相输入端连接所述参考电压。

17.如权利要求12所述的驱动电路，其特征在于，所述放大模块中的参考电压根据所述第一电阻单元和所述第二电阻单元的阻值的比值确定。

18.如权利要求14所述的驱动电路，其特征在于，所述放大模块中的参考电压根据所述第一电容单元和所述第二电容单元的容值的比值确定。

19.一种存储芯片，其特征在于，包括如权利要求1～18任一项所述的驱动电路。

Images