CN114551508A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114551508A
CN114551508A CN202111182146.9A CN202111182146A CN114551508A CN 114551508 A CN114551508 A CN 114551508A CN 202111182146 A CN202111182146 A CN 202111182146A CN 114551508 A CN114551508 A CN 114551508A
Authority
CN
China
Prior art keywords
disposed
layer
bottom metal
transistor
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111182146.9A
Other languages
English (en)
Inventor
金根佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114551508A publication Critical patent/CN114551508A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了一种显示装置的实施例，所述显示装置包括：显示面板，具有柔性特性；后钝化层，设置在显示面板的后表面上并且包括开口；以及像素，形成在显示面板的对应于开口的区域中。显示面板包括：柔性基底，包括聚酰亚胺层和设置在聚酰亚胺层上的阻挡层；驱动晶体管和第五晶体管，设置在基底上并且包括多晶半导体层；发光二极管，接收驱动晶体管的输出电流；以及底部金属层，在剖视图中设置在聚酰亚胺层与多晶半导体层之间，并且在平面图中设置在驱动晶体管的沟道周围。

Description

显示装置
本申请要求于2020年11月25日在韩国知识产权局提交的第10-2020-0159978号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开涉及一种显示装置，更具体地，涉及一种包括发光二极管的显示装置。
背景技术
显示装置是用于显示图像的装置，并且包括液晶显示器(LCD)、有机发光二极管(OLED)显示器等。显示装置用在诸如移动电话、导航装置、数码相机、电子书、便携式游戏机和各种终端的各种电子装置中。
由于OLED显示器具有自发光特性并且不需要单独的光源(不同于LCD)，因此可以减小其厚度和重量。另外，OLED显示器具有诸如低功耗、高亮度和高响应速度的高质量特性。
最近，OLED显示器已经形成在塑料基底上以具有柔性结构。
在该背景技术部分中公开的以上信息仅用于增强对所描述的技术的背景的理解，因此其可以包含不形成在该国中对于本领域普通技术人员而言已知的现有技术的信息。
发明内容
实施例提供了一种显示装置，所述显示装置包括：显示面板，具有柔性特性；后钝化层，设置在显示面板的后表面上并且包括开口；以及像素，形成在显示面板的对应于开口的区域中。显示面板包括：柔性基底，包括聚酰亚胺层和设置在聚酰亚胺层上的阻挡层；驱动晶体管和第五晶体管，设置在基底上并且包括多晶半导体层；发光二极管，接收驱动晶体管的输出电流；以及底部金属层，在剖视图中设置在聚酰亚胺层与多晶半导体层之间，并且在平面图中设置在驱动晶体管的沟道周围。
相机或光学元件可以设置在后钝化层的开口中。
显示面板可以具有不对应于开口的第一显示区域和对应于开口的第二显示区域，第二显示区域可以包括透射区域和像素区域，像素可以设置在像素区域中。
底部金属层可以包括线状部分。
底部金属层还可以包括定位在线状部分的相应端部中的至少一个处的垂直部分。
底部金属层还可以包括突起，突起可以根据包括驱动晶体管的沟道的多晶半导体层的形状而突出。
底部金属层可以包括中间开口。
驱动晶体管还可以包括栅电极，在平面图中驱动晶体管的栅电极可以与底部金属层部分地叠置。
显示装置还可以包括：缓冲层，设置在基底与多晶半导体层之间，其中，底部金属层可以设置在基底上并且被缓冲层覆盖。
底部金属层可以设置在聚酰亚胺层上，并且可以被阻挡层覆盖。
基底可以包括两个聚酰亚胺层和两个阻挡层。
指纹传感器可以设置在后钝化层的开口中。
另一实施例提供了一种显示装置，显示装置包括：柔性基底，包括聚酰亚胺层和设置在聚酰亚胺层上的阻挡层；以及单位像素，设置在基底上并且包括第一像素、第二像素和第三像素，其中，第一像素、第二像素和第三像素中的每个包括：驱动晶体管，设置在基底上并且包括多晶半导体层；发光二极管，接收驱动晶体管的输出电流；以及底部金属层，在剖视图中设置在聚酰亚胺层与多晶半导体层之间，并且在平面图中设置在驱动晶体管的沟道周围，并且包括在第一像素中的第一底部金属层的形状与包括在第二像素中的第二底部金属层的形状和包括在第三像素中的第三底部金属层的形状不同。
第一底部金属层、第二底部金属层和第三底部金属层中的至少一个可以包括线状部分和设置在线状部分的相应端部中的至少一个处的垂直部分。
第一底部金属层、第二底部金属层和第三底部金属层中的至少一个可以包括突起，突起可以根据包括驱动晶体管的沟道的多晶半导体层的形状而突出。
显示装置还可以包括：缓冲层，设置在基底与多晶半导体层之间，其中，底部金属层可以设置在基底上并且被缓冲层覆盖。
底部金属层可以设置在聚酰亚胺层上，并且可以被阻挡层覆盖。
显示装置还可以包括：后钝化层，设置在基底的后表面上并且包括开口，其中，单位像素可以在基底上形成在对应于开口的区域中。
根据实施例，底部金属层设置在像素的驱动晶体管周围，并且在剖视图中设置在基底与驱动晶体管之间，使得像素的驱动晶体管的特性不会由于柔性基底引起的光或极性而改变。
附图说明
图1示出了根据实施例的显示装置的示意性俯视平面图。
图2示出了图1的显示装置的一部分的示意性剖视图。
图3示出了图1的第二显示区域的放大俯视平面图。
图4示出了图3的第二显示区域的放大剖视图。
图5示出了根据实施例的显示装置中包括的一个像素的电路图。
图6示出了根据实施例的像素的布局图。
图7示出了根据实施例的驱动晶体管周围的剖视图。
图8示出了根据比较示例的驱动晶体管周围的剖视图。
图9示出了根据另一实施例的驱动晶体管周围的剖视图。
图10示出了根据另一实施例的单位像素的布局图。
图11示出了根据另一实施例的一个像素的电路图。
图12和图13示出了根据另一实施例的单位像素的布局图。
图14示出了根据另一实施例的显示装置的示意性俯视平面图。
图15示出了根据另一实施例的显示装置的示意性俯视平面图。
图16示出了沿着图15的线XVI-XVI'截取的显示装置的剖视图。
具体实施方式
本文中公开的显示装置的一个或更多个实施例减少了由于光引起的像素的驱动晶体管的特性的变化。
在下文中将参照附图更充分地描述本发明，在附图中示出了发明的实施例。如本领域技术人员将意识到的，在所有不脱离本发明的精神或范围的情况下，可以以各种不同的方式修改所描述的实施例。
为了清楚地描述本发明，省略了与描述不相关的部分，并且在整个说明书中相同或相似的组成元件由相同的附图标记表示。
此外，在附图中，为了易于描述，任意地示出了每个元件的尺寸和厚度，并且本公开不必限于附图中示出的每个元件的尺寸和厚度。在附图中，为了清楚起见，夸大了层、膜、面板、区、区域等的厚度。在附图中，为了易于描述，夸大了一些层和区域的厚度。
将理解的是，当诸如层、膜、区、区域或基底的元件被称为“在”另一元件“上”时，它可以直接在所述另一元件上，或者也可以存在居间元件。相反，当元件被称为“直接在”另一元件“上”时，不存在居间元件。此外，在说明书中，词语“在……上”或“在……上方”意指定位在物体部分上或上方，并且不必意指基于重力方向定位在物体部分的上侧上。
另外，除非明确地描述为相反，否则词语“包括”及其变型(诸如，“包含”或“含有”)将被理解为意指包括所陈述的元件(元素)，但不排除任何其他元件(元素)。
此外，在整个说明书中，短语“在平面图中”或“在平面上”意指从顶部观察目标部分，短语“在剖视图中”或“在剖面上”意指从侧面观察通过垂直切割目标部分而形成的剖面。
将参照图1至图4描述根据实施例的可以应用本发明的显示装置10的结构。
图1示出了根据实施例的显示装置的示意性俯视平面图，图2示出了图1的显示装置的一部分的示意性剖视图，图3示出了图1的第二显示区域的放大俯视平面图，图4示出了图3的第二显示区域的放大剖视图。
根据本实施例的显示装置10包括显示面板100，显示面板100是有机发光面板并且包括多个像素PX，一个像素PX包括像素电路部分和发光元件部分。像素电路部分是基于从外部施加的信号向发光元件部分施加电流的部分，发光元件部分设置在像素电路部分的上部处，并且包括有机发光层和设置在有机发光层的相应侧处的一对电极(阳极和阴极)。由像素电路部分输出的电流流过有机发光层，有机发光层发光的程度根据电流量而变化。
有机发光层包括有机发光材料，当有机发光材料与湿气结合时，有机发光层的效率被劣化。因此，利用封装层对像素电路部分和发光元件部分的侧表面和上表面进行密封以防止湿气从外部渗透。封装层可以具有包括有机层和无机层的多个层的结构，并且可以包括无机层、有机层和无机层的三层结构。
在一些实施例中，可以在显示面板100的内部处或在显示面板100的上侧处进一步包括能够感测触摸的触摸感测部200。也就是说，可以在显示面板100的封装层上进一步形成能够感测触摸的感测电极，或者可以在显示面板100的上部上设置单独的触摸感测基底。
根据实施例的显示面板100包括显示区域DA，显示区域DA包括多个像素PX以显示图像，显示区域DA包括第一显示区域DA1和第二显示区域DA2。非显示区域可以设置在显示区域DA外部。
第一显示区域DA1是在其中连续地布置有多个像素PX以显示图像的区域，像素PX的像素电路部分可以沿着行和列连续地布置，发光元件部分可以以各种方式布置。第一显示区域DA1主要显示图像，并且可以在其上侧处包括触摸感测电极以感测触摸。
第二显示区域DA2除了显示图像的其自身功能之外，另外用于透射光，使得设置在显示面板100的后表面上的光学元件25可以操作。也就是说，第二显示区域DA2是其中在多个像素PX之间进一步形成有没有形成像素PX的空白空间(透射区域DA2-2)的区域。结果，除了通过像素区域DA2-1显示图像的独特功能之外，第二显示区域DA2可以通过使用透射区域DA2-2通过使用设置在后表面上的诸如相机或红外传感器的光学元件25来执行另一功能。第二显示区域DA2由于透射区域DA2-2而具有高于第一显示区域DA1的透射率的透射率。第二显示区域DA2具有小于第一显示区域DA1的像素PX的密度(即，每单位面积的像素PX的数量)的像素PX的密度，并且具有比第一显示区域DA1的显示的图像的分辨率低的显示的图像的分辨率。第二显示区域DA2也可以通过在其上侧处包括触摸感测电极来感测触摸。
显示区域DA中的第二显示区域DA2的形状、位置和尺寸可以不同地改变。也就是说，与在图1中所示的第二显示区域DA2的形状不同，它可以具有圆形形状、椭圆形形状或各种多边形形状。另外，整个显示区域DA的其中设置有第二显示区域DA2的部分可以设置为靠近显示区域DA的外边缘或设置为靠近显示区域DA的中心。可以包括多个第二显示区域DA2，并且所述多个第二显示区域DA2的延伸方向可以是与图1的方向不同的垂直方向。
参照图1，由于第二显示区域DA2设置在第一显示区域DA1的一侧处，所以第一显示区域DA1不设置在第二显示区域DA2的上部处，但是在一些实施例中，第二显示区域DA2可以被第一显示区域DA1围绕。
参照图2，显示装置10可以包括显示面板100、设置在显示面板100的后表面上的后钝化层20、设置在显示面板100的上表面上的触摸感测部200以及窗250。
后钝化层20可以包括黑胶带、垫层(cushion layer，也被称为缓和层、缓冲层)和金属层，并且包括对应于光学元件25的开口。后钝化层20的开口对应于第二显示区域DA2。黑胶带用于阻挡从后表面向上提供的光，垫层防止来自后表面的冲击传输到显示面板100。另外，金属层允许显示面板100在显示面板100由于其柔性特性弯曲时保持弯曲状态，并且可以由可以容易地弯曲的金属(诸如铜(Cu))制成。
参照图2，窗250和触摸感测部200可以形成在显示面板100的上部上。窗250用于保护显示面板100的上表面，触摸感测部200用于感测通过手等的触摸以进行操作。
图2简要地示出了像素PX的各种元件形成在显示面板100的柔性基底110上。显示面板100的像素PX可以被封装层覆盖以进行密封，以防止湿气或空气从外部渗透。
参照图3，第二显示区域DA2包括像素区域DA2-1和透射区域DA2-2，透射区域DA2-2可以由通过像素区域DA2-1彼此连接的布线SL1和SL2分开和划分。
透射区域DA2-2是可以具有高透射率以向设置在后表面上的光学元件25提供光的部分，像素区域DA2-1是其中形成有像素PX的区域。第二显示区域DA2的分辨率可以由于透射区域DA2-2而劣化。
偏振器可以附接到显示面板100的上表面，或者滤色器层或颜色转换层可以与黑矩阵一起进一步形成在偏振器上。这些组成元件可以用于防止外部光被反射，从而防止像素PX的上部图案被用户的眼睛看到。另外，可以使用滤色器层或颜色转换层以改善显示的颜色。
例如，光学元件25可以包括传感器、相机和闪光灯。当光学元件25是传感器时，光学元件25可以是近距离传感器、照度传感器、红外传感器或紫外传感器。
图4示出了显示面板100的第二显示区域DA2的像素区域DA2-1和透射区域DA2-2的示意性剖面结构。
首先，包括薄膜晶体管TFT的像素电路部分和发光元件部分形成在第二显示区域DA2的像素区域DA2-1中，在像素区域DA2-1中示出了薄膜晶体管TFT的示意性剖面结构。
在被包括在像素电路部分中的薄膜晶体管TFT中，缓冲层111设置在柔性基底110上，多晶半导体层PS形成在缓冲层111上。薄膜晶体管TFT可以是驱动晶体管T1(图5)。
柔性基底110可以由多个层形成，并且包括两个聚酰亚胺(PI)层110-1和110-3以及两个阻挡层110-2和110-4。阻挡层110-2和110-4中的每个由诸如氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiOxNy)的无机绝缘材料制成。
缓冲层111设置在上阻挡层110-4上，并且缓冲层111可以被构造为双层。缓冲层111也可以由无机绝缘材料制成，并且可以包括氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiOxNy)。
栅极绝缘膜140设置在多晶半导体层PS上，并且包括栅电极G和第一信号线SL1的栅极导电层设置在栅极绝缘膜140上。第一信号线SL1形成透射区域DA2-2与像素区域DA2-1之间的边界，使得第一信号线SL1的一部分可以被包括在透射区域DA2-2中。尽管图4示出了整体地形成栅极绝缘膜140，但是在一些实施例中，其可以仅形成在其中设置有栅极导电层的区域中。
与栅电极G叠置的多晶半导体层PS形成为薄膜晶体管TFT的沟道，并且通过等离子体处理或掺杂使其导电的第一区域和第二区域设置在沟道的相应侧处。
栅极导电层被覆盖有层间绝缘膜160。根据实施例，层间绝缘膜160由诸如氮化硅、氧化硅和氧化铝的材料制成，并且可以包括有机绝缘材料。
在层间绝缘膜160和/或栅极绝缘膜140中形成开口以使多晶半导体层PS的第一区域和第二区域暴露。
数据导电层设置在层间绝缘膜160上，并且数据导电层包括第一电极S、第二电极D以及第二信号线SL2。
第一电极S电连接到多晶半导体层PS的第一区域，第二电极D电连接到多晶半导体层PS的第二区域。然而，在一些实施例中，当多晶半导体层PS的一部分变得导电时，它可以在没有第一电极S和第二电极D的情况下电连接到其另一部分。
第二信号线SL2形成透射区域DA2-2与像素区域DA2-1之间的边界，使得第二信号线SL2的一部分可以被包括在透射区域DA2-2中。
在具有这种基本结构的显示面板100的本实施例中，形成在形成在像素区域DA2-1中的像素PX的驱动晶体管T1周围浮置的底部金属层BML。也就是说，由于像素PX的向发光元件部分输出电流的像素电路部分的驱动晶体管T1的特性是重要的，因此底部金属层BML形成在驱动晶体管T1周围，使得驱动晶体管T1的特性不被改变。
在驱动晶体管T1周围浮置的底部金属层BML形成在柔性基底110上或柔性基底110内。更具体地，底部金属层BML形成在将设置有驱动晶体管T1的沟道的区域周围，在图4的实施例中，为了阻挡从侧表面入射到驱动晶体管T1(即薄膜晶体管TFT)的沟道上的光，形成基于驱动晶体管T1的沟道而设置在透射区域DA2-2侧处的底部金属层BML。在平面图中，底部金属层BML具有不与驱动晶体管T1的栅电极的一部分叠置或与驱动晶体管T1的栅电极的一部分叠置的结构。
在一些实施例中，底部金属层BML可以被施加有电压，并且可以被施加有恒定电压(诸如驱动电压ELVDD(图5))，或者可以连接到一个晶体管的一个电极(例如，驱动晶体管T1的第一电极S1或第二电极D1)以接收电压。
根据具有如图4中所示的结构的底部金属层BML，即使像素PX对应于后钝化层20(图2)的开口设置在第二显示区域DA2的像素区域DA2-1中，也形成底部金属层BML，使得即使光通过透射区域DA2-2透射，光也被设置在驱动晶体管T1的沟道下方的底部金属层BML阻挡。结果，驱动晶体管T1的沟道的特性不会由于光而改变。
图4中所示的实施例是其中底部金属层BML形成在柔性基底110中的实施例，在这种情况下，底部金属层BML形成在柔性基底110的上聚酰亚胺(PI)层110-3上，并且底部金属层BML被上阻挡层110-4覆盖。
下面将详细描述底部金属层BML的详细结构。
首先，将参照图5描述像素PX的电路结构。
图5示出了根据实施例的包括在显示装置中的一个像素的电路图。
有机发光显示装置10的像素PX包括连接到若干条信号线127、151、152、153、154、171、172和741的多个晶体管T1、T2、T3、T4、T5、T6和T7、存储电容器Cst和有机发光二极管OLED。这里，发光元件部分是有机发光二极管OLED，晶体管T1至T7和存储电容器Cst形成像素电路部分。
另外，在图5的实施例中，底部金属层BML形成为在驱动晶体管T1与第五晶体管T5之间浮置。
多个晶体管T1、T2、T3、T4、T5、T6和T7包括作为用于执行操作有机发光二极管OLED所必需的操作的晶体管的驱动晶体管T1和连接到扫描线151的开关晶体管(即，第二晶体管T2和第三晶体管T3)以及剩余的晶体管(在下文中称为补偿晶体管)。这些补偿晶体管T4、T5、T6和T7可以包括第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。
多条信号线127、151、152、153、154、171、172和741可以包括扫描线151、前一扫描线152、发射控制线153、旁路控制线154、数据线171、驱动电压线172、初始化电压线127和共电压线741。旁路控制线154可以是前一扫描线152的一部分，或者可以电连接到前一扫描线152。
扫描线151连接到栅极驱动器(未示出)以将扫描信号GW传输到开关晶体管(即，传输到第二晶体管T2和第三晶体管T3)。前一扫描线152可以连接到栅极驱动器以将施加到设置在前一级处的像素PX的前一扫描信号GI传输到第四晶体管T4。由于第四晶体管T4包括串联连接的两个晶体管，因此前一扫描信号GI被施加到包括在第四晶体管T4中的两个串联连接的晶体管T4_1和T4_2的栅电极中的两者。发射控制线153连接到发射控制器(未示出)，它将控制有机发光二极管OLED的发射时间的发射控制信号EM传输到第五晶体管T5和第六晶体管T6。旁路控制线154将旁路信号GB传输到第七晶体管T7，并且在一些实施例中，它可以传输与前一扫描信号GI相同的信号。
数据线171是传输由数据驱动器(未示出)产生的数据电压DATA的布线，有机发光二极管OLED(也称为“有机发光元件”)发光的亮度根据数据电压DATA而改变。驱动电压线172施加驱动电压ELVDD，初始化电压线127传输用于使驱动晶体管T1初始化的初始化电压Vinit，共电压线741施加共电压ELVSS。施加到驱动电压线172、初始化电压线127和共电压线741的电压可以是恒定的。
在下文中，将描述多个晶体管。
首先，驱动晶体管T1是调节根据施加于其的数据电压DATA输出的电流量的晶体管，输出电流被施加到有机发光二极管OLED的阳极(anode)以根据数据电压DATA调节有机发光二极管OLED的亮度。为了这个目的，驱动晶体管T1的第一电极被设置为接收驱动电压ELVDD，并且经由第五晶体管T5连接到驱动电压线172。另外，驱动晶体管T1的第一电极连接到第二晶体管T2的第二电极以接收数据电压DATA。同时，驱动晶体管T1的第二电极被设置为朝向有机发光二极管OLED输出电流，并且经由第六晶体管T6连接到有机发光二极管OLED的阳极(anode)。同时，驱动晶体管T1的栅电极连接到存储电容器Cst的一个电极(在下文中称为第二存储电极)。因此，驱动晶体管T1的栅电极的电压根据存储在存储电容器Cst中的电压而改变，因此，从驱动晶体管T1输出的电流改变。
第二晶体管T2是允许数据电压DATA被接收到像素PX中的晶体管。第二晶体管T2的栅电极连接到扫描线151，第二晶体管T2的第一电极连接到数据线171。第二晶体管T2的第二电极连接到驱动晶体管T1的第一电极。当第二晶体管T2根据通过扫描线151传输的扫描信号GW导通时，通过数据线171传输的数据电压DATA传输到驱动晶体管T1的第一电极。
第三晶体管T3是当驱动晶体管T1导通时允许补偿电压(DATA-Vth)传输到存储电容器Cst的第二存储电极的晶体管。第三晶体管T3可以是包括串联连接的晶体管T3_1和晶体管T3_2的晶体管单元。两个晶体管T3_1和T3_2的两个栅电极都连接到扫描线151。晶体管T3_2的第一电极连接到驱动晶体管T1的第二电极，晶体管T3_1的第二电极连接到存储电容器Cst的第二存储电极和驱动晶体管T1的栅电极。另外，晶体管T3_1的第一电极和晶体管T3_2的第二电极彼此连接。当将第三晶体管T3描述为一个晶体管时，晶体管T3_2的第一电极成为第三晶体管T3的第一电极，晶体管T3_1的第二电极成为第三晶体管T3的第二电极。第三晶体管T3根据通过扫描线151接收的扫描信号GW而导通以将驱动晶体管T1的栅电极和第二电极连接，并且将驱动晶体管T1的第二电极和存储电容器Cst的第二存储电极连接。
下面将详细描述其中通过第二晶体管T2和第三晶体管T3补偿的驱动晶体管T1的阈值电压Vth的电压存储在存储电容器Cst中的操作。
当低电平的扫描信号GW通过扫描线151供应到像素PX时，第二晶体管T2和第三晶体管T3导通，并且数据电压DATA通过数据线171穿过第二晶体管T2以被输入到驱动晶体管T1的第一电极。
在这种情况下，因为通过初始化电压Vinit而初始化的驱动晶体管T1的栅电极的电压使驱动晶体管T1导通，所以输入的数据电压DATA传输到第三晶体管T3，并且因为第三晶体管T3也由于扫描信号GW而导通，所以输入的数据电压DATA传输到存储电容器Cst。
当数据电压DATA被传输时，驱动晶体管T1的栅电极的电压(即，存储在存储电容器Cst中的电压)增大，当驱动晶体管T1的栅电极的电压是“DATA-Vth”的电压时，由于驱动晶体管T1被截止，此时的电压被存储并保持在存储电容器Cst中。
第四晶体管T4用于使驱动晶体管T1的栅电极和存储电容器Cst的第二存储电极初始化。第四晶体管T4的栅电极连接到前一扫描线152，第四晶体管T4的第一电极连接到初始化电压线127。第四晶体管T4的第二电极经由第三晶体管T3的第二电极连接到存储电容器Cst的第二存储电极和驱动晶体管T1的栅电极。第四晶体管T4也具有包括串联连接的两个晶体管的结构。第四晶体管T4根据通过前一扫描线152接收的前一扫描信号GI将初始化电压Vinit传输到驱动晶体管T1的栅电极和存储电容器Cst的第二存储电极。因此，驱动晶体管T1的栅电极的栅极电压和存储电容器Cst被初始化。初始化电压Vinit可以具有低电压值，并且它可以是能够使驱动晶体管T1导通的电压。
第五晶体管T5用于将驱动电压ELVDD传输到驱动晶体管T1。第五晶体管T5的栅电极连接到发射控制线153，第五晶体管T5的第一电极连接到驱动电压线172。第五晶体管T5的第二电极连接到驱动晶体管T1的第一电极。
第六晶体管T6用于将从驱动晶体管T1输出的电流传输到有机发光二极管OLED。第六晶体管T6的栅电极连接到发射控制线153，第六晶体管T6的第一电极连接到驱动晶体管T1的第二电极。第六晶体管T6的第二电极连接到有机发光二极管OLED的阳极(anode)。
第五晶体管T5和第六晶体管T6根据通过发射控制线153传输的发射控制信号EM同时导通，当驱动电压ELVDD通过第五晶体管T5施加到驱动晶体管T1的第一电极时，驱动晶体管T1根据驱动晶体管T1的栅电极的电压(即，存储电容器Cst的第二存储电极的电压)输出电流。输出的电流通过第六晶体管T6传输到有机发光二极管OLED。当电流流过有机发光二极管OLED时，有机发光二极管OLED发光。
第七晶体管T7用于使有机发光二极管OLED的阳极(anode)初始化。第七晶体管T7的栅电极连接到旁路控制线154，第七晶体管T7的第一电极连接到有机发光二极管OLED的阳极(anode)，第七晶体管T7的第二电极连接到初始化电压线127。旁路控制线154可以连接到前一扫描线152，旁路信号GB作为与前一扫描信号GI相同的时序信号施加。旁路控制线154可以不连接到前一扫描线152以传输与前一扫描信号GI不同的信号。当第七晶体管T7根据旁路信号GB而导通时，初始化电压Vinit施加到有机发光二极管OLED的阳极(anode)，使得有机发光二极管OLED被初始化。
存储电容器Cst的第一存储电极连接到驱动电压线172，存储电容器Cst的第二存储电极连接到驱动晶体管T1的栅电极、第三晶体管T3的第二电极和第四晶体管T4的第二电极。因此，第二存储电极确定驱动晶体管T1的栅电极的电压，并且它通过第三晶体管T3的第二电极接收数据电压DATA或者通过第四晶体管T4的第二电极接收初始化电压Vinit。
同时，有机发光二极管OLED的阳极连接到第六晶体管T6的第二电极和第七晶体管T7的第一电极，并且其阴极连接到传输共电压ELVSS的共电压线741。
在图5的实施例中，像素电路部分包括七个晶体管T1至T7和一个存储电容器Cst，但不限于此，晶体管的数量、存储电容器Cst的数量以及它们的连接可以不同地改变。
另外，在图5的实施例中，底部金属层BML形成在驱动晶体管T1周围并且在第五晶体管T5侧处。电路图中的底部金属层BML主要以浮置状态示出，同时将参照图6和图7详细描述底部金属层BML的详细结构。
图6示出了根据实施例的像素的布局图，图7示出了根据实施例的驱动晶体管周围的剖视图。
在根据实施例的有机发光显示装置10中，形成主要沿着第一方向延伸的扫描线151、前一扫描线152、发射控制线153和初始化电压线127。同时，有机发光显示装置10包括沿着与第一方向交叉的第二方向延伸并且分别传输数据电压DATA和驱动电压ELVDD的数据线171和驱动电压线172。
在本实施例中，示出了底部金属层BML设置在驱动晶体管T1的下部(即，在第五晶体管T5侧和第六晶体管T6侧)处，并且底部金属层BML在左侧和右侧处具有线状结构。如图6中所示的底部金属层BML可以具有其中从矩形底部金属层BML去除一侧(上侧)的线状结构以具有矩形开口的结构。在图6中，底部金属层BML具有其中第二晶体管T2侧和/或第三晶体管T3侧的线状结构被移除的结构。
参照图7，底部金属层BML形成在柔性基底110上，并且被缓冲层111覆盖。
在下文中，将描述图6和图7的整体结构。
驱动晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7的沟道中的每个设置在长长地延伸的半导体层130内。另外，多个晶体管T1、T2、T3、T4、T5、T6和T7的第一电极和第二电极的至少部分也设置在半导体层130中。
与图6的结构不同，半导体层130可以形成为具有各种弯曲的形状。半导体层130由诸如多晶硅的多晶半导体制成。
除了每个晶体管的沟道之外，半导体层130通过等离子体处理或掺杂而变得导电，第一区域和第二区域形成在沟道的相应侧处。导电的第一区域和第二区域可以分别用作多个晶体管T1、T2、T3、T4、T5、T6和T7的第一电极和第二电极。另外，半导体层130的一部分可以导电以将不同的晶体管直接连接。
多个晶体管T1、T2、T3、T4、T5、T6和T7的沟道中的每个与每个晶体管T1、T2、T3、T4、T5、T6或T7的栅电极叠置，并且设置在每个晶体管T1、T2、T3、T4、T5、T6或T7的第一区域和第二区域之间。多个晶体管T1、T2、T3、T4、T5、T6和T7可以具有基本上相同的堆叠结构。在下文中，将主要详细描述驱动晶体管T1，并且将简要地描述剩余的晶体管T2、T3、T4、T5、T6和T7。
驱动晶体管T1包括沟道131、栅电极155以及第一区域和第二区域。驱动晶体管T1的沟道131在第一区域与第二区域之间，并且在平面图中与栅电极155叠置。沟道131可以具有弯曲结构，而在一些实施例中，其可以具有直线结构，并且沟道131的形状可以有多种而不限于示出的Ω形状。
存储线126的延伸部分被隔开并且设置在栅电极155上。平面图中，存储线126的延伸部分与栅电极155叠置，并且第二栅极绝缘膜142在存储线126的延伸部分与栅电极155之间以形成存储电容器Cst。存储线126的延伸部分是存储电容器Cst的第一存储电极，栅电极155是存储电容器Cst的第二存储电极。存储线126的延伸部分设置有开口56，开口56形成为使得栅电极155可以连接到第一数据连接构件71。在开口56中，栅电极155的上表面与第一数据连接构件71通过开口61彼此电连接。第一数据连接构件71连接到第三晶体管T3的第二区域以将驱动晶体管T1的栅电极155和第三晶体管T3的第二区域连接。
第二晶体管T2的栅电极可以是扫描线151的一部分。数据线171通过开口62连接到第二晶体管T2的第一区域，第一区域和第二区域可以设置在半导体层130中。
第三晶体管T3包括彼此相邻并且串联连接的两个晶体管T3_1和T3_2。第三晶体管T3用于串联连接以阻挡漏电流流动。当将其中两个晶体管串联连接的结构简单地描述为一个第三晶体管T3时，可以描述为第三晶体管T3的第一区域直接连接到第六晶体管T6的第一区域和驱动晶体管T1的第二区域。另外，第三晶体管T3的第二区域通过开口63连接到第一数据连接构件71。
第四晶体管T4也被构造为串联连接的两个晶体管T4_1和T4_2，两个晶体管T4_1和T4_2的沟道形成在其中前一扫描线152和半导体层130相交的部分处。第四晶体管T4的栅电极可以是前一扫描线152的一部分。一个晶体管T4_1的第一区域连接到另一晶体管T4_2的第二区域。如上所述的串联连接的结构可以用于阻挡漏电流。第二数据连接构件72通过开口65连接到晶体管T4_2的第一区域，第一数据连接构件71通过开口63连接到晶体管T4_1的第二区域。
第五晶体管T5的栅电极可以是发射控制线153的一部分。驱动电压线172通过开口67连接到第五晶体管T5的第一区域，并且第五晶体管T5的第二区域通过半导体层130连接到驱动晶体管T1的第一区域。
第六晶体管T6的栅电极可以是发射控制线153的一部分。第三数据连接构件73通过开口69连接到第六晶体管T6的第二区域，并且第六晶体管T6的第一区域通过半导体层130连接到驱动晶体管T1的第二区域。
第七晶体管T7的栅电极可以是前一扫描线152的一部分。第三数据连接构件73通过开口81连接到第七晶体管T7的第一区域，并且第七晶体管T7的第二区域连接到第四晶体管T4的第一区域。
存储电容器Cst包括彼此叠置的第一存储电极和第二存储电极，并且第二栅极绝缘膜142置于第一存储电极与第二存储电极之间，第二存储电极可以对应于驱动晶体管T1的栅电极155，第一存储电极可以是存储线126的延伸部分。这里，第二栅极绝缘膜142成为电介质，电容由存储在存储电容器Cst中的电荷以及第一存储电极与第二存储电极之间的电压决定。通过使用栅电极155作为第二存储电极，能够确保在由于驱动晶体管T1的沟道131而变窄的空间中形成存储电容器Cst的空间，驱动晶体管T1的沟道131在像素PX内占据大片区域。
驱动电压线172通过开口68连接到第一存储电极。因此，存储电容器Cst存储与通过驱动电压线172传输到第一存储电极的驱动电压ELVDD和栅电极155的栅极电压之间的差对应的电荷。
第二数据连接构件72通过开口64连接到初始化电压线127。像素电极通过开口81连接到第三数据连接构件73。
在下文中，将参照图7根据堆叠顺序来描述根据实施例的有机发光显示装置10的整体剖面结构。
根据实施例的有机发光显示装置10使用由诸如塑料或聚酰亚胺(PI)的柔性材料制成的基底110。阻挡层110-2和110-4设置在基底110上，由具有导电性的金属或具有与其等效的导电特性的半导体材料制成的底部金属层BML设置在阻挡层110-4上。缓冲层111设置在底部金属层BML上。
在图7的实施例中，缓冲层111也被构造为双层，下缓冲层111-1覆盖底部金属层BML，上缓冲层111-2覆盖下缓冲层111-1。阻挡层110-2和110-4以及缓冲层111-1和111-2可以包括诸如氧化硅、氮化硅和氧化铝的无机绝缘材料。
包括驱动晶体管T1的沟道131、晶体管T2、T3、T4、T5、T6和T7的沟道以及设置在沟道的相应侧处的第一区域和第二区域的半导体层130设置在缓冲层111上。
覆盖半导体层130的第一栅极绝缘膜141设置在半导体层130上。第一栅极绝缘膜141可以由诸如氧化硅、氮化硅或氧化铝的无机绝缘材料制成。
包括多个晶体管T1、T2、T3、T4、T5、T6和T7的栅电极、扫描线151、前一扫描线152和发射控制线153的第一栅极导体设置在第一栅极绝缘膜141上。在图7中示出了驱动晶体管T1的栅电极155和作为发射控制线153的一部分的第五晶体管T5的栅电极。
第二栅极绝缘膜142被设置在第一栅极导体上以覆盖第一栅极导体。第二栅极绝缘膜142可以由诸如氮化硅、氧化硅或氧化铝的材料制成。
包括存储线126、第一存储电极、初始化电压线127和寄生电容器控制图案79的第二栅极导体设置在第二栅极绝缘膜142上。在图7中示出了第一存储电极。
层间绝缘膜160设置在第二栅极导体上以覆盖第二栅极导体。层间绝缘膜160可以由诸如氮化硅、氧化硅或氧化铝的材料制成，并且可以由有机绝缘材料制成。
包括数据线171、驱动电压线172、第一数据连接构件71、第二数据连接构件72和第三数据连接构件73的数据导体设置在层间绝缘膜160上。在图7中，示出了驱动电压线172的连接部分172-1，驱动电压ELVDD通过开口67和连接部分172-1传输到第五晶体管T5的一个区域。
钝化膜(未示出)设置在数据导体上以覆盖它。钝化膜(也被称为平坦化膜)可以包括有机绝缘材料。
像素电极(未示出)和/或阳极(未示出)设置在钝化膜上。像素电极和/或阳极通过形成在钝化膜中的开口81连接到第三数据连接构件73。分隔壁(未示出)设置在阳极上，阳极通过设置在分隔壁中的开口被暴露。有机发光层在分隔壁的开口内并且设置在阳极上，阴极设置在有机发光层和分隔壁上。阳极、有机发光层和阴极形成有机发光二极管OLED。
由第一栅极导体形成的扫描线151、前一扫描线152和发射控制线153沿第一方向延伸，由第二栅极导体形成的存储线126和初始化电压线127也沿第一方向延伸。同时，由数据导体形成的数据线171和驱动电压线172沿第二方向延伸。
数据线171通过形成在第一栅极绝缘膜141、第二栅极绝缘膜142和层间绝缘膜160中的开口62连接到第二晶体管T2的第一区域。
通过形成在第一栅极绝缘膜141、第二栅极绝缘膜142和层间绝缘膜160中的开口67连接到第五晶体管T5的第一区域的驱动电压线172通过形成在层间绝缘膜160中的开口68连接到存储线126的延伸部分(第一存储电极)，并且通过形成在层间绝缘膜160中的开口66连接到寄生电容器控制图案79。
第一数据连接构件71的一端通过形成在第二栅极绝缘膜142和层间绝缘膜160中的开口61连接到栅电极155，其另一端通过形成在第一栅极绝缘膜141、第二栅极绝缘膜142和层间绝缘膜160中的开口63连接到第三晶体管T3的第二区域和第四晶体管T4的第二区域。
第二数据连接构件72的一端通过形成在第一栅极绝缘膜141、第二栅极绝缘膜142和层间绝缘膜160中的开口65连接到第四晶体管T4的第一区域，其另一端通过形成在层间绝缘膜160中的开口64连接到初始化电压线127。
第三数据连接构件73通过形成在第一栅极绝缘膜141、第二栅极绝缘膜142和层间绝缘膜160中的开口69连接到第六晶体管T6的第二区域。
尽管未示出，但是保护有机发光二极管OLED的封装层(未示出)设置在阴极上。封装层可以是其中堆叠有无机膜和有机膜的薄膜封装层，并且可以包括由无机膜、有机膜和无机膜形成的三层。
在图7中，另外示出了底部金属层BML的特征，该特征将与图8中所示的比较示例进行比较。
图8示出了根据比较示例的驱动晶体管周围的剖视图。
图8中所示的比较示例具有其中在设置在第二显示区域DA2中的像素中不包括底部金属层BML的结构。
将图7与图8进行比较，在驱动晶体管T1的沟道131下方引起的负电荷((-)charge)的数量存在差异。
在第二显示区域DA2中，光通过设置在后钝化层20中的用于光学元件25的开口从后表面引入。如上所述引入的光由于包括聚酰亚胺(PI)的基底110而在驱动晶体管T1的沟道131的下部中引起负电荷。负电荷产生电场E-1。
然而，在如图7中所示的本实施例中，由于底部金属层BML，由通过用于光学元件25的开口从后表面引入的光引起的在驱动晶体管T1附近的电场E_2的大小减小。如将图7和图8进行比较所示，观察这一点的另一方面，是在驱动晶体管T1的沟道131下方产生的负电荷由于底部金属层BML而减少。
另外，在图8的比较示例中，可以看到，由于从驱动晶体管T1下方形成的负电荷到第五晶体管T5形成的电力线，驱动晶体管T1的沟道131的特性会因施加到第五晶体管T5的发射控制信号EM的电压变化而改变。
然而，在图7中，由于底部金属层BML，驱动晶体管T1与第五晶体管T5之间的电场E-2未连接到驱动晶体管T1的沟道131，并且被底部金属层BML阻挡。结果，即使当驱动晶体管T1周围的第五晶体管T5的电压改变时，驱动晶体管T1的沟道131的特性也不会改变。
在下文中，将参照图9描述其中形成有底部金属层BML的层位置被改变的实施例。
图9示出了根据另一实施例的驱动晶体管周围的剖视图。
与图7不同，根据图9的实施例的底部金属层BML设置在柔性基底110内部，底部金属层BML形成在上聚酰亚胺(PI)层110-3上，并且底部金属层BML被上阻挡层110-4覆盖。
即使在该实施例中，由于可以不向驱动晶体管T1的沟道131施加电场E_2并且可以由于底部金属层BML而不向沟道131施加光，所以驱动晶体管T1的特性变化减小。
同时，在图10中，将基于单位像素描述底部金属层BML的平面结构。
图10示出了根据另一实施例的单位像素的布局图。
在图10中，示出了三个像素PX，相应的三个像素PX形成三个彩色像素，通过组合这三个彩色像素来形成一个单位像素。
图10中所示的单位像素是设置在第二显示区域DA2的像素区域DA2-1中的单位像素，三个像素PX中的一个像素PX的驱动晶体管T1的沟道131具有线状结构，其剩余的两个像素PX的驱动晶体管T1的沟道131具有Ω形状。
通常，考虑到设置在第一显示区域DA1中的像素PX的驱动晶体管T1的沟道131均具有Ω形状以具有长沟道，形成在第二显示区域DA2的像素区域DA2-1中的像素PX根据颜色被设计为具有另一沟道131的结构。
图10示出了在每个彩色像素中，底部金属层BML1、BML2和BML3根据另一沟道131的结构而具有不同的结构。
首先，在本实施例中，最左边的像素PX是蓝色像素，中间像素PX是绿色像素，最右边的像素PX是红色像素。
蓝色像素具有其中驱动晶体管T1的沟道131沿第一方向延伸的线状结构。与其对应的底部金属层BML1也包括与驱动晶体管T1的沟道131对应的线状部分，并且在平面图中，线状部分设置在沟道131与第五晶体管T5或第六晶体管T6之间。另外，底部金属层BML1还可以包括分别从线状部分的相应侧(或称为，相应端部)向上延伸的垂直部分。
相反，在绿色像素中，驱动晶体管T1的沟道132具有Ω形状，底部金属层BML2包括与沟道132的形状对应的突起BML2-1。也就是说，绿色像素的底部金属层BML2的线状部分另外设置有与沟道132的形状对应的突起BML2-1，并且其一个端部设置有向上延伸的垂直部分。
同时，在红色像素中，驱动晶体管T1的沟道133具有Ω形状，底部金属层BML3包括与沟道133的形状对应的突起BML3-1。也就是说，红色像素的底部金属层BML3的线形部分另外设置有与沟道133的形状对应的突起BML3-1，并且其两个端部设置有向上延伸的垂直部分。
如图10中所示，底部金属层具有与驱动晶体管T1的沟道的形状对应的形状，并且相应侧的端部中的至少一个可以包括垂直部分。
如此，可以基于每个驱动晶体管T1的沟道特性实际受影响的程度来确定结构差异，从而，形成其中可以更有效地阻挡光的结构。
底部金属层BML1、BML2和BML3以堆叠结构设置在基底110与多晶半导体层之间，在一些实施例中，它们可以设置在具有多个层的基底110内。另外，底部金属层BML1、BML2和BML3是浮置的，在一些实施例中，它们可以被施加有特定的电压。
在下文中，将参照图11至图13描述修改的实施例。
图11示出了根据另一实施例的一个像素的电路图，图12和图13示出了根据另一实施例的单位像素的布局图。
首先，在图11中，以电路图示出其中在一个像素PX中形成有多个底部金属层BML1-1、BML1-2、BML2-1和BML2-2的实施例。
根据图11，多个底部金属层BML1-1、BML1-2、BML2-1和BML2-2形成并浮置在驱动晶体管T1与第五晶体管T5之间以及在驱动晶体管T1与第六晶体管T6之间。
示出了第一底部金属层BML1-1和BML1-2被设置为分别更靠近第五晶体管T5和第六晶体管T6，第二底部金属层BML2-1和BML2-2被设置为更靠近驱动晶体管T1。
图12中示出了使用多个底部金属层的实施例之一。
如图12中所示的像素PX包括四个底部金属层BML1、BML2、BML3和BML4。
在四个底部金属层BML1、BML2、BML3和BML4之中，第一底部金属层BML1具有其中图11的第一底部金属层BML1-1和BML1-2一体地形成的结构，第二底部金属层BML2具有图11的第二底部金属层BML2-1和BML2-2一体地形成的结构。
同时，在图12中，另外包括第三底部金属层BML3和第四底部金属层BML4。第三底部金属层BML3和第四底部金属层BML4两者都设置在驱动晶体管T1与第二晶体管T2之间以及驱动晶体管T1与第三晶体管T3之间，第四底部金属层BML4被设置为靠近驱动晶体管T1，第三底部金属层BML3被设置为远离驱动晶体管T1。
同时，图13示出了具有一个底部金属层BML的实施例，并且底部金属层BML具有围绕驱动晶体管T1的沟道131的结构。
图13的底部金属层BML具有带矩形开口(即，中间开口)的矩形形状。在平面图中，图13的底部金属层BML与驱动晶体管T1的栅电极155部分地叠置。然而，在一些实施例中，底部金属层BML可以在平面图中具有以预定间隔不与栅电极155叠置的结构。
已经主要描述了其中底部金属层被浮置的实施例，但是在一些实施例中，可以施加诸如驱动电压ELVDD的特定电压，或者可以通过连接到像素PX的一个电极(例如，驱动晶体管T1的第一电极或第二电极)来施加电压。
参照图1，在显示装置10中，第一显示区域DA1不存在于第二显示区域DA2的上部处。然而，实施例不限于此，将参照图14对此进行描述。
图14示出了根据另一实施例的显示装置的示意性俯视平面图。
如图14中所示，由于根据实施例第一显示区域DA1形成在第二显示区域DA2上，所以第二显示区域DA2可以被第一显示区域DA1围绕。
在一些实施例中，第二显示区域DA2可以设置为进一步向下少许并且设置为延伸到第一显示区域DA1的中心部分。另外，在一些实施例中，第二显示区域DA2可以是多个，并且其形状可以不同地改变。
在上文中，已经主要描述了其中具有底部金属层的像素PX设置在显示面板100的与其中设置有光学元件25(诸如相机)的位置对应的第二显示区域DA2中的实施例。
然而，在其中可以从后表面施加光的结构中，也可以将光施加到形成为与设置有指纹识别传感器的部分对应的像素PX。
因此，在下文中，将参照图15和图16描述其中可以设置有具有底部金属层BML的像素PX的另一位置。
图15示出了根据另一实施例的显示装置的示意性俯视平面图，图16示出了沿着图15的线XVI-XVI'截取的显示装置的剖视图。
根据实施例的显示装置10包括显示面板100、包括开口FSA的后钝化层20和传感器15。
后钝化层20包括黑胶带11、垫层12和金属层13。黑胶带11用于阻挡从后表面向上提供的光，垫层12防止来自后表面的冲击传输到显示面板100。另外，金属层13允许显示面板100在显示面板100由于其柔性特性弯曲时保持弯曲状态，并且可以由可以容易地弯曲的金属(诸如铜(Cu))制成。
传感器15设置在后钝化层20的开口FSA中。
在本实施例中使用的传感器15是在显示面板100的前表面上感测用户的指纹的传感器，在下面的实施例中，将以指纹传感器为例进行描述。
在本实施例中，传感器15设置在后钝化层20的开口FSA中的原因是为了感测显示面板100的前表面上的用户的指纹。传感器15通过后钝化层20的开口FSA感测用户的指纹，进一步形成双面胶带和/或树脂层以附接传感器15，使得胶带设置在后钝化层20的开口FSA周围。
如上所述，包括底部金属层BML的像素PX形成在与开口FSA对应的显示面板100上，使得可以减少或消除由于因从外部施加的光在聚酰亚胺(PI)基底上引起的电荷导致在驱动晶体管T1的沟道周围产生的外围电场的影响。因此，驱动晶体管T1的特性不改变。
尽管已经结合目前被认为是实际的实施例的内容描述了本公开，但是将理解的是，发明不限于所公开的实施例，而且相反的是，发明旨在涵盖包括在所附权利要求的精神和范围内的各种修改和等同布置。

Claims (20)

1.一种显示装置，所述显示装置包括：
显示面板，具有柔性特性；
后钝化层，设置在所述显示面板的后表面上并且包括开口；以及
像素，形成在所述显示面板的对应于所述开口的区域中，
其中，所述显示面板包括：柔性基底，包括聚酰亚胺层和设置在所述聚酰亚胺层上的阻挡层；驱动晶体管和第五晶体管，设置在所述基底上并且包括多晶半导体层；发光二极管，接收所述驱动晶体管的输出电流；以及底部金属层，在剖视图中设置在所述聚酰亚胺层与所述多晶半导体层之间，并且在平面图中设置在所述驱动晶体管的沟道周围。
2.根据权利要求1所述的显示装置，其中，
相机或光学元件设置在所述后钝化层的所述开口中。
3.根据权利要求1所述的显示装置，其中，
所述显示面板具有不对应于所述开口的第一显示区域和对应于所述开口的第二显示区域，
所述第二显示区域包括透射区域和像素区域，并且
所述像素设置在所述像素区域中。
4.根据权利要求3所述的显示装置，其中，
所述底部金属层设置于在所述透射区域的一侧处的所述像素区域中。
5.根据权利要求1所述的显示装置，其中，
所述底部金属层设置在所述驱动晶体管与所述第五晶体管之间。
6.根据权利要求1所述的显示装置，其中，
所述底部金属层包括线状部分。
7.根据权利要求6所述的显示装置，其中，
所述底部金属层还包括定位在所述线状部分的相应端部中的至少一个处的垂直部分。
8.根据权利要求6所述的显示装置，其中，
所述底部金属层还包括从所述线状部分延伸的突起，并且
所述突起根据包括所述驱动晶体管的所述沟道的所述多晶半导体层的形状而突出。
9.根据权利要求1所述的显示装置，其中，
所述底部金属层包括中间开口。
10.根据权利要求1所述的显示装置，其中，
所述驱动晶体管还包括栅电极，并且
在平面图中，所述驱动晶体管的所述栅电极与所述底部金属层部分地叠置。
11.根据权利要求1所述的显示装置，所述显示装置还包括：
缓冲层，设置在所述基底与所述多晶半导体层之间，
其中，所述底部金属层设置在所述基底上并且被所述缓冲层覆盖。
12.根据权利要求1所述的显示装置，其中，
所述底部金属层设置在所述聚酰亚胺层上并且被所述阻挡层覆盖。
13.根据权利要求1所述的显示装置，其中，
所述基底包括两个聚酰亚胺层和两个阻挡层。
14.根据权利要求1所述的显示装置，其中，
指纹传感器设置在所述后钝化层的所述开口中。
15.一种显示装置，所述显示装置包括：
柔性基底，包括聚酰亚胺层和设置在所述聚酰亚胺层上的阻挡层；以及
单位像素，设置在所述基底上并且包括第一像素、第二像素和第三像素，
其中，所述第一像素、所述第二像素和所述第三像素中的每个包括：驱动晶体管，设置在所述基底上并且包括多晶半导体层；发光二极管，接收所述驱动晶体管的输出电流；以及底部金属层，在剖视图中设置在所述聚酰亚胺层与所述多晶半导体层之间，并且在平面图中设置在所述驱动晶体管的沟道周围，并且包括在所述第一像素中的第一底部金属层的形状与包括在所述第二像素中的第二底部金属层的形状和包括在所述第三像素中的第三底部金属层的形状不同。
16.根据权利要求15所述的显示装置，其中，
所述第一底部金属层、所述第二底部金属层和所述第三底部金属层中的至少一个包括线状部分和设置在所述线状部分的相应端部中的至少一个处的垂直部分。
17.根据权利要求15所述的显示装置，其中，
所述第一底部金属层、所述第二底部金属层和所述第三底部金属层中的至少一个包括突起，并且
所述突起根据包括所述驱动晶体管的所述沟道的所述多晶半导体层的形状而突出。
18.根据权利要求15所述的显示装置，所述显示装置还包括：
缓冲层，设置在所述基底与所述多晶半导体层之间，
其中，所述底部金属层设置在所述基底上并且被所述缓冲层覆盖。
19.根据权利要求15所述的显示装置，其中，
所述底部金属层设置在所述聚酰亚胺层上并且被所述阻挡层覆盖。
20.根据权利要求15所述的显示装置，所述显示装置还包括：
后钝化层，设置在所述基底的后表面上并且包括开口，
其中，所述单位像素在所述基底上形成在对应于所述开口的区域中。
CN202111182146.9A 2020-11-25 2021-10-11 显示装置 Pending CN114551508A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0159978 2020-11-25
KR1020200159978A KR20220072931A (ko) 2020-11-25 2020-11-25 표시 장치

Publications (1)

Publication Number Publication Date
CN114551508A true CN114551508A (zh) 2022-05-27

Family

ID=81657620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111182146.9A Pending CN114551508A (zh) 2020-11-25 2021-10-11 显示装置

Country Status (3)

Country Link
US (1) US11793039B2 (zh)
KR (1) KR20220072931A (zh)
CN (1) CN114551508A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109868A (ja) 2005-10-13 2007-04-26 Sanyo Electric Co Ltd 薄膜トランジスタ及び有機エレクトロルミネッセンス表示装置
KR20120078293A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR102454728B1 (ko) 2014-12-06 2022-10-14 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102602275B1 (ko) 2018-03-30 2023-11-14 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200029081A (ko) 2018-09-07 2020-03-18 삼성디스플레이 주식회사 표시 장치
KR102526352B1 (ko) * 2018-12-20 2023-04-28 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 이용한 표시패널
KR20210019639A (ko) 2019-08-12 2021-02-23 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법

Also Published As

Publication number Publication date
US20220165830A1 (en) 2022-05-26
US11793039B2 (en) 2023-10-17
KR20220072931A (ko) 2022-06-03

Similar Documents

Publication Publication Date Title
US10809829B2 (en) Display device with touch sensor
CN108735784B (zh) 显示模块
US10976848B2 (en) Display apparatus with touch sensor
KR20180124326A (ko) 표시 장치
US11107416B2 (en) Display device
CN111554704A (zh) 有机发光二极管显示器
CN113126805B (zh) 触摸显示装置
CN115000092A (zh) 显示基板及其制备方法、显示装置
EP3644373B1 (en) Display device
CN111886643A (zh) 显示装置
US11793039B2 (en) Display device
KR20220091214A (ko) 표시 장치
KR20210054122A (ko) 표시 장치 및 이를 포함하는 타일드 표시 장치
US20220165824A1 (en) Display device
US20220246710A1 (en) Light emitting display device
US11839123B2 (en) Display substrate and display device
US20240172512A1 (en) Light emitting display device
CN115843193A (zh) 显示基板及显示装置
JP2023074474A (ja) 表示装置及び表示パネル
CN117594605A (zh) 发光显示装置
KR20230091373A (ko) 표시장치 및 그의 구동방법
KR20230103186A (ko) 표시 장치
KR20230143234A (ko) 터치 센서 및 이를 포함한 표시 장치
CN117956857A (zh) 发光显示装置
CN115241246A (zh) 显示装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination