CN114550789A - 使用信令进行状态检查 - Google Patents

Abstract

本申请涉及使用信令进行状态检查。一种存储器系统可从存储器裸片接收就绪信号。所述就绪信号可指示存储器裸片是否可用于接收命令。所述存储器系统可基于就绪信号的值而产生所述存储器裸片是否可用的指示符。所述存储器系统可基于产生所述指示符而通过一或多个引脚将所述指示符输出到控制器。

Description

使用信令进行状态检查

交叉参考

本专利申请要求巴苏(Basu)等人2020年11月25日提交的标题为“使用信令进行状态检查(STATUS CHECK USING SIGNALING)”的第17/105,053号美国专利申请的优先权，所述申请转让给本受让人，并且明确地以全文引用的方式并入本文中。

技术领域

下文大体上涉及存储器的一或多个系统，并且更具体地说涉及使用信令进行状态检查。

技术领域涉及使用信令进行状态检查。

背景技术

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器和类似物的各种电子装置中。通过将存储器装置内的存储器单元编程为不同状态来存储信息。例如，二进制存储器单元可被编程为常常对应于逻辑1或逻辑0的两个支持状态中的一个。在一些实例中，单个存储器单元可支持多于两个可能状态，存储器单元可存储所述两个可能状态中的任一个。为了存取由存储器装置存储的信息，组件可读取或感测存储器装置内的一或多个存储器单元的状态。为了存储信息，组件可将存储器装置内的一或多个存储器单元写入或编程到对应状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、三维交叉点存储器(3D XPoint)、或非(NOR)和与非(NAND)存储器装置等。存储器装置可为易失性或非易失性的。除非由外部电源周期性地刷新，否则易失性存储器单元(例如，DRAM单元)可能随时间推移而丢失其编程状态。非易失性存储器单元(例如，NAND存储器单元)即使在不存在外部电源的情况下仍可在很长一段时间内维持其编程状态。

发明内容

描述了一种设备。所述设备可包含：存储器装置，其包括多个存储器裸片，所述多个存储器裸片中的每个存储器裸片经配置以输出指示存储器裸片是否可用于接收命令的就绪信号；输出电路，其与所述多个存储器裸片中的每个存储器裸片耦合并且经配置以接收与所述多个存储器裸片相关联的多个就绪信号并且至少部分地基于所述多个就绪信号的值而产生指示符；以及第一引脚，其与所述输出电路耦合并且经配置以通过第一输入/输出(I/O)通道将所述指示符输出到控制器。

描述了一种设备。所述设备可包含：存储器装置；以及控制电路，其与所述存储器装置耦合并且经配置以使得所述设备：从多个存储器裸片接收多个就绪信号，所述多个就绪信号中的就绪信号经配置以指示所述多个存储器裸片中的存储器裸片是否可用于接收命令；至少部分地基于所述多个就绪信号的值而产生所述存储器裸片是否可用的指示符；并且至少部分地基于产生所述指示符而通过第一引脚将所述指示符输出到控制器。

描述了一种方法。所述方法可包含:从多个存储器裸片接收多个就绪信号，所述多个就绪信号中的就绪信号经配置以指示所述多个存储器裸片中的存储器裸片是否可用于接收命令；至少部分地基于所述多个就绪信号的值而产生所述存储器裸片是否可用的指示符；以及至少部分地基于产生所述指示符而通过第一引脚将所述指示符输出到控制器。

附图说明

图1示出根据本文所公开的实例的支持使用信令进行状态检查的系统的实例。

图2示出根据本文所公开的实例的支持使用信令进行状态检查的系统的实例。

图3示出根据本文所公开的实例的支持使用信令进行状态检查的包含编码器的系统的实例。

图4示出根据本文所公开的实例的支持使用信令进行状态检查的包含移位寄存器的系统的实例。

图5示出根据本文所公开的实例的支持使用信令进行状态检查的存储器系统的框图。

图6示出说明根据本文所公开的实例的支持使用信令进行状态检查的一或多种方法的流程图。

具体实施方式

一些存储器系统通过状态寄存器轮询执行状态检查。在状态寄存器轮询期间，控制器可轮询存储器系统(例如，发送请求)以确定哪个存储器裸片准备好接收命令。在一些情况下，轮询请求和响应可通过一或多个开放的NAND闪存接口(ONFI)通道进行通信。此类程序可能使得命令开销增加和通道带宽可用性降低。随着存储器系统内的存储器裸片的量增加，状态检查可能会成为ONFI通道效率的越来越大的阻碍。

此类技术可能导致存储器系统在执行存储器装置操作时经历通道利用效率降低和性能损失，这可能增加与存储器系统有关的其它操作的延迟。通过对存储器裸片执行独立状态检查，存储器系统可能会使用增加量的功率，由此降低存储器系统的总体性能。描述了在不损害通道带宽和存储器装置性能的情况下管理状态检查的技术。

本公开的方面通过具有使用信令报告存储器裸片的就绪状态的存储器系统来解决以上和其它不足。存储器装置可将存储器装置准备好接收命令的指示发送到控制器，而非控制器在ONFI通道两端发送请求。例如，存储器系统可包含经配置以从存储器裸片中的每一个接收就绪信号的输出电路。所述就绪信号可指示存储器裸片是否可用于接收命令。在此类情况下，输出电路可基于所接收的就绪信号的值而产生指示符，并且经由引脚将指示符输出到控制器。在一些实例中，存储器系统可使用通用输入/输出(GPIO)引脚将状态通知到控制器。

通过使用专用引脚并且对引脚进行编码以传送就绪状态而非使用DQ引脚(例如，ONFI通道)，用于执行主机命令的存储器系统的总体性能可能会提高。例如，使用专用引脚报告就绪状态可提高存储器系统的总体效率，这可能使得系统在向不同存储器裸片传输命令之间减少延迟，提高读取、写入和擦除速度，改善处理时间等等。

首先在如参考图1所描述的系统和裸片的上下文中描述本公开的特征。在如参考图2-4所描述的系统和编码器的上下文中描述本公开的特征。参考涉及如参考图5-6所描述的使用信令进行状态检查的设备图和流程图进一步说明和描述本公开的这些和其它特征。

图1示出根据本文所公开的实例的支持使用信令进行状态检查的系统100的实例。系统100包含与存储器系统110耦合的主机系统105。

存储器系统110可以是或包含任何装置或装置的集合，其中装置或装置的集合包含至少一个存储器阵列。例如，存储器系统110可以是或包含通用快闪存储(UFS)装置、嵌入式多媒体控制器(eMMC)装置、快闪装置、通用串行总线(USB)快闪装置、安全数字(SD)卡、固态驱动器(SSD)、硬盘驱动器(HDD)、双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)，或非易失性DIMM(NVDIMM)，以及其它可能性。

系统100可包含在计算装置中，所述计算装置例如台式计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如，飞机、无人机、火车、汽车或其它运输工具)、具有物联网(IoT)功能的装置、嵌入式计算机(例如，交通工具、工业设备或联网商业装置中包含的嵌入式计算机)，或包含存储器和处理装置的任何其它计算装置。

系统100可包含可与存储器系统110耦合的主机系统105。主机系统105可包含一或多个装置，并且在一些情况下，可包含处理器芯片组和由处理器芯片组执行的软件栈。例如，主机系统105可包含经配置以用于与存储器系统110或其中的装置通信的应用程序。处理器芯片组可包含一或多个核心、一或多个高速缓存(例如，主机系统105本地的或包含在所述主机系统中的存储器)、存储器控制器(例如，NVDIMM控制器)和存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统105可使用存储器系统110，例如，将数据写入到存储器系统110和从存储器系统110读取数据。尽管在图1中示出一个存储器系统110，但主机系统105可与任何数量的存储器系统110耦合。

主机系统105可经由至少一个物理主机接口与存储器系统110耦合。在一些情况下，主机系统105和存储器系统110可经配置以使用相关联协议经由物理主机接口通信(例如，以在存储器系统110与主机系统105之间交换或以其它方式传达控制、地址、数据和其它信号)。物理主机接口的实例可包含但不限于串行高级技术附件(SATA)接口、UFS接口、eMMC接口、外围组件互连高速(PCIe)接口、USB接口、光纤通道、小型计算机系统接口(SCSI)、串行附接SCSI(SAS)、双数据速率(DDR)、双列直插式存储器模块(DIMM)接口(例如，支持DDR的DIMM套接接口)、开放NAND快闪接口(ONFI)、低功率双数据速率(LPDDR)。在一些实例中，一或多个此类接口可包含在主机系统105的主机系统控制器106与存储器系统110的存储器系统控制器115中或以其它方式在其间得到支持。在一些实例中，主机系统105可经由用于包含在存储器系统110中的每一存储器装置130或存储器装置140的相应物理主机接口，或经由用于包含在存储器系统110中的每一类型的存储器装置130或存储器装置140的相应物理主机接口而与存储器系统110耦合(例如，主机系统控制器106可与存储器系统控制器115耦合)。

存储器系统110可包含存储器系统控制器115、存储器装置130和存储器装置140。存储器装置130可包含第一类型的存储器单元(例如，非易失性存储器单元的类型)的一或多个存储器阵列，并且存储器装置140可包含第二类型的存储器单元(例如，易失性存储器单元的类型)的一或多个存储器阵列。尽管在图1的实例中示出一个存储器装置130和一个存储器装置140，但存储器系统110可包含任何数量的存储器装置130和存储器装置140，并且在一些情况下，存储器系统110可缺乏存储器装置130或存储器装置140。

存储器系统控制器115可与主机系统105耦合并且与主机系统105通信(例如，经由物理主机接口)。存储器系统控制器115还可与存储器装置130或存储器装置140耦合并且与存储器装置130或存储器装置140通信以在存储器装置130或存储器装置140处执行一般可称为存取操作的操作，例如读取数据、写入数据、擦除数据或刷新数据，和其它此类操作。在一些情况下，存储器系统控制器115可从主机系统105接收命令并且与一或多个存储器装置130或存储器装置140通信以执行此类命令(例如，在一或多个存储器装置130或存储器装置140内的存储器阵列处)。例如，存储器系统控制器115可从主机系统105接收命令或操作，并且可将命令或操作转换成指令或适当的命令，以实现对存储器装置130或存储器装置140的所需存取。并且在一些情况下，存储器系统控制器115可与主机系统105并且与一或多个存储器装置130或存储器装置140交换数据(例如，响应于或以其它方式结合来自主机系统105的命令)。例如，存储器系统控制器115可将与存储器装置130或存储器装置140相关联的响应(例如，数据包或其它信号)转换成用于主机系统105的对应信号。

存储器系统控制器115可经配置以用于与存储器装置130或存储器装置140相关联的其它操作。例如，存储器系统控制器115可执行或管理操作，例如，耗损均衡操作、垃圾收集操作、例如错误检测操作或错误校正操作等错误控制操作、加密操作、高速缓存操作、媒体管理操作，后台刷新、健康监测，以及与来自主机系统105的命令相关联的逻辑地址(例如，逻辑块地址(LBA))和与存储器装置130或存储器装置140内的存储器单元相关联的物理地址(例如，物理块地址)之间的地址转换。

存储器系统控制器115可包含硬件，例如一或多个集成电路或离散组件、缓冲存储器，或其组合。硬件可包含具有专用(例如，硬译码)逻辑的电路，以执行本文中归属于存储器系统控制器115的操作。存储器系统控制器115可以是或包含微控制器、专用逻辑电路(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)、数字信号处理器(DSP))，或任何其它合适的处理器或处理电路。

存储器系统控制器115还可包含本地存储器120。在一些情况下，本地存储器120可包含只读存储器(ROM)或其它存储器，其可存储可由存储器系统控制器115执行的操作代码(例如，可执行指令)以执行本文中归因于存储器系统控制器115的功能。在一些情况下，本地存储器120可另外或替代地包含静态随机存取存储器(SRAM)或其它存储器，其可由存储器系统控制器115用于例如与本文中归因于存储器系统控制器115的功能有关的内部存储或运算。另外或替代地，本地存储器120可充当用于存储器系统控制器115的高速缓存。例如，在从存储器装置130或存储器装置140读取或者向存储器装置130或存储器装置140写入时，数据可存储到本地存储器120，并且可在本地存储器120内可用以用于根据高速缓存策略由主机系统105后续检索或操纵(更新)(例如，在相对于存储器装置130或存储器装置140的减少的延迟的情况下)。

尽管图1中的存储器系统110的实例已示出为包含存储器系统控制器115，但在一些情况下，存储器系统110可不包含存储器系统控制器115。例如，存储器系统110可另外或替代地依赖于外部控制器(例如，由主机系统105实施)或可分别在存储器装置130或存储器装置140内部的一或多个本地控制器135或本地控制器145，以执行本文中归因于存储器系统控制器115的功能。一般来说，本文中归属于存储器系统控制器115的一或多个功能可在一些情况下改为由主机系统105、本地控制器135或本地控制器145或其任何组合执行。

存储器装置140可包含易失性存储器单元的一或多个阵列。例如，存储器装置140可包含随机存取存储器(RAM)存储器单元，例如动态RAM(DRAM)存储器单元和同步DRAM(SDRAM)存储器单元。在一些实例中，存储器装置140可在相对于存储器装置130的减小的延迟的情况下支持随机存取操作(例如，由主机系统105进行)，或可提供相对于存储器装置130的一或多个其它性能差异。

存储器装置130可包含非易失性存储器单元的一或多个阵列。例如，存储器装置130可包含NAND(例如，NAND快闪)存储器、ROM、相变存储器(PCM)、自选存储器、其它基于硫族化物的存储器、铁电RAM(FeRAM)、磁性RAM(MRAM)、NOR(例如，NOR快闪)存储器、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻式随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)和电可擦除可编程ROM(EEPROM)。

在一些实例中，存储器装置130或存储器装置140可分别包含(例如，在同一裸片上或同一封装内)本地控制器135或本地控制器145，其可执行存储器装置130或存储器装置140的一或多个存储器单元上的操作。本地控制器135或本地控制器145可结合存储器系统控制器115操作，或可执行本文中归属于存储器系统控制器115的一或多个功能。在一些情况下，包含本地控制器135或本地控制器145的存储器装置130或存储器装置140可称作受管理存储器装置，并且可包含与本地(例如，裸片上或封装内)控制器(例如，本地控制器135或本地控制器145)组合的存储器阵列和相关电路。受管理存储器装置的实例是受管理NAND(MNAND)装置。

在一些情况下，存储器装置130可以是或包含NAND装置(例如，NAND快闪装置)。存储器装置130可以是包含一或多个裸片160的封装。在一些实例中，裸片160可以是从晶片切割的一块电子级半导体(例如，从硅晶片切割的硅裸片)。每个裸片160可包含一或多个平面165，并且每个平面165可包含相应的块170的集，其中每个块170可包含相应的页175的集，并且每个页175可包含存储器单元集。

在一些情况下，NAND存储器装置130可包含经配置以各自存储一个信息位的存储器单元，其可被称为单层级单元(SLC)。另外或替代地，NAND存储器装置130可包含经配置以各自存储多个信息位的存储器单元，如果经配置以各自存储两个信息位，则其可称为多层级单元(MLC)，如果经配置以各自存储三个信息位，则其可称为三层级单元(TLC)，如果经配置以各自存储四个信息位，则其可称为四层级单元(QLC)，或更一般地称为多层级存储器单元。多层级存储器单元可相对于SLC存储器单元提供更大的存储密度，但在一些情况下，可涉及用于支持电路系统的更窄读取或写入容限或更大复杂性。

在一些情况下，平面165可指块170的群组，并且在一些情况下，可在不同平面165内发生并行操作。例如，可对不同块170内的存储器单元进行并行操作，只要不同块170处于不同平面165中即可。在一些情况下，在不同平面165中执行并行操作可受制于一或多个限制，例如对不同页175内的存储器单元执行相同操作，所述存储器单元在其相应平面165内具有相同页地址(例如，关于命令解码、页地址解码电路系统，以及跨越平面165共享的其它电路系统)。

在一些情况下，块170可包含组织成行(页175)和列(例如串，未示出)的存储器单元。例如，同一页175中的存储器单元可共享共同字线(例如，与其耦合)，并且同一串中的存储器单元可共享共同数字线(其可替代地称为位线)(例如，与其耦合)。

对于一些NAND架构，存储器单元可以第一级别的粒度(例如，以页级别的粒度)读取及编程(例如，写入)，但可以第二级别的粒度(例如，以块级别的粒度)擦除。也就是说，页175可以是可独立地编程或读取(例如，作为单个编程或读取操作的部分同时编程或读取)的存储器的最小单元(例如，存储器单元集合)，并且块170可以是可独立地擦除(例如，作为单个擦除操作的部分同时擦除)的存储器的最小单元(例如，存储器单元集合)。此外，在一些情况下，NAND存储器单元可在其可用新数据重新写入之前被擦除。因此，例如，在一些情况下，可直到包含页175的整个块170已被擦除才更新已使用的页175。

系统100可包含支持使用信令进行状态检查的任何数量的非暂时性计算机可读媒体。例如，主机系统105、存储器系统控制器115、存储器装置130或存储器装置140可包含或以其它方式可存取存储指令(例如，固件)的一或多个非暂时性计算机可读媒体，所述非暂时性计算机可读媒体用于进行本文中归属于主机系统105、存储器系统控制器115、存储器装置130或存储器装置140的功能。例如，此类指令当由主机系统105(例如，由主机系统控制器106)、由存储器系统控制器115、由存储器装置130(例如，由本地控制器135)或由存储器装置140(例如，由本地控制器145)执行时可使得主机系统105、存储器系统控制器115、存储器装置130或存储器装置140执行如本文中所描述的相关联功能。

存储器装置130可包含多个存储器裸片(例如，裸片160)，并且每个存储器裸片经配置以输出就绪信号。就绪信号可指示存储器裸片是否可用于接收和/或执行来自主机系统的命令。存储器装置130还可包含输出电路。输出电路可与每个存储器裸片耦合并且经配置以接收就绪信号。在一些情况下，输出电路可基于就绪信号的值而产生指示符。在一些实例中，存储器装置130可包含耦合在输出电路与控制器(例如，存储器系统控制器115)之间的引脚。所述引脚可经配置以通过I/O通道将指示符输出到控制器。

图2示出根据本文所公开的实例的支持使用信令进行状态检查的系统200的实例。系统200可包含控制器205和存储器装置210。存储器装置210可包含输出电路215。在一些情况下，控制器205和存储器装置210可经由第一组通道220和第二组通道225耦合。控制器205和存储器装置210可各自是如参考图1所描述的主机系统控制器106、存储器系统控制器115或这两者的方面的实例。

存储器装置210可包含存储器裸片。每个存储器裸片可经配置以从主机系统接收命令并且执行那些命令。在执行命令之后或在执行命令的过程期间的某一点处，存储器裸片可准备好接收和执行另一命令。每个裸片可经配置以输出指示存储器裸片是否可用于接收命令的就绪信号。在一些情况下，存储器装置210可包含输出电路215。输出电路215可经配置以从存储器裸片接收就绪信号并且产生存储器裸片是否可用的指示符。指示符可基于就绪信号的值。在一些实例中，输出电路215可以是编码器或移位寄存器的实例。

第一组通道220可与存储器装置210和控制器205耦合。在一些情况下，第一组通道220可以是非ONFI通道或通用输入/输出(GPIO)通道的实例。第一组通道可与第一引脚耦合，所述第一引脚经配置以通过第一组通道220(例如，第一输入/输出(I/O)通道)将指示符输出到控制器205。第一引脚可与存储器装置210的输出电路215耦合。例如，第一引脚可以是GPIO引脚的实例。

在一些情况下，第一组通道220可用于与控制器205通信。例如，存储器装置210可通过经由第一组通道220传输信号来将信息传送到控制器205。在一些情况下，通过第一组通道200传输的信号可中断控制器205的操作。在此类情况下，第一组通道220可以是控制器205的断续器的实例。第一组通道220可每存储器装置210中的存储器裸片传输单个位，所述单个位指示存储器装置是否准备好接收命令。

在其中轮询用于确定存储器裸片的就绪状态的存储器系统中，在存储器裸片准备好时与当控制器205最终标识出存储器裸片准备好接收另一命令时之间可能存在延迟。使用第一组引脚(而不是状态轮询)传送存储器裸片的就绪状态可减少存储器裸片准备好时与控制器205标识出存储器裸片准备好时之间的延迟。在此类情况下，存储器装置210可执行增加量的并行操作(例如，增加并行度)，因为可使主机系统能够将命令引导到比使用状态轮询技术更早准备好的存储器裸片。

第二组通道225可与存储器装置210和控制器205耦合。在一些情况下，第二组通道225可以是ONFI通道的实例。第二组通道225可以比经由第一组通道220传送信息的速度快的速度传送信息。例如，与第一组通道220相比，第二组通道225可通过以更高的频率传送信息来增加存储器装置210之间通信的兼容性。在一些实例中，与第一组通道220相比，第二组通道225可使用增加量的功率。当使用第二组通道225传送信息时，存储器装置210的资源可能对其它信息有更高的需求。在此类情况下，第二组通道225可在存储器装置210操作中经历低效率。在一些情况下，第二组通道225可不传输关于就绪信号的信息。第二组通道225(例如，ONFI通道)的增加速度可用于在存储器系统与主机系统之间传送数据，并且由此改进存储器系统的性能。因此，使用此类ONFI资源用于状态轮询可减少可在主机系统与存储器系统之间传递的数据量。

代替控制器205经由第二组通道225将多个请求传输到存储器装置210中的每个存储器裸片，存储器装置210可将存储器装置210准备好接收命令的指示发送到控制器205。存储器装置210可经由第一组通道220将指示发送到控制器205。存储器装置210可经由与第一组通道220耦合的专用引脚(例如，第一引脚)发送指示，使得可压缩所述数据，由此减少信令开销并且改进存储器装置210的总体操作。在此类情况下，存储器装置210与控制器205之间的直接连接可增加处理时间并且减少延迟。在一些情况下，用于传送就绪信号的第一组引脚可以是可能不在其它情境中使用的引脚，或可具有在存储器系统的正常操作模式期间不活动的用途。

图3示出根据本文所公开的实例的支持使用信令进行状态检查的包含编码器的系统300的实例。系统300可包含控制器305、存储器裸片310和输出电路315。控制器305和输出电路315可各自分别为如参考图2所描述的控制器205和输出电路215的方面的实例。

系统300可包含一或多个存储器裸片310(例如，存储器裸片310-a、310-b、310-c和310-d)。存储器裸片310可包含在存储器装置中。每个存储器裸片310可经由通道320与输出电路315耦合。例如，存储器裸片310-a可经由通道320-a与输出电路315耦合，存储器裸片310-b可经由通道320-b与输出电路315耦合，存储器裸片310-c可经由通道320-c与输出电路315耦合，并且存储器裸片310-d可经由通道320-d与输出电路315耦合。

输出电路315可以是从一或多个存储器裸片310接收输入并且对输出进行编码以发送到控制器305的编码器的实例。输出可包含准备好的存储器裸片的地址和/或指示由输出电路315输出的地址有效并且应由控制器305读取的信号。在一些情况下，如果在地址可输出到控制器305之前多于一个的存储器裸片准备好了，则输出电路315可包含缓冲器。

在一些情况下，每个存储器裸片310可经配置以输出指示存储器裸片310是否可用于接收命令的就绪信号。例如，存储器裸片310-a可输出指示存储器裸片310-a可用于接收命令的就绪信号。在一些实例中，存储器裸片310-b、310-c和310-d可各自输出指示存储器裸片310-b、310-c和310-d中的每一个不可用的就绪信号。在一些情况下，每个存储器裸片310可输出指示每个存储器裸片310-a、310-b、310-c和310-d准备好接收命令的就绪信号。在此类情况下，每个就绪信号可与时间戳相关联。时间戳可指示存储器裸片310可响应于所传输的就绪信号而接收命令的次序。例如，如果存储器裸片310-a在存储器裸片310-b之前输出就绪信号，则存储器裸片310-a可在存储器裸片310-b之前接收命令。

输出电路315可经配置以接收与存储器裸片310-a、310-b、310-c和310-d中的每一个相关联的每个就绪信号。基于就绪信号的值，输出电路315可产生指示符。指示符可包含两个部分。指示符的第一部分和指示符的第二部分可经配置以标识可用的存储器裸片310。例如，指示符的第一部分可标识准备好接收命令的存储器裸片310。在一些情况下，指示符的第一部分可指示可用的存储器裸片310的索引或地址。在一些实例中，指示符的第一部分可包含多于一个的位。例如，包含在指示符的第一部分中的位的量可基于将输入提供到输出电路315的存储器裸片310的量。例如，如果四个存储器裸片将输入提供到输出电路315，则第一部分可以是两个位以由此唯一地标识可能准备好的每个存储器裸片。

指示符的第二部分可指示输出电路315输出与由存储器裸片310传输的就绪信号有关的信息。例如，指示符的第二部分可指示指示符的第一部分准备好了和/或将指示符输出到控制器305。在一些实例中，指示符的第二部分可以是激活信号的实例。

输出电路315可经由引脚325与控制器305耦合。例如，系统300可包含引脚325-a、325-b和325-c。引脚325的量可基于与输出电路315耦合的存储器裸片的量。例如，如果系统300可包含四个存储器裸片(例如，存储器裸片310-a、310-b、310-c和310-d)，则系统300可包含三个引脚325(例如，引脚325-a、325-b和325-c)。

引脚325-a(例如，第一引脚)和引脚325-b(例如，第二引脚)可与输出电路315耦合并且经配置以分别通过第一I/O通道和第二I/O通道将指示符的一部分(例如，第一部分)输出到控制器305。引脚325-a和引脚325-b可经配置以输出如表1中所标识的指示符的第一部分。

表1

存储器装置可通过引脚325-a和325-b输出指示符的第一部分，其中指示符的第一部分标识可用的存储器裸片310。例如，存储器裸片310-a可输出指示存储器裸片310-a准备好接收命令的就绪信号。在此类情况下，在输出电路315的输入处接收到的就绪信号的值可以是第一值(例如，“1”)。输出电路315可产生准备好的存储器裸片的地址(例如，00)，并且通过引脚325-a和325-b输出所述地址。当通过引脚325-a和325-b输出有效地址时，输出电路315还可通过引脚325-c输出指示控制器305应读取引脚325-a和325-b的输出的信号。在此类情况下，指示符的第一部分(例如，“00”组合)可经配置以标识存储器裸片310-a是可用的。

在其它实例中，存储器裸片310-b可输出指示存储器裸片310-b准备好接收命令的就绪信号。在此类情况下，输出电路315可产生就绪存储器裸片的地址(例如，如表1所示的01)，并且通过引脚325-a和325-b将所述地址输出作为第一部分。当通过引脚325-a和325-b输出有效地址时，输出电路315还可通过引脚325-c输出指示控制器305应读取引脚325-a和325-b的输出的信号。在此类情况下，指示符的第一部分(例如，“01”组合)可经配置以标识存储器裸片310-b是可用的。

存储器裸片310-c可输出指示存储器裸片310-c准备好接收命令的就绪信号。在此类情况下，输出电路315可产生就绪存储器裸片的地址(例如，如表1所示的10)，并且通过引脚325-a和325-b将所述地址输出作为第一部分。当通过引脚325-a和325-b输出有效地址时，输出电路315还可通过引脚325-c输出指示控制器305应读取引脚325-a和325-b的输出的信号。在此类情况下，指示符的第一部分(例如，“10”组合)可经配置以标识存储器裸片310-c是可用的。

在一些情况下，存储器裸片310-d可输出指示存储器裸片310-c准备好接收命令的就绪信号。在此类情况下，输出电路315可产生就绪存储器裸片的地址(例如，如表1所示的11)，并且通过引脚325-a和325-b将所述地址输出作为第一部分。当通过引脚325-a和325-b输出有效地址时，输出电路315还可通过引脚325-c输出指示控制器305应读取引脚325-a和325-b的输出的信号。在此类情况下，指示符的第一部分(例如，“11”组合)可经配置以标识存储器裸片310-d是可用的。

在一些实例中，存储器装置可包含可与输出电路315耦合并且经配置以输出指示符的第二部分的引脚325-c(例如，第三引脚)。在一些情况下，指示符的第二部分可被称为到控制器305的第二指示符。第二部分可经配置以指示控制器305是否将读取指示符。举例来说，第一部分的值可在相应引脚上连续地输出。然而，在一些情况下，所述信息可能不是有效的。当控制器305要将第一部分的输出视为有效信息(例如，有效地址)时，第二部分可用于向控制器305指示。例如，如果引脚325-c的值是第一值，则第二部分可向控制器305指示读取第一部分(例如，经由引脚325-a和325-b输出)。如果引脚325-c的值是第二值，则第二部分可向控制器305指示忽略(例如，不读取)第一部分(例如，经由引脚325-a和325-b输出)。在一些实例中，引脚325-a、325-b和325-c可各自是GPIO引脚的实例。

输出电路315可以是编码器的实例。例如，输出电路315包含经配置以接收就绪信号并且基于所述就绪信号而产生指示符的编码器。编码器的使用可减少用于传送就绪信号引脚的量而非减少具有用于每个存储器裸片的专用就绪信号引脚的引脚的量。例如，并非控制器305从每个存储器裸片310连续地读取就绪信号，输出电路315可产生指示符以向控制器305通知存储器裸片310什么时候可用并且哪些存储器裸片310可用。使用GPIO引脚可减少ONFI通道上的负载。编码器的使用可减少用于传送就绪信号的GPIO引脚的总量。通过使用专用引脚并且对引脚进行编码以将就绪状态传送到控制器305，系统300可在不损害通道带宽(例如，ONFI通道带宽)和存储器装置性能的情况下有效地管理状态检查。在此类情况下，输出电路315可管理命令队列而非控制器305，并且引脚325-a、325-b和325-c可专用于(例如，用于)状态检查。

在其它系统中，存储器装置可能无法中断控制器305的操作，并且可在操作完成之后与控制器305通信。在此类情况下，存储器装置可能经历延迟增加、读取、写入和擦除速度减慢以及处理时间减少。在一些情况下，控制器305可检查每个存储器裸片的状态，由此增加存储器系统的开销、延迟和低效率。通过对每个存储器裸片310的状态进行编码，存储器装置可通过增加编码数据的量而以增加的灵活性和效率操作。在一些情况下，可调整每个引脚325的电压电平以增加存储器装置操作的效率。

图4示出根据本文所公开的实例的支持使用信令进行状态检查的包含移位寄存器的系统400的实例。系统400可包含控制器405、存储器裸片410和输出电路415。控制器405、存储器裸片410和输出电路415可各自分别是如参考图2所描述的控制器、存储器裸片和输出电路的方面的实例。

系统400可包含存储器裸片410(例如，存储器裸片410-a、410-b、410-c、410-d、410-e、410-f、410-g和410-h)。存储器裸片410可包含在存储器装置中。每个存储器裸片410可经由通道420与输出电路415耦合。例如，存储器裸片410-a可经由通道420-a与输出电路415耦合。在一些情况下，每个存储器裸片410可经配置以输出指示存储器裸片410是否可用于接收命令的就绪信号。例如，存储器裸片410-a可输出指示存储器裸片410-a准备好接收命令的就绪信号。在其它实例中，存储器裸片410-a可输出指示存储器裸片410-a不可用的就绪信号。

输出电路415可以是从一或多个存储器裸片410接收输入并且以旋转方式输出每个存储器裸片的信息的移位寄存器的实例。所述输出可包含指示特定存储器裸片是否准备好的位。移位寄存器可在每个时钟循环输出用于存储器裸片的信号。移位寄存器指示存储器裸片正在指示什么，使得移位寄存器不断地循环通过用于不同存储器裸片的信号。控制器405可基于移位寄存器的初始化操作而标识移位寄存器正在输出哪个存储器裸片就绪信号。

输出电路415可经配置以接收与存储器裸片410中的每一个相关联的就绪信号。基于就绪信号的值，输出电路415可产生指示符。指示符可经配置以指示存储器裸片410是否可用。在一些实例中，输出电路415可以是移位寄存器的实例。输出电路415(例如，移位寄存器)可存储就绪信号并且通过第一I/O通道经由引脚425输出指示符。输出电路415可以串行方式输出数据。例如，输出电路415可锁存来自每个存储器裸片410的输入(例如，就绪信号)并且输出用于每个存储器裸片410的数据(例如，指示符)。输出电路415可循环通过与每个对应存储器裸片410相关联的每个锁存器430。例如，引脚425-a的输出可以是单个存储器裸片410的指示符。在此类情况下，可将控制器405和输出电路415结合起来以确定输出哪个存储器裸片410数据。

输出电路415可经配置以基于时钟信号而将指示符输出到控制器405。例如，系统400可包含引脚425-b(例如，第二引脚)，所述引脚可经配置以通过第二I/O通道接收时钟信号。引脚425-b可经配置以与控制器405相关联的时钟速率使指示符的输出同步到控制器405。在一些情况下，输出电路415可输出信息，但控制器405可能无法标识哪个存储器裸片410传输了信息。在此类情况下，时钟信号可协调控制器405和输出电路415，使得时钟循环可对应于每个存储器裸片410。例如，第一时钟循环可对应于存储器裸片410-a，并且第二时钟循环可对应于存储器裸片410-b。存储器装置可从控制器405接收经配置以使输出电路415同步的时钟信号，其中输出电路415以时钟速率输出指示符。在此类情况下，输出电路415可以控制器405能够读取指示符的相同频率(例如，时钟速率)输出指示符。在一些实例中，输出电路415可基于接收到时钟信号而输出指示符。引脚425-a和425-b可各自是GPIO引脚的实例。在一些实例中，引脚425-a可包含基于就绪信号的频率或电压的额外信息。在一些情况下，当接收到时钟信号时，移位寄存器中的数据移位到不同锁存器。

在情况下，输出电路415可包含多个锁存器430。多个锁存器430可各自经配置以存储与存储器裸片410相关联的就绪信号的值。在此类情况下，每个存储器裸片410可与对应锁存器430相关联。例如，第一锁存器430可存储与存储器裸片410-a相关联的就绪信号的值，并且第二锁存器430可存储与存储器裸片410-b相关联的就绪信号的值。存储器装置可基于接收就绪信号而存储与每个存储器裸片410相关联的就绪信号。在一些实例中，输出电路415可基于存储就绪信号而输出指示符。

输出电路415可经配置以通过通道440接收启用信号，并且基于接收到启用信号而将指示符输出到控制器405。启用信号可以是状态读取命令的实例。在一些情况下，装置435可经由通道440将启用信号传输到输出电路415。装置435可以是存储器装置外部的装置或存储器装置内部的装置的实例。在一些实例中，启用信号可经配置以基于接收到启用信号而激活输出电路415以将指示符输出到控制器405。

输出电路415可输出指示符，并且控制器405可针对每个存储器裸片410同时且依序地读取指示符。在此类情况下，输出电路415(例如，包含移位寄存器)可以增加的速度和效率操作。在一些实例中，由于与如图3所描述的引脚的量相比引脚425的量减少了，因此输出电路415可以增加的速度操作。在一些情况下，启用信号可允许存储器装置通过在未决状态(例如，就绪信号)可用之前制止传输启用信号来降低功耗。在此类情况下，装置435可不发出命令(例如，启用信号)，直到存储器裸片410中的一个的状态可用(例如，未完成)为止。

在一些情况下，系统400可允许通过标识指示符中的平面、块和/或页来对存储器裸片410进行离散寻址。在一些情况下，输出电路415可接收与完成操作相关联的状态(例如，在操作完成、中断或未完成的情况下)，由此改进存储器装置的总体性能。

图5示出根据本文所公开的实例的支持使用信令进行状态检查的存储器系统505的框图500。存储器系统505可以是如参考图1至4所描述的存储器系统的方面的实例。存储器系统505可包含信号接收器510、指示符发生器515和输出组件520。这些模块中的每一个可彼此直接或间接(例如，经由一或多个总线)通信。

信号接收器510可从一组存储器裸片接收一组就绪信号，所述一组就绪信号中的就绪信号经配置以指示一组存储器裸片中的存储器裸片是否可用于接收命令。在一些实例中，信号接收器510可从控制器接收时钟信号，所述时钟信号经配置以使以时钟速率输出指示符的输出电路同步，其中输出指示符是基于接收时钟信号。

在一些实例中，信号接收器510可接收经配置以激活输出电路以输出指示符的启用信号，其中输出指示符是基于接收启用信号。在一些实例中，信号接收器510可基于接收一组就绪信号而存储与一组存储器裸片相关联的一组就绪信号，其中产生指示符基于存储一组就绪信号。

指示符发生器515可基于一组就绪信号的值而产生存储器裸片是否可用的指示符。

输出组件520可基于产生指示符而通过第一引脚将指示符输出到控制器。在一些实例中，输出组件520可通过第一引脚输出指示符的第一部分。在一些实例中，输出组件520可通过第二引脚将指示符的第二部分输出到控制器，其中指示符的第一部分和第二部分标识一组存储器裸片中可用的存储器裸片。

在一些实例中，输出组件520可至少通过第一引脚输出指示符的第一部分，所述指示符的第一部分标识一组存储器裸片中可用的存储器裸片。在一些实例中，输出组件520可通过第二引脚将指示符的第二部分输出到控制器，其中指示符的第二部分指示输出电路输出指示符的与一组就绪信号有关的第一部分。

图6示出说明根据本文所公开的实例的支持使用信令进行状态检查的一或多种方法600的流程图。方法600的操作可由如本文所描述的存储器系统或其组件实施。例如，方法600的操作可由如参考图5所描述的存储器系统执行。在一些实例中，存储器系统可执行一组指令以控制存储器系统的功能元件，以执行所描述的功能。另外或替代地，存储器系统可使用专用硬件来执行所描述的功能的方面。

方法600的方面可由控制器以及其它组件实施。另外或替代地，方法600的方面可实施为存储在存储器中的指令(例如，存储在与存储器装置耦合的存储器中的固件)。例如，所述指令在由控制器(例如，存储器系统控制器115)执行时，可使得控制器执行方法600的操作。

在605处，接收一组就绪信号。例如，存储器系统可从一组存储器裸片接收一组就绪信号，所述一组就绪信号中的就绪信号经配置以指示一组存储器裸片中的存储器裸片是否可用于接收命令。605的操作可根据本文所描述的方法执行。在一些实例中，605的操作的方面可由参考图5所描述的信号接收器来执行。

在610处，产生指示符。例如，所述存储器系统可基于一组就绪信号的值产生存储器裸片是否可用的指示符。610的操作可根据本文所描述的方法执行。在一些实例中，610的操作的方面可由参考图5所描述的指示符发生器来执行。

在615处，输出指示符。例如，存储器系统可基于产生指示符而通过第一引脚将指示符输出到控制器。615的操作可根据本文所描述的方法来执行。在一些实例中，615的操作的方面可由参考图5所描述的输出组件来执行。

在一些实例中，如本文所描述的设备可执行一或多种方法，例如方法600。所述设备可包含用于以下情况的特征、装置或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：从一组存储器裸片接收一组就绪信号，所述一组就绪信号中的就绪信号经配置以指示一组存储器裸片中的存储器裸片是否可用于接收命令，基于一组就绪信号的值而产生存储器裸片是否可用的指示符，并且基于产生指示符而通过第一引脚将所述指示符输出到控制器。

在方法600和本文所描述的设备的一些实例中，输出指示符可进一步包含用于以下情况的操作、特征、装置或指令：通过第一引脚输出指示符的第一部分并且通过第二引脚将指示符的第二部分输出到控制器，其中指示符的第一部分和第二部分标识一组存储器裸片中可为可用的存储器裸片。

在方法600和本文所描述的设备的一些实例中，输出指示符可进一步包含用于以下情况的操作、特征、装置或指令：至少通过第一引脚输出指示符的第一部分，所述指示符的第一部分标识一组存储器裸片中可为可用的存储器裸片，并且通过第二引脚将指示符的第二部分输出到控制器，其中所述指示符的第二部分指示输出电路可输出指示符的与一组就绪信号相关的第一部分。

方法600和本文所描述的设备的一些实例可进一步包含用于以下情况的操作、特征、装置或指令：从控制器接收时钟信号，所述时钟信号经配置以使以时钟速率输出指示符的输出电路同步，其中输出指示符可基于接收时钟信号。

方法600和本文所描述的设备的一些实例可进一步包含用于以下情况的操作、特征、装置或指令：接收经配置以激活输出电路以输出指示符的启用信号，其中输出指示符可基于接收启用信号。

方法600和本文所描述的设备的一些实例可进一步包含用于以下情况的操作、特征、装置或指令：基于接收一组就绪信号而存储与一组存储器裸片相关联的一组就绪信号，其中产生指示符可基于存储一组就绪信号。

应注意，本文所描述的方法是可能的实施方案，并且操作和步骤可以重新排列或以其它方式加以修改，并且其它实施方案是可能的。此外，可以组合来自所述方法中的两个或更多个的部分。

描述了一种设备。所述设备可包含：存储器装置，其包含一组存储器裸片，所述一组存储器裸片中的每个存储器裸片经配置以输出指示存储器裸片是否可用于接收命令的就绪信号；输出电路，其与所述一组存储器裸片中的每个存储器裸片耦合并且经配置以接收与所述一组存储器裸片相关联的一组就绪信号并且基于所述一组就绪信号的值而产生指示符；以及第一引脚，其与所述输出电路耦合并且经配置以通过I/O通道将所述指示符输出到控制器。

所述设备的一些实例可包含第二引脚，所述第二引脚与所述输出电路耦合并且经配置以通过第二I/O通道将所述指示符的一部分输出到所述控制器，其中所述指示符可经配置以至少部分地基于所述一组就绪信号的所述值来指示所述存储器裸片是否可为可用的。

在一些实例中，所述指示符的第一部分和所述指示符的第二部分可经配置以标识所述一组存储器裸片中可为可用的存储器裸片。所述设备的一些实例可包含第三引脚，所述第三引脚与所述输出电路耦合并且经配置以将第二指示符输出到所述控制器，所述第二指示符可经配置以指示是否读取所述指示符。在一些实例中，所述第二引脚和所述第三引脚包含GPIO引脚。

在一些实例中，所述输出电路包含经配置以接收所述一组就绪信号并且基于所述一组就绪信号而产生所述指示符的编码器。在一些实例中，所述指示符可包含第一部分和第二部分，所述第一部分指示所述一组存储器裸片中的所述存储器裸片可准备好接收所述命令，并且所述第二部分指示所述输出电路可输出与所述一组就绪信号相关的信息。

在一些实例中，所述输出电路包含移位寄存器，所述移位寄存器经配置以基于时钟信号将所述指示符输出到用于所述一组存储器裸片中的所述存储器裸片的所述控制器。所述设备的一些实例可包含第二引脚，所述第二引脚经配置以通过第二I/O通道接收时钟信号并且在与所述控制器相关联的时钟速率下将所述指示符的所述输出同步到所述控制器。

在一些实例中，所述输出电路可进一步经配置以接收启用信号并且基于接收到所述启用信号而将所述指示符输出到所述控制器。

在一些实例中，所述指示符可经配置以基于所述一组就绪信号的所述值而指示所述一组存储器裸片中的所述存储器裸片是否可为可用的。在一些实例中，所述输出电路进一步包含一组锁存器，所述一组锁存器各自经配置以存储与所述一组存储器裸片相关联的所述一组就绪信号的所述值的值。在一些实例中，所述第一引脚包含GPIO引脚。

描述了一种设备。所述设备可包含：存储器装置；控制电路，其与所述存储器装置耦合并且经配置以使得所述设备：从多个存储器裸片接收多个就绪信号，所述多个就绪信号中的就绪信号经配置以指示所述多个存储器裸片中的存储器裸片是否可用于接收命令；基于所述一组就绪信号的值而产生所述存储器裸片是否可用的指示符；并且基于产生所述指示符而通过第一引脚将所述指示符输出到控制器。

一些实例可进一步包含控制电路，所述控制电路经配置以使得所述设备通过所述第一引脚输出所述指示符的第一部分并且通过第二引脚将所述指示符的第二部分输出到所述控制器，其中所述指示符的所述第一部分和所述第二部分标识所述一组存储器裸片中可为可用的所述存储器裸片。

一些实例可进一步包含控制电路，所述控制电路经配置以使得所述设备至少通过所述第一引脚输出所述指示符的第一部分，其中所述指示符的所述第一部分标识所述一组存储器裸片中可为可用的所述存储器裸片，并且通过第二引脚将所述指示符的第二部分输出到所述控制器，其中所述指示符的所述第二部分指示输出电路可输出所述指示符的与所述一组就绪信号有关的所述第一部分。

一些实例可进一步包含控制电路，所述控制电路经配置以使得所述设备从所述控制器接收时钟信号，所述时钟信号经配置以使以时钟速率输出所述指示符的输出电路同步，其中输出所述指示符可基于接收所述时钟信号。

一些实例可进一步包含控制电路，所述控制电路经配置以使得所述设备接收启用信号，所述启用信号经配置以激活所述输出电路以输出所述指示符，其中输出所述指示符可基于接收所述启用信号。

一些实例可进一步包含控制电路，所述控制电路经配置以使得所述设备基于接收所述一组就绪信号而存储与所述一组存储器裸片相关联的所述一组就绪信号，其中产生所述指示符可基于存储所述一组就绪信号。

可使用多种不同技术和技艺中的任一个来表示本文所公开的信息和信号。例如，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号；然而，所述信号可表示信号的总线，其中所述总线可具有各种位宽度。

术语“电子连通”、“导电接触”、“连接”和“耦合”可指支持信号在组件之间流动的组件之间的关系。如果组件之间存在可以在任何时间支持信号在组件之间流动的任何导电路径，则认为组件彼此电子连通(或彼此导电接触、或彼此连接、或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或彼此导电接触或彼此连接或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含例如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可以例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。

本文所论述的包含存储器阵列的装置可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底是半导体晶片。在其它情况下，衬底可以是绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOS)，或另一衬底上的半导体材料的外延层。可以通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子区的导电性。可以在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂手段来进行掺杂。

本文所论述的开关组件或晶体管可以表示场效应晶体管(FET)，并且包括包含源极、漏极和栅极的三端装置。所述端可通过例如金属的导电材料连接到其它电子元件。源极和漏极可以是导电的，并且可包括重掺杂(例如，简并)的半导体区。源极和漏极可通过轻度掺杂的半导体区或沟道分离。如果通道为n型(即，大部分载流子为电子)，则FET可被称为n型FET。如果沟道为p型(即，多数载流子为空穴)，则FET可称为p型FET。所述沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制通道导电率。例如，将正电压或负电压分别施加到n型FET或p型FET可使沟道变为导电的。在大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。在将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“去激活”。

本文中结合附图阐述的描述内容描述了实例配置，并且并不表示可以实施的或在权利要求书的范围内的所有实例。本文所使用的术语“示例性”是指“充当实例、例子或说明”，并且不“优选于”或“优于”其它实例。具体实施方式包含提供对所描述的技术的理解的具体细节。然而，可在没有这些特定细节的情况下实践这些技术。在一些情况下，以框图形式展示众所周知的结构和装置以免混淆所描述实例的概念。

在附图中，类似的组件或特征可具有相同的参考标记。此外，可通过在参考标记之后跟着破折号和在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，则描述内容适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任何一个。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，则可以将功能作为一或多个指令或代码存储在计算机可读媒体上或通过计算机可读媒体予以传输。其它实例和实施方案在本公开和所附权利要求书的范围内。例如，由于软件的性质，本文所描述的功能可以使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合来实施。实施功能的特征也可以在物理上位于各个位置处，包含分布以使得功能的各部分在不同物理位置处实施。

例如，可用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散栅极或晶体管逻辑、离散硬件组件或其被设计成执行本文所描述的功能的任何组合来实施或执行结合本文中的本公开而描述的各种说明性块和模块。通用处理器可以是微处理器；但在替代方案中，处理器可以是任何处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置的组合(例如，DSP和微处理器的组合、多个微处理器、与DSP核心结合的一或多个微处理器，或任何其它这类配置)。

如本文所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”等短语开始的项目的列表)中所使用的“或”指示包含性列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。此外，如本文所使用，短语“基于”不应被解释为指代一组封闭条件。例如，在不脱离本公开的范围的情况下，描述为“基于条件A”的示例性步骤可基于条件A和条件B两者。换句话说，如本文所使用，短语“基于”应同样地解释为短语“至少部分地基于”。

计算机可读媒体包含非暂时性计算机存储媒体和通信媒体两者，通信媒体包含有助于将计算机程序从一处传送到另一处的任何媒体。非暂时性储存媒体可以是可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于携载或存储呈指令或数据结构形式的所要程序代码构件且可由通用或专用计算机或者通用或专用处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称作计算机可读媒体。例如，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电及微波等无线技术从网站、服务器或其它远程源传输软件，则所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电及微波等无线技术包含在媒体的定义中。如本文所使用，磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。这些的组合也包含在计算机可读媒体的范围内。

提供本文中的描述以使本领域的技术人员能够制造或使用本公开。所属领域的技术人员将清楚对本公开的各种修改，并且可在不脱离本公开的范围的情况下将本文所定义的一般原理应用于其它变化形式。因此，本公开不限于本文描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。

Claims (25)

1.一种设备，其包括：

存储器装置，其包括多个存储器裸片，所述多个存储器裸片中的每个存储器裸片经配置以输出指示存储器裸片是否能用于接收命令的就绪信号；

输出电路，其与所述多个存储器裸片中的每个存储器裸片耦合并且经配置以接收与所述多个存储器裸片相关联的多个就绪信号并且至少部分地基于所述多个就绪信号的值而产生指示符；以及

第一引脚，其与所述输出电路耦合并且经配置以通过第一输入/输出I/O通道将所述指示符输出到控制器。

2.根据权利要求1所述的设备，其进一步包括：

第二引脚，其与所述输出电路耦合并且经配置以通过第二I/O通道将所述指示符的一部分输出到所述控制器，其中所述指示符经配置以至少部分地基于所述多个就绪信号的所述值而指示所述存储器裸片是否能用。

3.根据权利要求2所述的设备，其中所述指示符的第一部分和所述指示符的第二部分经配置以标识所述多个存储器裸片中能用的所述存储器裸片。

4.根据权利要求2所述的设备，其进一步包括：

第三引脚，其与所述输出电路耦合并且经配置以将第二指示符输出到所述控制器，所述第二指示符经配置以指示是否读取所述指示符。

5.根据权利要求4所述的设备，其中所述第二引脚和所述第三引脚包括通用输入/输出GPIO引脚。

6.根据权利要求1所述的设备，其中所述输出电路包括编码器，所述编码器经配置以接收所述多个就绪信号并且基于所述多个就绪信号而产生所述指示符。

7.根据权利要求1所述的设备，其中所述指示符包含：

第一部分，其指示所述多个存储器裸片中的所述存储器裸片准备好接收所述命令；以及

第二部分，其指示所述输出电路输出与所述多个就绪信号有关的信息。

8.根据权利要求1所述的设备，其中所述输出电路包括移位寄存器，所述移位寄存器经配置以至少部分地基于时钟信号而将所述指示符输出到用于所述多个存储器裸片中的所述存储器裸片的所述控制器。

9.根据权利要求1所述的设备，其进一步包括：

第二引脚，其经配置以通过第二I/O通道接收时钟信号并且在与所述控制器相关联的时钟速率下将所述指示符的所述输出同步到所述控制器。

10.根据权利要求1所述的设备，其中所述输出电路进一步经配置以接收启用信号并且至少部分地基于接收到所述启用信号而将所述指示符输出到所述控制器。

11.根据权利要求1所述的设备，其中所述指示符经配置以至少部分地基于所述多个就绪信号的所述值指示所述多个存储器裸片中的所述存储器裸片是否能用。

12.根据权利要求1所述的设备，其中所述输出电路进一步包括多个锁存器，所述多个锁存器各自经配置以存储与所述多个存储器裸片相关联的所述多个就绪信号的所述值中的值。

13.根据权利要求1所述的设备，其中所述第一引脚包括通用输入/输出GPIO引脚。

14.一种设备，其包括：

存储器装置；以及

控制电路，其与所述存储器装置耦合并且经配置以使得所述设备：

从多个存储器裸片接收多个就绪信号，所述多个就绪信号中的就绪信号经配置以指示所述多个存储器裸片中的存储器裸片是否能用于接收命令；

至少部分地基于所述多个就绪信号的值而产生所述存储器裸片是否能用的指示符；并且

至少部分地基于产生所述指示符而通过第一引脚将所述指示符输出到控制器。

15.根据权利要求14所述的设备，其中，为了输出所述指示符，所述控制电路经配置以使得所述设备：

通过所述第一引脚输出所述指示符的第一部分；并且

通过第二引脚将所述指示符的第二部分输出到所述控制器，其中所述指示符的所述第一部分和所述第二部分标识所述多个存储器裸片中能用的所述存储器裸片。

16.根据权利要求14所述的设备，其中，为了输出所述指示符，所述控制电路经配置以使得所述设备：

至少通过所述第一引脚输出所述指示符的第一部分，其中所述指示符的所述第一部分标识所述多个存储器裸片中能用的所述存储器裸片；并且

通过第二引脚将所述指示符的第二部分输出到所述控制器，其中所述指示符的所述第二部分指示输出电路输出所述指示符的与所述多个就绪信号有关的所述第一部分。

17.根据权利要求14所述的设备，其中所述控制电路进一步经配置以使得所述设备：

从所述控制器接收时钟信号，所述时钟信号经配置以使以时钟速率输出所述指示符的输出电路同步，其中输出所述指示符至少部分地基于接收所述时钟信号。

18.根据权利要求17所述的设备，其中所述控制电路进一步经配置以使得所述设备：

接收启用信号，所述启用信号经配置以激活所述输出电路以输出所述指示符，其中输出所述指示符至少部分地基于接收所述启用信号。

19.根据权利要求17所述的设备，其中所述控制电路进一步经配置以使得所述设备：

至少部分地基于接收所述多个就绪信号而存储与所述多个存储器裸片相关联的所述多个就绪信号，其中产生所述指示符至少部分地基于存储所述多个就绪信号。

20.一种方法，其包括：

从多个存储器裸片接收多个就绪信号，所述多个就绪信号中的就绪信号经配置以指示所述多个存储器裸片中的存储器裸片是否能用于接收命令；

至少部分地基于所述多个就绪信号的值而产生所述存储器裸片是否能用的指示符；以及

至少部分地基于产生所述指示符而通过第一引脚将所述指示符输出到控制器。

21.根据权利要求20所述的方法，其中输出所述指示符进一步包括：

通过所述第一引脚输出所述指示符的第一部分；以及

通过第二引脚将所述指示符的第二部分输出到所述控制器，其中所述指示符的所述第一部分和所述第二部分标识所述多个存储器裸片中能用的所述存储器裸片。

22.根据权利要求20所述的方法，其中输出所述指示符进一步包括：

至少通过所述第一引脚输出所述指示符的第一部分，所述指示符的所述第一部分标识所述多个存储器裸片中能用的所述存储器裸片；以及

通过第二引脚将所述指示符的第二部分输出到所述控制器，其中所述指示符的所述第二部分指示输出电路输出所述指示符的与所述多个就绪信号有关的所述第一部分。

23.根据权利要求20所述的方法，其进一步包括：

从所述控制器接收时钟信号，所述时钟信号经配置以使以时钟速率输出所述指示符的输出电路同步，其中输出所述指示符至少部分地基于接收所述时钟信号。

24.根据权利要求23所述的方法，其进一步包括：

接收启用信号，所述启用信号经配置以激活所述输出电路以输出所述指示符，其中输出所述指示符至少部分地基于接收所述启用信号。

25.根据权利要求23所述的方法，其进一步包括：

至少部分地基于接收所述多个就绪信号而存储与所述多个存储器裸片相关联的所述多个就绪信号，其中产生所述指示符至少部分地基于存储所述多个就绪信号。

Images