CN114514489A - 低噪声双极高电压调节器 - Google Patents

Abstract

在一个方面，公开了一种电压调节器，其包括被配置用于调节由正高电压源生成的电压的第一电压调节器单元、被配置用于调节由负高电压源生成的电压的第二电压调节器单元、用于将所述第一电压调节器单元和第二电压调节器单元分别连接到所述正高电压源和负高电压源的极性开关，以及用于分别从所述第一电压调节器单元和所述第二电压调节器单元接收经调节的正高电压和负高电压的输出电压端口。

Description

低噪声双极高电压调节器

相关应用

本申请要求于2019年9月24日提交的标题为“Low Noise Bipolar High VoltageRegulator”的美国临时申请No.62/905,038的优先权，其通过引用整体并入本文。

技术领域

本教导一般而言涉及电压调节器并且更具体地涉及可以在质谱系统中使用的电压调节器。

背景技术

质谱系统采用高电压来操作各种系统部件。例如，在飞行时间质谱仪中，高电压被用于加速离子并作为离子镜的偏置电压。

用于调节由质谱仪的高电压源供应的电压的电压调节器是已知的。但是，这种常规的电压调节器存在许多缺点。例如，常规的电压调节器表现出大的功率损耗，这对这些调节器的热管理提出了挑战。特别地，大多数高电压调节器电路都封装在密封的壳体中，以便允许它们在高电压下操作。电路的这种封装使散热变得困难，因此对电压调节器的热管理提出了挑战。

例如，图1示意性地描绘了常规的并联调节器，它表现出显著的功耗以及差的上升和下降时间。图2示意性地描绘了常规的串联电压调节器，由于无法获得高电压应用中所需的足够高的电压晶体管，因此要求串联的多个晶体管才能够处置其输入与输出之间的高差分电压。

因而，需要具有低功耗以及高稳定性和低噪声的高电压调节器。

发明内容

在一方面，公开了一种电压调节器，其包括被配置用于调节由正高电压源生成的电压的第一电压调节器单元、被配置用于调节由负高电压源生成的电压的第二电压调节器单元、用于将所述第一和第二电压调节器单元分别连接到所述正和负高电压源的极性开关，以及用于分别从所述第一和所述第二电压调节器单元接收经调节的正和负高电压的输出电压端口。每个电压调节器单元都包括被配置为调节正和负极性电压之一的电压调节晶体管。齐纳二极管与电压调节晶体管并联电连接，以便在电压调节晶体管经由所述极性开关耦合到提供具有与和所述电压调节晶体管相关联的电压极性相反的极性的电压的所述电压源之一时提供围绕所述电压调节晶体管的低阻抗旁路路径。另外，对于第一和第二电压调节器单元中的每一个电压调节器单元，反馈路径从输出电压端口延伸到与电压调节器单元相关联的电压调节晶体管的基极，用于调制施加到晶体管基极的电流以调整所述电压调节晶体管的电导率并因此调整在所述输出电压端口处生成的输出电压。

第一和第二电压调节器单元中的任何一个电压调节器单元都包括至少一个分流晶体管，其部署在那个电压调节器单元的电压调节晶体管的基极与地之间。分流晶体管的基极可以经由反馈路径中的相应之一耦合到输出电压端口以允许对其施加反馈信号。

在一些实施例中，至少一个分流晶体管包括彼此串联电耦合的多个分流晶体管。串联中的最后一个分流晶体管直接或者经由电阻器耦合到电接地。反馈路径之一耦合到这个分流晶体管的基极以向其施加反馈信号用于调制其电导。

包括串联的多个电阻器的电阻性分压器电部署在电压调节晶体管的输入端口与电接地之间。除了最后一个分流晶体管的基极以外，串联耦合的多个分流晶体管中的每一个分流晶体管的基极电耦合到电阻性分压器的所述多个电阻器中的两个电阻器之间的结点，使得施加到所述电阻性分压器的端子的电压的一部分施加到那个分流晶体管的基极。

在一些实施例中，第一二极管与电阻性分压器串联部署并且第二二极管部署在将电压调节晶体管的基极连接到地的路径中，其中每个二极管被配置为基于所述输出电压端口处的电压的极性来激活和停用电压调节器晶体管和分流晶体管。

在一些实施例中，电压调节器还可以包括输出电阻性分压器，用于接收第一和第二电压调节单元中的任何一个电压调节单元的输出电压并且在电压调节器的输出电压端口处提供接收到的电压的一部分。

在一些实施例中，电压调节器还可以包括比较器对，其每个比较器与反馈路径之一相关联。每个比较器被配置为将电压调节器的输出电压端口处的输出电压与预定义电压进行比较并基于那个比较生成反馈信号。在一些实施例中，电压调节器还可以包括用于控制正高电压源的第一高电压控制电路和用于控制负高电压源的第二高电压控制电路。

在相关方面，公开了一种用在质谱系统中的电压调节器，其包括具有被配置用于调节由正高电压源生成的电压的第一电压调节晶体管的第一电压调节器单元，以及具有用于调节由负高电压源生成的电压的第二电压调节晶体管的第二电压调节器单元。电压调节器还包括极性开关，用于将第一和第二电压调节器单元分别连接到正和负高电压源。电压调节器还包括输出电压端口，用于分别从所述第一和第二电压调节器单元接收经调节的正高电压和负高电压。第一分流调节器被配置用于控制第一电压调节器单元并且第二分流调节器被配置用于控制第二电压调节器单元。第一反馈路径从所述输出电压端口延伸到第一分流调节器，用于向其提供第一反馈信号，其中所述第一分流调节器被配置为响应于该反馈信号而调整所述第一电压调节晶体管的电导，以调节所述输出电压端口处的正电压。第二反馈路径从所述输出电压端口延伸到第二分流调节器单元，用于向其提供第二反馈信号，其中所述第二分流调节器单元被配置为响应于该反馈信号而调整所述第二电压调节晶体管的电导，以调节所述输出电压端口处的负电压。

在一些实施例中，第一分流调节器单元可以包括串联连接在所述第一电压调节晶体管的基极与电接地之间的多个晶体管。另外，所述第二分流调节器单元可以包括串联连接在所述第二电压调节晶体管的基极与电接地之间的多个晶体管。

在一些实施例中，第一分流调节器单元还可以包括连接在所述第一电压调节晶体管的输入端口与电接地之间的第一分压器，用于将施加到分压器的输入端口的电压的不同部分施加到第一分流调节器单元的所述晶体管的子集的每一个晶体管。

在一些实施例中，第二分流调节器单元包括连接在所述第二电压调节晶体管的输入端口与电接地之间的第二分压器，用于将施加到分压器的输入端口的电压的不同部分施加到第二分流调节器单元的所述晶体管的子集的每一个晶体管施加。

在一些实施例中，第一二极管部署在所述第一电压调节晶体管的基极与第一分流调节器单元的多个晶体管之间，以便基于所述电压输出端口处的电压来激活和停用所述第一电压调节晶体管。第二二极管与所述第一分压器串联部署并被配置为基于所述电压输出端口处的电压来激活和停用第一分流调节器单元的晶体管。另外，在一些实施例中，第三二极管部署在所述第二电压调节晶体管的基极与第二分流调节器单元的多个晶体管之间，以便基于所述电压输出端口处的电压来激活和停用所述第二电压调节晶体管。第四二极管可以与所述第二分压器串联部署，用于基于所述电压输出端口处的电压来激活和停用所述第二分流调节器的晶体管。

可以通过参考以下详细描述并结合相关联的附图来获得对本教导的各个方面的进一步理解，这些附图将在下文简要描述。

附图说明

图1示意性地描绘了现有技术的电压调节器，

图2示意性地描绘了另一种现有技术的电压调节器，

图3示意性地描绘了根据实施例的电压调节器，以及

图4示意性地描绘了其中采用根据实施例的电压调节器的质谱系统。

具体实施方式

本教导提供了一种低功耗高电压调节器，其可以在正极性和负极性下操作并且可以在其输入与输出之间维持受控的差分电压。在一些实施例中，可以使用低电压和低功率晶体管来实现这种电压调节器，这进而可以限制由电压调节器表现出的功耗。例如，在一些这样的实施例中，电压调节器可以表现出小于约0.5瓦的功耗。如以下更详细讨论的，在这种电压调节器中，输出电压是可调整的并且电压调节器包括可以将输出电压维持在期望值的可接受容限内的正电压和负电压调节元件。

图3示意性地描绘了根据本教导的实施例的电压调节器100，其包括正高电压源102和负高电压源104。两个高电压控制单元106和108分别控制电压源102和104。

电压调节器100包括两个分流调节器110和112，它们可以以下面更详细讨论的方式调节电压调节器100的输出端处的正电压和负电压(分流调节器110在本文中被称为“正分流调节器”并且分流调节器112在本文中被称为“负分流调节器”)。

电压调节器100包括极性开关114，其允许将分流调节器的输入端口电连接到正或负电压源102和104。

如下文更详细讨论的，分流调节器110和112中的每一个都包括电压调节晶体管，其电导可以基于响应于调节器的输出电压而生成的反馈信号来调整，从而将输出电压调节在期望的范围内。

更具体而言，分流调节器110调节正输入电压并且包括作为pnp双极晶体管的电压调节晶体管Q1，其在其发射极端口E处串联电耦合到电阻器R1的一个端子，电阻器R1的另一个端子电耦合到极性开关114以基于极性开关的位置分别从正或负电压源102和104接收正或负高电压。

由于分流调节器110被配置为调节由正电压源102生成的正电压，因此齐纳二极管D1与电阻器R1和电压调节晶体管Q1的组合并联耦合以在极性开关设置在负电压位置时提供围绕电压调节晶体管Q1的低阻抗旁路路径。更具体而言，当极性开关设置在正电压位置时，齐纳二极管D1处于非导通状态(即，处于反向偏置区域)，从而分流调节器110将调节由正高电压源供应的电压。相反，当极性开关设置在负电压位置时，跨齐纳二极管的电压会使得二极管在正向偏置区域中操作，并且一旦跨二极管的电压超过正向偏置电压(通常大约为0.6伏)，二极管就会开始导通。因此，齐纳二极管D1可以围绕电压调节晶体管Q1提供低阻抗路径，使得由电压源104供应的负高电压可以被施加到负电压分流调节器112。

负分流调节器112包括电压调节晶体管Q2，在这个实施例中为npn双极晶体管，其在发射极E处与电阻器R4的一个端子串联电耦合，电阻器R4的另一个端子电耦合到电阻器R3的一个端子，电阻器R3串联部署在正和负分流调节器110和112之间。

由于分流调节器112被配置用于调节由负电压源104生成的负电压，因此齐纳二极管D2与电阻器R4和电压调节晶体管Q2的组合并联耦合，以在极性开关设置在负电压位置时允许负电压调节器112调节负电压并在极性开关设置在正电压位置时绕过负电压调节器112。

更具体而言，当极性开关设置在负电压位置时，齐纳二极管D2处于非导通状态(即，处于反向偏压区域)，从而分流调节器112将调节由负高电压源104供应的负高电压。相反，当极性开关设置在正电压位置时，跨齐纳二极管的电压会使得二极管在正向偏置区域中操作，并且一旦跨二极管的电压超过正向偏置电压(通常大约为0.6伏)，二极管就会开始导通。因此，在这种传导配置中，齐纳二极管D2可以提供围绕电压调节晶体管Q2的低阻抗路径，使得由电压源102供应的正高电压可以施加到正电压分流调节器110。

在这个实施例中，二极管D1和D2是高电压浪涌抑制器，它们不仅在输入电压的极性与和Q1和Q2的操作相关联的极性相反时绕过晶体管Q1和Q2，而且还通过将跨这些晶体管的最大电压钳制在它们各自的击穿电压以下来保护电压调节晶体管Q1和Q2。

再次参考正分流调节器110，以下面更详细讨论的方式，二极管D6、多个分流晶体管(Q3、Q4、Q7、Q8、Q9)和电阻器R13提供了可以经由其响应于基于电压调节器的输出电压生成的反馈信号而调制电压调节晶体管Q1的电导的路径。

高电压二极管D6可以基于施加到电压调节器的电压的极性来激活和停用电压调节晶体管。电阻器R5将二极管D8电耦合到电阻器R3的端子B'。这个端子处的电压可以基于输入电压的极性来激活或停用二极管。更具体而言，当所施加的电压是正电压时，二极管D6可以激活电压调节晶体管，而当所施加的电压是负电压时，二极管D6可以停用电压调节晶体管。

正电压反馈路径200将比较器402的输出经由电阻器R12耦合到分流晶体管Q9的基极，以便允许向分流晶体管Q9的基极提供反馈信号。比较器402在一个输入端口处接收电压调节器的输出端口处的电压，该电压通过由电阻器R19和R20组成的分压器116进行设置，并在其另一个输入端口处接收由正高电压控制电路403定义的设定电压。比较器比较两个电压并将反馈信号施加到分流晶体管Q9的基极。如下文更详细讨论的，施加到分流晶体管Q9的反馈信号可以调制其电导率，从而调制从发射极端子E流向晶体管Q1的集电极端子C和从集电极端子C流向分压器116的电流，因此调整电压调节器的输出电压端口(OP)处的电压。

电阻性分压器118将施加到其输入端子A的电压的不同部分施加到分流晶体管Q3、Q4、Q7和Q8的基极。更具体而言，在这个实施例中，包括二极管D5、电阻器R6、R7、R10和R11的电路径将电阻器R1的端子B连接到电接地。二极管D5基于施加到电阻器R1的端子B的电压的极性来激活和停用分流晶体管Q3、Q4、Q7和Q8。更具体而言，当电阻器R1的端子B连接到正高电压源102时，二极管D1将处于导通状态，因此将允许将施加到分流分压器118的端子B的电压的一部分施加到晶体管Q3、Q4、Q7和Q8的基极。因此，当二极管D5处于导通状态时，施加到Q3、Q4、Q7和Q8的基极的电压将使这些晶体管处于导通状态，从而为电流在电压调节晶体管Q1的基极经由晶体管Q9到地之间的流动提供路径。

现在参考负分流调节器112，这个分流调节器类似于分流调节器110进行配置，但用于调节负电压而不是正电压。具体而言，负分流调节器112包括电压调节晶体管Q2，在这个实施例中，该晶体管是npn双极晶体管，其在其发射极端口B'处串联电耦合到电阻器R4的一个端子，电阻器R4的另一个端子电耦合到电阻器R3，电阻器R3部署在正电压调节器110和负电压调节器112之间。

由于分流调节器112被配置用于调节由负电压源104生成的负电压，因此齐纳二极管D2与电阻器R4和电压调节晶体管Q2的组合并联耦合以在极性开关设置在正电压位置时提供围绕电压调节晶体管Q2的低阻抗旁路路径。更具体而言，当极性开关设置在负电压位置时，齐纳二极管D2处于非导通状态(即，处于反向偏置区域)，从而分流调节器112将调节由负高电压源供应的电压。相反，当极性开关设置在正电压位置时，跨齐纳二极管的电压会使得二极管在正向偏置区域中操作，并且一旦跨二极管的电压超过正向偏置电压(通常大约为0.6伏)，二极管就会开始导通。因此，在这种导通状态下，齐纳二极管D2可以围绕电压调节晶体管Q2提供低阻抗路径，使得由电压源102供应的正高电压可以被正电压调节器110调节。

二极管D8、多个分流晶体管(Q5、Q6、Q10、Q11、Q12)和电阻器R17提供了一条路径，以下面更详细讨论的方式，经由该路径可以响应于基于电压调节器的输出电压生成的反馈信号而调制电压调节晶体管Q2的电导。

二极管D8可以基于施加到电压调节器的电压的极性来激活和停用电压调节晶体管Q2。电阻器R5将二极管D8耦合到电阻器R4的端子B'。然后，这个端子处的电压可以基于输入电压的极性来激活或停用二极管。当所施加的电压是负电压时，二极管D8可以激活电压调节晶体管，而当所施加的电压是正电压时，二极管D8可以停用电压调节晶体管。

电阻性分压器120将施加到其端子A'的电压的不同部分施加到分流晶体管Q5、Q6、Q10和Q11的基极。更具体而言，在这个实施例中，包括二极管D7以及电阻器R8、R9、R14和R15的电路径将电阻器R4的端子连接到电接地。二极管D7基于输入电压的极性来激活和停用分流晶体管Q5、Q6、Q10和Q11。

负电压反馈路径202将比较器400的输出耦合到分流晶体管Q12的基极，从而允许将反馈信号施加到分流晶体管Q12的基极。比较器400在一个输入端口处接收电压调节器的输出端口(OP)处的电压，如上面所讨论的，该电压通过由电阻器R19和R20组成的分压器进行设置，并在其另一个输入端口处接收由负高电压控制电路403定义的设定电压。比较器比较两个电压并将反馈信号施加到分流晶体管Q12的基极。施加到分流晶体管Q12的反馈信号可以调制其电导率，从而调制流经电压调节晶体管Q2的基极的电流，这进而调整晶体管Q2的电导，因此调节负载R18上的输出电压。

更具体而言，当极性开关114设置在负电压状态时，即，当极性开关114将负电压调节器单元耦合到负电压源104时，正电压调节器110的二极管D1将处于导通状态，从而允许将负电压施加到负电压调节器112。向负电压调节器112施加负电压将使得二极管D7过渡到导通状态，从而允许将施加到电阻器R4的端子B'的电压的部分施加到晶体管Q5、Q6、Q10和Q11的基极，从而激活这些晶体管。因此，当二极管D7过渡到导通状态时，施加到电阻性分压器120的顶部端子的电压的部分被施加到这些晶体管的基极以激活它们，从而允许电流在电压调节晶体管Q2的基极与电接地之间流动。

如上所述，在这个实施例中，在电压调节器的输出处提供了由电阻器R19和R20组成的电阻性分压器，其中电压调节器的输出电压端口(OP)在电阻器R19和R20之间的结点处。在这个实施例中，电容器C54是纹波滤波电容器并且电阻器R18表示负载并且它们与分压器并联电耦合。

在使用中，控制电路106和108设置由正和负电压源102和104供应的输入电压电平，使得电压调节晶体管Q1和Q2将以线性模式操作。经由反馈路径200和202施加到上述分流晶体管Q9和Q12的反馈信号基于输入电压的极性控制经由晶体管Q9或Q12的发射极循环的电流。这进而可以控制电压调节晶体管Q1和Q2的电导，从而调整输出电压端口(OP)处的电压电平。

更具体而言，当输入电压为正时，晶体管Q1以线性模式处于活动状态并提供所施加的电压的调节。在这种模式下，晶体管Q2被在正向偏置模式下操作的齐纳二极管D1绕过。另外，二极管D5和D6将在正向偏置模式下被偏置，因此将启用控制电压调节晶体管Q1的电导的对应分流调节器晶体管，该晶体管进而可以控制流过其中的电流，从而控制流过输出分压器116的电流。

对于负输入电压，晶体管Q1被二极管D1绕过并且电压调节晶体管Q2操作以调节输出电压。在这种模式下，二极管D5和D6反向偏置，从而有效地将正分流调节器与电路断开。二极管D7和D8被正向偏置以允许负分流调节器控制电压调节晶体管Q2的电导，这进而控制电流通过其中的流动并因此控制流向输出分压器116的电流。

更具体而言，施加到Q9和Q12的反馈信号控制经由Q9和Q12的发射极循环的电流，这取决于通过改变施加到每个晶体管的基极的电压的输入电压的极性。电阻器R13和R17上的电压将跟随基极电压减去大约600mV的基极发射极电压降。当Q9和Q12的发射极电流经由电阻器R13和R17循环时，它们由施加在这些电阻器的电压控制。另外，由于在高增益晶体管中，发射极电流大约等于集电极电流，因此这些电流将通过分流调节器中所有晶体管的发射极和集电极循环(即，对于正分流调节器的Q3到Q9，并且对于负分流调节器的Q5到Q12)。通过Q3到Q9循环的电流将由R2和Q1的基极共享，并且通过Q5到Q12循环的电流将由R5和Q2的基极共享。通过修改Q1和Q2的基极电流，可以控制Q1和Q2的集电极电流，因为集电极电流通过这些晶体管的增益与基极电流相关。

因此，施加到输出分压器116的电流经由电压调节晶体管Q1和Q2被调节，以便将电压调节器的输出电压维持在期望的水平(即，在可接受的变化范围内)。

根据本教导的高电压调节器提供了多个优点。例如，这种高电压调节器可以调节正和负电压，同时在其输出处使用单个分压器。另外，它采用低电压、低电流晶体管，这限制了电压调节器的操作期间生成的热量，从而促进其热管理。

根据本教导的电压调节器可以结合在多种不同的质谱系统中。举例来说，美国专利No.7,518,107(其通过引用整体并入本文)公开了一种飞行时间质谱仪，其可以根据本教导进行修改以包括本文公开的(一个或多个)电压调节器。图4示意性地描绘了根据实施例的这种飞行时间质谱系统20，其包括具有从中解吸离子的样本支撑件25的离子源21、一个或多个离子检测器24、52，以及包括静电离子加速度计26和静电镜28的离子光学器件部件，它们位于真空壳体22内。温度传感器40可以安装在飞行路径组件的不同位置以提供温度测量。

继续参考图4，飞行时间质谱仪20还包括高电压电源36和38，它们可以分别连接到加速度计26和反射镜28以向其施加电压，用于加速和偏转离子。在这个实施例中，高电压电源36和38包括根据本教导的用于调节由这些电源生成的高电压的高电压调节器36a和38a。

在使用中，离子可以在离子源21中产生并且离子的脉冲30可以通过由加速度计26呈现的电场通过在样本支撑件25和第二电极27之间施加静电势来加速。离子的脉冲30飞向检测器24固定距离，通常称为飞行距离，并且检测器在离子到达的时间产生对应的信号。在一些实施例中，飞行距离可以是由从样本支撑件25到检测器52的路径限定的距离，没有向反射镜28施加电压。

本领域普通技术人员将认识到的是，在不脱离本发明的范围的情况下，可以对上述实施例进行各种改变。

Claims (21)

1.一种电压调节器，包括：

第一电压调节器单元，所述第一电压调节器单元被配置用于调节由正高电压源生成的电压，

第二电压调节器单元，所述第二电压调节器单元被配置用于调节由负高电压源生成的电压，

极性开关，所述极性开关用于将所述第一电压调节器单元和所述第二电压调节器单元分别连接到所述正高电压源和所述负高电压源，

输出电压端口，所述输出电压端口用于分别从所述第一电压调节器单元和所述第二电压调节器单元接收经调节的正高电压和负高电压，

其中所述电压调节器单元中的每个电压调节器单元包括：

电压调节晶体管，所述电压调节晶体管被配置为调节所述正极性电压和负极性电压之一，

齐纳二极管，所述齐纳二极管与所述电压调节晶体管并联连接，以便在所述电压调节晶体管经由所述极性开关耦合到提供具有与和所述电压调节晶体管相关联的电压极性相反的极性的电压的所述电压源之一时提供围绕所述电压调节晶体管的低阻抗旁路路径，

对于所述第一电压调节器单元和所述第二电压调节器单元中的每个电压调节器单元，反馈路径从所述输出电压端口延伸到与所述电压调节器单元相关联的电压调节晶体管的基极，用于调制施加到所述基极的电流以调整所述电压调节晶体管的电导率并因此调整在所述输出电压端口处生成的输出电压。

2.如权利要求1所述的电压调节器，其中所述第一电压调节器单元和所述第二电压调节器单元中的任何一个电压调节器单元都包括部署在那个电压调节器单元的电压调节晶体管的基极与地之间的至少一个分流晶体管。

3.如权利要求2所述的电压调节器，其中所述至少一个分流晶体管的基极经由所述反馈路径中相应的一条反馈路径耦合到所述输出电压端口，以允许将反馈信号施加到所述至少一个分流晶体管的所述基极。

4.如权利要求3所述的电压调节器，其中所述至少一个分流晶体管包括彼此串联耦合的多个分流晶体管。

5.如权利要求4所述的电压调节器，其中所述相应的反馈路径耦合到所述多个分流晶体管中的最后一个分流晶体管的基极，所述最后一个分流晶体管直接或经由一个或多个电阻器耦合到地。

6.如权利要求5所述的电压调节器，还包括电部署在所述电压调节晶体管的输入端口与地之间的电阻性分压器。

7.如权利要求6所述的电压调节器，其中所述电阻性分压器包括多个串联耦合的电阻器。

8.如权利要求7所述的电压调节器，其中除了所述最后一个分流晶体管的基极以外，串联耦合的所述多个分流晶体管中的每个分流晶体管的基极电耦合到所述电阻性分压器的所述多个电阻器中的两个电阻器之间的结点，使得施加到电压调节晶体管的输入端口的电压的一部分被施加到那个分流晶体管的所述基极。

9.如权利要求8所述的电压调节器，还包括与所述分压器串联部署的第一二极管和部署在将电压调节晶体管的基极连接到地的路径中的第二二极管，所述二极管被配置为基于所述输出电压端口处的电压的极性来激活和停用所述电压调节器晶体管和所述分流晶体管。

10.如权利要求1所述的电压调节器，还包括电阻性分压器，用于接收所述第一电压调节器单元和所述第二电压调节器单元中的任何一个电压调节器单元的输出电压并在所述输出电压端口处提供所述接收到的电压的一部分。

11.如权利要求1所述的电压调节器，还包括比较器对，所述比较器对中的每一个比较器与所述反馈路径之一相关联，其中所述比较器中的每个比较器被配置为将所述输出电压端口处的输出电压与预定义电压进行比较并基于那个比较生成反馈信号。

12.如权利要求1所述的电压调节器，还包括用于控制所述正高电压源的第一高电压控制电路和用于控制所述负高电压源的第二高电压控制电路。

13.一种用在质谱系统中的电压调节器，包括：

第一电压调节器单元，所述第一电压调节器单元具有被配置用于调节由正高电压源生成的电压的第一电压调节晶体管，

第二电压调节器单元，所述第二电压调节器单元具有被配置用于调节由负高电压源生成的电压的第二电压调节晶体管，

极性开关，所述极性开关用于将所述第一电压调节器单元和所述第二电压调节器单元分别连接到所述正高电压源和所述负高电压源，

输出电压端口，所述输出电压端口用于分别从所述第一电压调节器单元和所述第二电压调节器单元接收经调节的正高电压和负高电压，

第一分流调节器，所述第一分流调节器被配置用于控制所述第一电压调节器单元，

第二分流调节器，所述第二分流调节器被配置用于控制所述第二电压调节器单元，

第一反馈路径，所述第一反馈路径从所述输出电压端口延伸到所述第一分流调节器，用于向所述第一分流调节器提供第一反馈信号，其中所述第一分流调节器被配置为响应于所述反馈信号而调整所述第一电压调节晶体管的电导，以调节所述输出电压端口处的所述正电压，以及

第二反馈路径，所述第二反馈路径从所述输出电压端口延伸到所述第二分流调节器，用于向所述第二分流调节器提供第二反馈信号，其中所述第二分流调节器被配置为响应于所述反馈信号而调整所述第二电压调节晶体管的电导，以调节所述输出电压端口处的所述负电压。

14.如权利要求13所述的电压调节器，其中所述第一分流调节器包括串联连接在所述第一电压调节晶体管的基极与地之间的多个晶体管。

15.如权利要求14所述的电压调节器，其中所述第二分流调节器包括串联连接在所述第二电压调节晶体管的基极与地之间的多个晶体管。

16.如权利要求15所述的电压调节器，其中所述第一分流调节器还包括连接在所述第一电压调节晶体管的输入端口与地之间的第一分压器，用于将施加到所述第一电压调节晶体管的输入端口的电压的不同部分施加到所述第一分流调节器的所述晶体管的子集中的每一个晶体管。

17.如权利要求16所述的电压调节器，其中所述第二分流调节器包括连接在所述第二电压调节晶体管的输入端口与地之间的第二分压器，用于将施加到所述第二电压调节晶体管的输入端口的电压的不同部分施加到所述第二分流调节器的所述晶体管的子集中的每一个晶体管。

18.如权利要求16所述的电压调节器，还包括第一二极管，所述第一二极管部署在所述第一电压调节晶体管的基极与所述第一分流调节器的所述多个晶体管之间，以便基于所述电压输出端口处的电压来激活和停用所述第一电压调节晶体管。

19.如权利要求18所述的电压调节器，还包括第二二极管，所述第二二极管与所述第一分压器串联部署并被配置为基于所述电压输出端口处的电压来激活和停用所述第一分流调节器单元的所述晶体管。

20.如权利要求17所述的电压调节器，还包括第三二极管，所述第三二极管部署在所述第二电压调节晶体管的基极与所述第二分流调节器单元的所述多个晶体管之间，以便基于所述电压输出端口处的电压来激活和停用所述第二电压调节晶体管。

21.如权利要求20所述的电压调节器，还包括第四二极管，所述第四二极管与所述第二分压器串联部署，用于基于所述电压输出端口处的电压来激活和停用所述第二分流调节器的晶体管。

Images