Изобретение относитс к электротехнике, в частности к стабилизированным источникам питани и может быть использовано в приборах дл проверки цифровых вольтметров, а также в устройствах электропитани рарюаппаратуры Известны высоковольтные стабилизаторы напр жени на транзисторах, содержащие сравнивающий узел, усилитель ошибки в цепи обратной св зи и регулирующий элемент из последовательно включенных транзисторов Дл обеспечени линейной работы всех транзисторов регулирующего элемента и равномерного распределени на них входного напр жени , базы транзисторов подключены к делителю напр жени , включенному параллельно регулирующего элементу. Делитель рассчитывае с таким образом, чтобы в режиме минимального входного и максимального выходного напр жени стабилизатора ток, протекающий через него, был нa 1нoгo больше максимального тока базы последовательно включенных регулирующих транзисторов 1J, Недостатками этих стабилизаторов вл ютс низкий коэффициент полезного действи из-за работы последовательно включенных транзисто )ров регулирующего элемента в линейном резкиме и большой Л1ощности, рассеиваемой в делителе питани базовых цепей регулирующих транзисторов; низка надежность из-за большего количества транзисторов в регулирующем элементе и неравномерности распределени напр жени между ними при изменении в широком диапазоне токов нагрузки и выходного напр жени стабилизатора; узкий диапазон токов нагрузки из-за шунтировани регулирующего элемента делителем. Известен стабилизатор, напр жени на транзисторах , который содержит сравнивающий узел, усилитель ощибки в цепи обратной св зи, регу лирующий элемент из трех последовательно включенных транзисторов и дополнительный источник питани базовых цепей регул1фующих транзисторов 2, В этом стабилизаторе токи баз регулирующих транзисторов протекают каждый по своей цепи и не вли ют друг на друга, что позвол ет более точно распределить .входное напр жение на регулирующих транзисторах. Кроме того, подобна схема позвол ет несколько увеличить КПД стабилизатора при уменьшении входного напр жени , так как регулирующие транзисторы, начина с первого от выпр мител , будут по очереди входить в режим насыщени . При изменении выходного напр жени от нул до максимального значени в широком диапазоне токов нагрузки коэффициент полезного действи стабилизатора будет низок из-за того, что величина напр жени дополнительного истошика фактически будет равна величине основного источника и вс мощность, при минимальном выходном напр жении стабилизатора , будет рассеиватьс на регулирующих транзисторах или стабилитронах, включенных параллельно им. Наиболее близким по технической сущности к предлагаемому вл етс программируемый высоковольтный стабилизатор посто нного напр жени , содержащий регулирующий транзистор, эмиттер которого подключен к одной из выходных клемм стабилизатора, и цепь обратной св зи, состо щую из сравнивающего узла и усилител сигнала рассогласовани , причем вхо сравнивающего узла подключен к выходным выводам стабилизатора, а выход - ко входу усилител сигнала рассогласовани , выходом соединенного с базой регулирующего транзисто ра 3. Недостатками известного стабилизатора вл ютс низкое быстродействие при переходе от максимального выходного напр жени стабили затора к нулевому из-за разр да фильтрующей емкости через транзисторный регулирующий элемент, а точнее через защитный стабилитрон, об зательно включенный параллельно транзистору , и нагрузку. Таким образом, на нагрузке будет присутствовать излишнее напр жение в течение времени разр да фильтрующего конденсатора через сопротивление нагрузки. При минимальном напр жении на выходе стабилизатора , ток нагрузки от высоковольтного вып мител проходит через стабилитроны и вс избыточна мощность рассеиваетс на всех стабилитронах и КПД устройства получаетс сравнительно низким. Цель изобретени - увеличение быстродействи и повышение КПД программируемог высоковольтного стабилизатора посто нного напр жени . Поставленна цель достигаетс тем, что в программируемый высоковольтный стабилизатор посто нного напр жени введено N последовательно соединенных управл емых источийков напр жени , включенных между второй в ходной клеммой стабилизатора и одним из вы водов дл подключени источника входного питающего напр жени , а другой вывод дл подключени этого же источника соединен с коллектором регулирующего транзистора, при этом каждый из указанных управл емых источников напр жени состоит из параллельно включенных резист а, диода, включенного в пр мом с током нагрузки направлении, и выпр мител с последовательно соединенным транзистором , базой, подключенным через вновь введенный пороговый элемент к эмиттеру предьщущего транзистора, начина с регулирующего . На чертеже представлена функциональна схема программируемого высоковольтного стабилизатора посто нного напр жени . . Стабилизатор содержит сравнивающий узел 1, состо щий из программируемого источника опорного напр жени и делител напр жени . Сравнивающий узел включен между выходными клеммами стабилизатора. Усилитель сигнала рассогласовани 2 в цепи обратной св зи, вход которого подключен к сравнивающему узлу 1, а выход - к базе регулирующего транзистора 3, эмиттер которого соединен с одной из выходных клемм стабилизатора. К коллектору регулирующего транзистора 3 подключен вывод дл подключени источника 4 входного питающего напр жени , а между вторым его выводом и другой выходной клеммрй стабилизатора включено N последовательно соединенных управл емых источников напр жени , каждый из которых состоит из параллельно включенных транзистора 5 ... 5 с последовательно включенным выпр мителем 6...6|, резистора 7...7j| , и диода 8...8jvj, включенного в пр мом с током нагрузки направлении, а базы транзисторов 5...5|j через пороговый элемент 9...9ц соединены с эмиттером предыдущего транзистора , начина от регулирующего транзистора. Стабилизатор работает следующим образом. При увеличении сигнала с перестраиваемого источника onojfeoro напр жени сравнивающего узла 1, усиливаемого усилителем 2, регулирую-, щий транзистор 3 открываетс и выходное напр жение стабилизатора увеличиваетс .Ток нагрузки от положительного полюса источника 4 через регулирующий транзистор 3, нагрузку, подключаемую к выходным клеммам стабилизатора и диоды 8...8 и замыкаетс иа отрицательный полюс источника 4. При этом все транзисторы 5...5щ закрыты. По мере открывани регулирующего транзистора 3 увеличиваетс напр жение на пороговом элементе 9. При достижении- порога открыти , транзистор 5 открываетс и к выходному напр жению стабилизатора добавл етс напр жение от выпр мител 6, при этом регулирующий транзистор 3 может быть полностью открыт, а регулировку и стабилизацию выходного напр жени осуществл ет транзис тор 5. Таким образом, при регулировании I уровн сигнала с перестраиваемого источника опорного напр жени мен етс выходное напр жение стабилизатора путем последовательного подключени или отключени выпр мителей 6..., через транзисторы 5...5|, один из которых находитс в линейном регулирующем режиме, предыдущий в открытом состо нии, а последующий в закрытом. Наибольшую мощность рассеивает только один из всех N транзисторов, так как мощности на открытых и закрытых транзисторах незначительны, что позвол ет увеличить КПД высоковольтного источника. Быстродействие подключени источников определ етс временем включени и отключени транзисторов 5...5. . Резисторы служат дл обеспечени активного режима транзисторов 5...5 , что обеспечивает их рабо тоспособность при нулевой нагрузке. Предлагаема схема последовательного подключени нескольких источников напр жени выгодно отличает программируемый высоковольтный стабилизатор посто нного напр жени от известного резким увеличением быстродействи высоковольтного стабилизатора и повышением его КПД. Перечислеиные вьпие преимущества позвол ют расширить сферу применени высоковольтиого стабилизатора и использовать его не только дл программируемых приборов, но и дл построени высоковольтных стабилизаторов с использованием низковольтных злементов в различных област х электро- и радиотехники . Формула изобретени Программируемый высоковольтный стабили затор посто нного напр жени , содержащий ре- ) 6 гулирующий транзистор, эмиттер которого подключен к одной из выходных клемм стабилизатора , и цепь обратной св зи, состо щую из сравнивающего узла н усилител сигнала рассогласовани , причем вход сравнивающего узла подключен к выходным выводам стабилизатора , а выход ко входу усилител сигнала рассогласовани , выходом соединенного с базой регулирующего транзистора,о т л и ч а ющ и и с тем, что, с целью повышени быстродействи и КПД стабилизатора, в него введено N последовательно соединенных управл емых источников напр жени , включенных между второй выходаой клеммой стабилизатора и одним из выводов дл подключени источника входного питающего напр жени , а другой вывод дл подключени зтого же источника соединен с коллектором регулирующего транзистора, при зтом каждый из указанных управл емых источников напр жени состоит из параллельно включенных резистора, диода, включенного в пр мом с током нагрузки направлении, и выпр мител с последовательно соединенным транзистором, базой, подключенным через вновь введенный пороговый злемент к змиттеру предыдущего транзистора, К чина с регулирующего. Источники информации, прин тые во внимание при экспертизе 1.Источннки электропитани на полупроводниковых приборах. Проектирование и расчет . Под ред. Додика С. Д. и Гальперина Е. И. М., Сов.радио, 1969, с. 347.