CN114503436A - 数模转换器、数据处理系统、基站和移动设备 - Google Patents

数模转换器、数据处理系统、基站和移动设备 Download PDF

Info

Publication number
CN114503436A
CN114503436A CN201980101028.5A CN201980101028A CN114503436A CN 114503436 A CN114503436 A CN 114503436A CN 201980101028 A CN201980101028 A CN 201980101028A CN 114503436 A CN114503436 A CN 114503436A
Authority
CN
China
Prior art keywords
digital
analog converter
data
dac
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980101028.5A
Other languages
English (en)
Inventor
申亨多
丹尼尔·格鲁伯
马丁·克拉拉
王钰姗
卡迈兰·阿扎代特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN114503436A publication Critical patent/CN114503436A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0614—Continuously compensating for, or preventing, undesired influence of physical parameters of harmonic distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1018—Means associated with receiver for limiting or suppressing noise or interference noise filters connected between the power supply and the receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

提供了数模转换器(DAC)。DAC包括一个或多个第一DAC单元，该一个或多个第一DAC单元被配置为基于第一数字数据生成第一模拟信号。一个或多个第一DAC单元耦合到第一输出节点，以用于耦合到第一负载。DAC包括一个或多个第二DAC单元，该一个或多个第二DAC单元被配置为基于第二数字数据生成第二模拟信号。该一个或多个第二DAC单元被耦合到第二输出节点，以用于耦合到第二负载。一个或多个第一DAC单元和一个或多个第二DAC单元能被耦合到电源，以用于汲取供电电流。DAC还包括数据生成电路，该数据生成电路被配置为基于第一数字数据生成第二数字数据。

Description

数模转换器、数据处理系统、基站和移动设备
技术领域
本公开涉及数模转换。具体而言，示例涉及数模转换器(DAC)、数据处理系统、基站和移动设备。
背景技术
电容DAC(CDAC)的线性性能主要取决于参考电源的阻抗。在CDAC中经受正常数据交换的参考电源的有限阻抗导致在参考电源上产生CDAC输出信号的(经衰减的和相移的)修正版本。参考电源上的此信号内容后续与CDAC输出信号相乘，并且导致CDAC输出信号中的谐波失真(例如，三阶和更高阶谐波)。
因此，可能需要改进的DAC架构。
附图说明
以下将仅以示例的方式并且参考附图来描述装置和/或方法的一些示例，其中：
图1图示了包括DAC的数据处理系统的示例；
图2图示了电源示意图；
图3图示了示例性DAC输入信号；
图4图示了示例性DAC供电电流；
图5图示了基站的示例；并且
图6图示了移动设备的示例。
具体实施方式
现在将参考附图更全面地描述各种示例，其中图示了一些示例。在附图中，为了清楚起见，线、层和/或区域的厚度可能被夸大了。
相应地，虽然进一步的示例能够具有各种修改和替代的形式，但是一些特定示例在附图中图示，并且随后将被详细描述。然而，该详细描述并不将进一步的示例限制为所描述的特定形式。进一步的示例可以涵盖落入本公开范围内的所有修改版本、等同物和替代物。相同或相似的数字在整个附图的描述中指代相似或类似的要素，这些要素是以相同形式或以相比于彼此进行了修改的形式实施的，而提供相同或相似的功能。
应当理解，当元件被称为“连接”或“耦合”到另一元件时，这些元件可以是直接连接或通过一个或多个中间元件耦合。如果没有以其他方式明确的或隐含的定义，如果两个元件A和B使用“或”进行组合，这将被理解为公开所有可能的组合(即，只有A、只有B、以及A和B)。针对相同组合的替代措辞是：“A和B中的至少一个”或“A和/或B”。这同样适用于(加上必要的变更)多于两个元件的组合。
在本文中所使用的用于描述特定示例的术语不旨在限制进一步的示例。每当使用单数形式(例如，“一个”、“一”和“该”)并且使用仅一个元件既没有明确也没有隐含地被定义为强制性时，进一步的示例也可以使用多个元件来实现相同的功能。同样，当随后将功能描述为使用多个元件来实现时，进一步的示例可以使用单个元件或处理实体来实现相同的功能。将进一步理解的是，在使用术语“包括”和/或“包含”时，表明所陈述的特征、整数、步骤、操作、过程、动作、元件和/或组件的存在，但不排除一个或多个其他特征、整数、步骤、操作、过程、动作、元件、组件和/或其任何组的存在或添加。
除非另有定义，否则在本文中所有术语(包括技术和科学术语)以其示例所属领域的通常含义使用。
图1图示了根据所提出的架构的、包括DAC 100的数据处理系统190的示例。例如，数据处理系统190可以是(例如，无线或有线)发射器(transmitter)或使用数模转换的任何其他系统。
DAC 100包括多个第一DAC单元110-1、...、110-N，该多个第一DAC单元被配置为基于第一数字数据(数字输入数据)101生成第一模拟信号111。多个第一DAC单元110-1、...、110-N可以是任何数量N≥2个DAC单元(例如，与DAC的期望分辨率相关)。多个第一DAC单元110-1、...、110-N被耦合到DAC 100的第一输出节点120，以用于耦合到第一负载160。第一负载160可以是可耦合到DAC 100的任何设备，以用于进一步处理DAC 100的第一模拟信号111。例如，第一负载可以是滤波器、上变频器(混频器)、功率放大器(PA)或天线。
DAC 100另外包括多个第二DAC单元130-1、...、130-M，该多个第二DAC单元被配置为基于第二数字数据(数字虚拟(dummy)数据)102生成第二模拟信号131。多个第二DAC单元130-1、...、130-M可以是任意数量M≥2个DAC单元。特别地，DAC单元130-1、...、130-M的数量M可以等于DAC单元110-1、...、110-N的数量N。多个第二DAC单元130-1、...、130-M耦合到DAC 100的第二输出节点140，以用于耦合到第二负载(虚拟负载)170。
尽管以下描述的所提出的DAC架构是关于多个第一DAC单元110-1、...、110-N和多个第二DAC单元130-1、...、130-M的，但是应该注意的是，所提出的DAC架构也可以用于包括仅一个第一DAC单元和仅一个第二DAC单元的DAC。第一数字数据101由DAC 100的输入节点105接收，并且是包含有用数据(例如，诸如用户数据之类的将被传输的数据)的信息。如图1所示，基于第一数字数据101驱动多个第一DAC单元110-1、...、110-N。例如，DAC 100可以包括一个或多个电路，该一个或多个电路被配置为生成和供应一个或多个相应的驱动信号至多个第一DAC单元110-1、...、110-N，以用于激活和/或驱动多个第一DAC单元110-1、...、110-N中的一个或多个，以生成对第一模拟信号111有贡献的相应单元输出信号(例如，由多个第一DAC单元中的一个或多个生成的一个或多个单元输出信号可以被合并到第一模拟信号111)。
第二数字数据102不同于第一数字数据101。第二数字数据102是相对于第一数字数据101不包含任何有用数据的信息(即，虚拟数据)。相应地，第二负载170是终止第二模拟信号131的负载(例如，第二负载170将第二输出节点140耦合到地)。换言之，第二模拟信号131不会被进一步处理。例如，第二负载170可以是将第二输出节点140耦合到地的电阻元件(电阻器)。
DAC 100的(虚拟)数据生成电路150被配置为接收第一数字数据101并基于第一数字数据101生成第二数字数据102。如图1所示，多个第二DAC单元130-1、...、130-M基于第二数字数据102被驱动。例如，DAC 100可以包括一个或多个电路，该一个或多个电路被配置为生成和供应一个或多个相应的驱动信号至多个第二DAC单元130-1、...、130-M以用于激活和/或驱动多个第二DAC单元130-1、...、130-M中的一个或多个，以生成对第二模拟信号131有贡献的相应的单元输出信号(例如，由多个第二DAC单元130-1、...、130-M中的一个或多个生成的一个或多个单元输出信号可以被组合到第二模拟信号131)。
如图1所示，多个第一DAC转换器单元110-1、...、110-N和多个第二DAC单元130-1、...、130-M可耦合到电源180以用于从电源180汲取供电电流。例如，DAC 100可以包括用于耦合到电源180的电源输入节点185。多个第一DAC转换器单元110-1、...、110-N和多个第二DAC单元130-1、...、130-M被耦合到电源输入节点185以使得它们可经由电源输入节点185被耦合到电源180。
基于虚拟数据102驱动多个第二DAC单元130-1、130-M可以允许供电电流相对于第一数字数据101去相关(decorrelate)。例如，基于虚拟数据102驱动多个第二DAC单元130-1、...、130-M可以使供应电流能够与第一数字数据101无关。这可以使得DAC 100的线性度能够提高到比通过使电源180的阻抗尽可能低所能实际达到的程度。
当将上述的DAC 100与图2所示的DAC 200进行比较时，虚拟数据驱动的多个第二DAC单元130-1、...、130-M的上述技术效果将变得更加明显。与DAC 100相反的是，DAC 200不包括虚拟数据驱动DAC单元。DAC 200仅包括基于第一数字数据n(t)驱动的DAC单元。
DAC 200(例如，CDAC)中非线性的主要来源是DAC 200的电源210的有限阻抗。由于电源210用作DAC参考，电源上的每个干扰都将直接可见于DAC输出y(t)，DAC输出y(t)作为电源与DAC输入代码n(t)的混合乘积。
DAC 200的电源VDD(t)可以被描述为如下：
VDD(t)＝VDC+iDAC(t)*T(t)
＝VDC+g(n(t))*T(t)
＝VDC+vd(t)
T(t)表示电源网络220的冲激响应，其表示电源网络的复阻抗，iDAC(t)表示由DAC200汲取的供电电流，并且VDC表示电源的DC值。函数g(x)表示将DAC输入代码n(t)映射到供电电流iDAC(t)的非线性函数。函数g(x)可以像整流(rectification)g(n(t))＝|n(t)|一样简单或者可以用多项式特征来近似。vd(t)表示导致DAC输出y(t)失真的、电源电压的瞬态和信号相关部分。
DAC 200的所产生的输出波形y(t)与VDD(t)和DAC输入信号n(t)的乘积成正比，如下所示：
y(t)～n(t)×VDD(t)
y(t)～n(t)×VDC+n(t)×vd(t)
yd(t)＝n(t)×vd(t)这一项描述了DAC输出y(t)中产生的非线性度。
返回参考图1所示的DAC 100，可以通过虚拟路径的方法将由DAC100从电源180汲取的电流iDAC(t)与第一数字数据101去相关。相应地，电流供应网络的阻抗(即，电源180和诸如电流供应线之类的其他中间元件的阻抗)不再导致瞬态信号相关的供应电压。因此，vd(t)这一项将为零或至少接近于零。结果，可以减少甚至消除第一模拟信号111中的失真成分(例如，三阶谐波和更高阶谐波)。作为权衡，第一模拟信号111的噪声电平可能增大。然而，在许多应用中这是可以容忍的。
在图1中，由DAC单元110-1和DAC单元130-1示例性地示出多个第一DAC单元110-1、…、110-N和多个第二DAC单元130-1、…、130-M的实现方式。DAC单元110-1和DAC单元130-1被图示为电容性DAC单元，该电容性DAC单元包括相应的电容元件112-1、132-1，所述电容元件112-1、132-1基于相应的反相器电路113-1、133-1(分别基于第一数字数据101或第二数字数据102被驱动)的输出信号生成相应的单元输出信号。然而，请注意，多个第一DAC单元110-1、...、110-N和多个第二DAC单元130-1、…、130-M可以替代地是电阻式DAC单元。换言之，多个第一DAC单元110-1、...、110-N和多个第二DAC单元130-1、…、130-M可以包括电阻元件而不是电容元件，以用于生成相应的单元输出信号。
多个第二DAC单元130-1、130-M可以被实现为与多个第一DAC单元110-1、...、110-N相同或不同。根据一些示例，多个第二DAC单元130-1、…、130-M能够驱动如下信号电流，该电流信号与可以被多个第一DAC单元110-1、…、110-N驱动的信号电流相差小于50％、25％、10％、5％。多个第一DAC单元110-1、…、110-N和多个第二DAC单元130-1、…、130-M能够驱动的信号电流越相似，由DAC 100汲取的供电电流越可能与第一数字数据101去相关。
考虑到由于第二数字数据102导致的多个第二DAC单元130-1、…、130-M的切换，DAC 100的电源电压VDD(T)可以描述为如下：
VDD(t)＝VDC+iDAC(t)*T(t)
＝VDC+g(n(t)+d(t))*T(t)
＝VDC+vd(t)
n(t)表示第一数字数据101，并且d(t)表示第二数字数据102。
数据生成电路150可以以许多不同的方式生成第二数字数据102，以使供应电流与第一数字数据101去相关。根据一些示例，数据生成电路150可以生成第二数字数据102，使得满足以下数学表达式中的一个：
|g(n(t)+d(t))*T(t)|＜|g(n(t))|
或者
|corr(g(n(t)+d(t))*T(t)，n(t))|＜|corr(g(n(t))*T(t)，n(t))|
下面将给出一些关于如何生成第二数字数据102的非限制性示例。
例如，数据生成电路150可以被配置为生成第二数字数据102，使得第二模拟信号131与第一模拟信号111相反。换句话说，第二数字数据102可以与第一数字数据101完全相反，以使得多个第二DAC单元130-1、…、130-M的切换行为与多个第一DAC单元110-1、...、110-N的切换行为相反。相应地，由DAC 100汲取的供电电流可以保持恒定，以使得供电电压不依赖于第一数字数据101。相应地，可以抑制第一模拟信号111中的三阶和更高阶失真。
在其他示例中，数据生成电路150可以被配置为生成第二数字数据102，以使得第一模拟信号111的绝对信号值和第二模拟信号131的绝对信号值之和的时间演变(temporalprogression)恒定。换言之，可以生成第二数字数据102，以使得由第二数字数据102表示的绝对信号值与由第一数字数据101表示的绝对信号值之和的时间演变恒定。
在进一步的示例中，数据生成电路150可以被配置为生成第二数字数据102，以使得第二模拟信号131的信号值对应于恒定值减去第一模拟信号111的绝对信号值。换言之，可以生成第二数字数据102，以使得由第二数字数据102表示的信号值对应于恒定值减去由第一数字数据101表示的绝对信号值。这在图3中被示出。
图3示出了由第一数字数据101表示的信号值301和由第二数字数据102表示的信号值302的时间演变。由第二数字数据102表示的信号值302的时间演变是0.5减去第一数字数据101所表示的信号值301的绝对值。
图4示出了所产生的供电电流的概览。具体地，由多个第一DAC单元110-1、...、110-N汲取的供电电流401的时间演变，由多个第二DAC单元130-1、...、130-M汲取的供电电流402的时间演变以及由DAC 100汲取的总供电电流403的时间演变在图4中被示出。可以看出，由于上面所描述的第二数字数据102的结构，供电电流401和402加起来为恒定的总供电电流403。因此，可以在第一模拟数据111中抑制诸如三阶和更高阶失真之类的失真。
需要注意的是，总的汲取供电电流不一定必须是恒定的。为了避免第一模拟信号111的失真，汲取的供电电流应当与输入信号/数据无关。以使得由多个第一DAC单元110-1、...、110-N和多个第二DAC单元130-1、...、130-M汲取的总供电电流独立于输入信号/数据、但可能有更多的噪声这样的方式创建虚拟数据不会导致失真，而只是将噪声添加到第一模拟信号111(即，DAC输出)；取决于噪声水平，这对于许多应用来说是可以容忍的。
耦合到第一输出节点120的第一负载160以及耦合到第二输出节点140的第二负载170可以向DAC 100呈现相似的负载阻抗，以改进所汲取的供电电流与第一数字数据101的去相关性。例如，由第一负载160和第二负载170呈现给DAC 100的负载阻抗可以最大相差4倍、3倍、2倍或更少的倍数。由第一负载160和第二负载170呈现给DAC 100的负载阻抗越相似，由DAC 100汲取的供电电流与第一数字数据101越是去相关。
第一负载160和第二负载170可以例如与DAC 100被集成在同一半导体管芯中。在可替代的示例中，第一负载160和第二负载170中的至少一者可以被布置为离开包括DAC100的半导体管芯(被布置在该半导体管芯的外部)。换言之，在一些示例中，第一负载160和第二负载170中的至少一者没有被布置在该半导体管芯中。例如，第一负载160和第二负载170中的至少一者可以被集成在与DAC 100不同的半导体管芯中。在其他示例中，第一负载160和第二负载170中的至少一者可以被布置在或被集成在不是半导体器件的器件中。例如，第一负载160或第二负载170可以是被布置在印刷电路板(PCB)上的无源滤波器。
图5图示的实施方式的示例使用了根据上述架构的一个或多个方面或者根据上述一个或多个示例的DAC。图5示意性地图示了包括所提议的DAC 520的无线电基站500的示例(例如，用于毫微微小区、微微小区、微小区或宏小区)。
DAC 520是发射器510(作为数据处理系统的示例)的一部分。发射器510另外包括数字电路550(例如，数字信号处理器，DSP)，该数字电路550被配置为将第一数字数据提供给DAC 520。例如，数字电路550可以被配置为基于将被无线传输的数据来生成第一数字数据。
基站500包括耦合到发射器510的至少一个天线元件570，以用于将基于DAC输出的一个或多个射频(RF)发射信号辐射到环境中。例如，DAC 520可以经由一个或多个中间元件530(例如，滤波器、上变频器(混频器)或PA)耦合到天线元件570。一个或多个中间元件530和/或天线元件570可以被理解为耦合到DAC 520的第一输出节点的示例性负载。进一步示出的是耦合到DAC 520的第二输出节点的第二负载540。
另外，基站500包括接收器560，该接收器560被配置为从基站500的天线元件570或另一个天线元件(未示出)接收RF接收信号。
为简化起见，未在图5中示出DAC 520的电源。
为了这个目的，可以提供如下基站，该基站使用具有增加的线性度的DAC。相应地，与常规方法相比，可以以更高质量生成RF发射信号。
基站500可以包括另外的元件，例如，基带处理器、应用处理器、存储器、网络控制器、用户接口、电源管理电路、卫星导航接收器、网络接口控制器或电源三通电路。
在一些方面，应用处理器可以包括一个或多个中央处理单元(CPU)核心和如下项中的一项或多项：缓存存储器、低压差(LDO)稳压器、中断控制器、串行接口(例如，串行外设接口(SPI)、内部集成电路(I2C)或通用可编程串行接口模块)、实时时钟(RTC)、定时器计数器(包括间隔和看门狗定时器)、通用输入-输出(IO)、存储卡控制器(例如，安全数字(SD)/多媒体卡(MMC)或类似设备)、通用串行总线(USB)接口、移动行业处理器接口联盟(MIPI)接口、以及联合测试访问组(JTAG)测试访问端口。
在一些方面，基带处理器可以被实现为例如：包括一个或多个集成电路的焊接基板、焊接到主电路板的单个封装集成电路、或包含两个或更多个集成电路的多芯片模块。
在一些方面，存储器可以包括如下项中的一项或多项：易失性存储器(包括动态随机存取存储器(DRAM)和/或同步动态随机存取存储器(SDRAM))以及非易失性存储器(NVM)(包括高速电可擦除存储器(通常称为闪存)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)和/或三维交叉点(3D XPoint)存储器)。存储器可以被实现为如下项中的一项或多项：焊接封装集成电路、插座式存储器模块、以及插入式存储器卡。
在一些方面，电源管理集成电路可以包括如下项中的一项或多项：调压器、浪涌保护器、电源警报检测电路、以及一个或多个备用电源(例如，电池或电容器)。电源警报检测电路可以检测掉电(欠压)和浪涌(过压)情况中的一种或多种。
在一些方面，电源三通电路可以允许从网络电缆汲取电力，以使用单根电缆向基站提供电源和数据连接两者。
在一些方面，网络控制器可以使用诸如以太网之类的标准网络接口协议来提供到网络的连接。可以使用物理连接来提供网络连接，该物理连接是电气(通常称为铜互连)、光学或无线中的一种。
在一些方面，卫星导航接收器模块可以包括用于接收和解码由一个或多个导航卫星星座(例如，全球定位系统(GPS)、全球导航卫星系统(GLONASS)、伽利略和/或北斗)发射的信号的电路。接收器可以向应用处理器提供数据，该数据可以包括位置数据或时间数据中的一个或多个。应用处理器可以使用时间数据来与其他无线电基站同步操作。
在一些方面，用户接口可以包括如下项中的一项或多项：物理的或虚拟的按钮(例如，复位按钮)、一个或多个指示器(例如，发光二极管(LED))、以及显示屏。
图6图示的实施方式的示例使用了根据上述架构的一个或多个方面或者根据上述一个或多个示例的DAC。图6示意性地示出了包括所提议的DAC 620的移动设备600(例如，移动电话、智能手机、平板计算机或膝上型计算机)的示例。
DAC 620是发射器610(作为数据处理系统的示例)的一部分。发射器620另外包括数字电路650(例如，DSP)，该数字电路650被配置为将第一数字数据提供给DAC 620。例如，数字电路650可以被配置为基于将被无线传输的数据生成第一数字数据。
移动设备600包括至少一个天线元件670，该天线元件670耦合到发射器610，以用于将基于DAC输出的一个或多个RF发射信号辐射到环境中。例如，DAC 620可以经由一个或多个中间元件630(例如，滤波器、上变频器(混频器)或PA)被耦合到天线元件670。一个或多个中间元件630和/或天线元件670可以被理解为耦合到DAC 620的第一输出节点的示例性负载。进一步示出的是耦合到DAC 620的第二输出节点的第二负载640。
此外，移动设备600包括接收器660，该接收器660被配置为从天线元件670或移动设备600的另一个天线元件(未示出)接收RF接收信号。
为简化起见，未在图6中示出DAC 620的电源。
为了这个目的，可以提供如下基移动设备，该移动设备使用具有增加的线性度的DAC。相应地，与常规方法相比，可以以更高质量生成RF发射信号。
移动设备600可以包括另外的元件，例如，基带处理器、存储器、连接模块、近场通信(NFC)控制器、音频驱动器、相机驱动器、触摸屏、显示驱动器、传感器、可移动存储器、电源管理集成电路或智能电池。
在一些方面，应用处理器例如可以包括一个或多个CPU核心以及如下项中的一项或多项：缓冲存储器、LDO调节器、中断控制器、串行接口(例如，SPI、I2C或通用可编程串行接口模块)、RTC、定时器计数器(包括间隔和看门狗定时器)、通用输入-输出(IO)、存储卡控制器(例如，SD/MMC或类似的设备)、USB接口、MIPI接口、以及JTAG测试访问端口。
在一些方面，基带模块可以被实现为例如：包括一个或多个集成电路的焊接基板、焊接到主电路板的单个封装集成电路、和/或包含两个或更多个集成电路的多芯片模块。
使用根据所提出的架构或根据一个或多个上述示例的数模转换的无线通信电路可以被配置为根据3GPP标准化移动通信网络或系统中的一个进行操作。移动或无线通信系统可以对应于例如第五代新无线电(5GNR)、长期演进(LTE)、高级LTE(LTE-A)、高速分组接入(HSPA)、通用移动电信系统(UMTS)或UMTS陆地无线接入网络(UTRAN)、演进型UTRAN(e-UTRAN)、全球移动通信系统(GSM)、增强型GSM演进数据速率(EDGE)网络、或GSM/EDGE无线电接入网络(GERAN)。可替代地，无线通信电路可以被配置为根据具有不同标准的移动通信网络进行操作，例如，全球互操作性微波接入(WIMAX)网络IEEE 802.16或无线局域网(WLAN)IEEE 802.11，一般的正交频分多址(OFDMA)网络、时分多址(TDMA)网络、码分多址(CDMA)网络、宽带-CDMA(WCDMA)网络、频分多址(FDMA)网络、空分多址(SDMA)网络等。
本文描述的示例可以概述如下：
示例1是一种DAC，包括：一个或多个第一DAC单元，被配置为基于第一数字数据生成第一模拟信号，其中，一个或多个第一DAC单元被耦合到第一输出节点，以用于耦合到第一负载；一个或多个第二DAC单元，被配置为基于第二数字数据生成第二模拟信号，其中，一个或多个第二DAC单元被耦合到第二输出节点，以用于耦合到第二负载，并且，其中，一个或多个第一DAC单元和一个或多个第二DAC单元可以被耦合到电源，以用于汲取供电电流；以及数据生成电路，被配置为基于第一数字数据生成第二数字数据。
示例2是示例1的DAC，其中，一个或多个第一DAC单元和一个或多个第二DAC单元是电容性DAC单元。
示例3是示例1或示例2的DAC，其中，一个或多个第一DAC单元和一个或多个第二DAC单元是电阻式DAC单元。
示例4是示例1至3任一项中的DAC，其中，数据生成电路被配置为生成第二数字数据，使得第二数字数据与第一数字数据相反。
示例5是示例1至3任一项中的DAC，其中，数据生成电路被配置为生成第二数字数据，使得由第二数字数据表示的信号值对应于恒定值减去由第一数字数据表示的绝对信号值。
示例6是示例1至3任一项中的DAC，其中，数据生成电路被配置为生成第二数字数据，使得由第二数字数据表示的绝对信号值与由第一数字数据表示的绝对信号值之和的时间演变是恒定的。
示例7是示例1至6任一项中的DAC，其中，一个或多个第二DAC单元能够驱动与可以由一个或多个第一DAC单元驱动的信号电流相差小于50％的信号电流。
示例8是示例1至7任一项中的DAC，其中，第二负载将第二输出节点耦合到地。
示例9是一种数据处理系统，包括：根据示例1至8的任一项中的DAC；第一负载，耦合到第一输出节点；第二负载，耦合到第二输出节点。
示例10是示例9的数据处理系统，其中，由第一负载和第二负载呈现给DAC的负载阻抗最大相差4倍。
示例11是示例9或示例10的数据处理系统，其中，DAC集成在半导体管芯中，并且，其中，第一负载和第二负载中的至少一个被布置在半导体管芯之外。
示例12是示例9或示例10的数据处理系统，其中，DAC与第一负载和第二负载被集成在相同的半导体管芯中。
示例13是示例9至12任一项中的数据处理系统，其中，还包括耦合到一个或多个第一DAC单元和一个或多个第二DAC单元的电源，以用于提供供电电流。
示例14是示例9至13任一项的中数据处理系统，其中，数据处理系统是发射器。
示例15是示例14的数据处理系统，其中，发射器还包括数字电路，该数字电路被配置为将第一数字数据提供给DAC。
示例16是示例15的数据处理系统，其中，数字电路被配置为基于将被无线传输的数据生成第一数字数据。
示例17是一种基站，包括：根据示例9至16任一项中的数据处理系统；以及至少一个天线元件，耦合到DAC。
示例18是示例17的基站，还包括配置为从天线元件接收射频接收信号的接收器。
示例19是一种移动设备，包括：根据示例9至16任一项中的数据处理系统；以及耦合到DAC的至少一个天线元件。
示例20是示例19的移动设备，还包括接收器，该接收器被配置为从天线元件接收射频接收信号。
与一个或多个先前详细的示例和附图一起提及和描述的方面和特征也可以与一个或多个其他示例组合，以替换该其他示例的类似特征，或附加地将该特征引入到该其他示例。
示例还可以是具有程序代码的计算机程序或涉及具有程序代码的计算机程序，该程序代码用于当计算机程序在计算机或处理器上执行时，实施上述方法中的一个或多个。可以由经编程的计算机或处理器来执行上述各种方法的步骤、操作或过程。示例还可以涵盖程序存储设备(例如，数字数据存储介质)，程序存储设备是机器、处理器或计算机可读的并且对机器可执行、处理器可执行或计算机可执行的指令程序进行编码。该指令执行或引起执行上述方法的一些或所有动作。程序存储设备可以包括或者是例如数字存储器、诸如磁盘和磁带的磁存储介质、硬盘驱动器或光学可读数字数据存储介质。进一步的示例还可以涵盖被编程以执行上述方法的动作的计算机、处理器或控制单元，或被编程以执行上述方法的动作的(现场)可编程逻辑阵列((F)PLA)或(现场)可编程门阵列((F)PGA)。
说明书和附图仅说明本公开的原理。此外，明确地，本文中所列举的所有示例主要旨在仅用于说明性目的，以帮助读者理解本公开的原理和发明人为推动本领域的发展而贡献的概念。本文中引用本公开的原理、方面和示例的所有陈述以及其具体示例旨在涵盖其等同物。
执行特定功能的、表示为“用于……的装置”的功能块可以指被配置为执行特定功能的电路。因此，“用于……的装置”可以被实现为“被配置为或适合于……的装置”，例如，被配置为或适合于相应任务的设备或电路。
图中所示的各种元件的功能，包括被标记为“装置”、“用于提供信号的装置”、“用于产生信号的装置”等的任何功能块，可以以专用硬件的形式实现，例如“信号提供器”、“信号处理单元”、“处理器”、“控制器”等，也可以以能够与适当软件相关联地执行软件的硬件的形式实现。当由处理器提供时，功能可以由单个专用处理器、单个共享处理器或多个单独的处理器(其中的一些或全部可以被共享)提供。然而，术语“处理器”或“控制器”远不限于仅能够执行软件的硬件，还可以包括数字信号处理器(DSP)硬件、网络处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、用于存储软件的只读存储器(ROM)、随机存取存储器(RAM)和非易失性存储器。也可以包括其他传统的和/或定制的硬件。
例如，框图可以说明实现本公开的原理的高级电路图。类似地，流程图表、流程图、状态转换图、伪代码等可以表示各种过程、操作或步骤，这些过程、操作或步骤例如可以实质性地表示在计算机可读介质中，并因此由计算机执行或处理器执行，无论是否明确显示此类计算机或处理器。说明书或权利要求中所公开的方法可以由下述设备来实施：该设备具有用于执行这些方法的相应的动作中的每一个动作的装置。
应当理解，说明书或权利要求书中所公开的多个动作、过程、操作、步骤或功能不应被解释为在特定顺序内，除非另有明确的或暗示的陈述，例如，出于技术原因。因此，多个动作或功能的公开不会将这些限制为特定顺序，除非此类动作或功能由于技术原因不可互换。此外，在一些示例中，单个动作、功能、过程、操作或步骤可以分别包括或可以分成多个子动作、子功能、子过程、子操作或子步骤。除非明确排除，否则此类子动作可以被包括在所披露的该单个动作中并作为其一部分。
此外，所附权利要求在此并入详细描述中，其中，每个权利要求可以作为单独的示例独立存在。虽然每项权利要求都可以作为一个单独的示例独立存在，但是需要注意的是，尽管从属权利要求可能在权利要求中提及与一个或多个其他权利要求的特定组合，其他示例也可以包括该从属权利要求与每个其他从属权利要求或独立权利要求的主题的结合。这些结合在本文中被明确提出，除非声明不打算使用特定组合。此外，还设想了将一项权利要求的特征也包括到任何其他独立权利要求中，即使没有直接使该权利要求从属于该独立权利要求。

Claims (20)

1.一种数模转换器，包括：
一个或多个第一数模转换器单元，被配置为基于第一数字数据生成第一模拟信号，其中，所述一个或多个第一数模转换器单元被耦合到第一输出节点以用于耦合到第一负载；
一个或多个第二数模转换器单元，被配置为基于第二数字数据生成第二模拟信号，其中，所述一个或多个第二数模转换器单元被耦合到第二输出节点以用于耦合到第二负载，并且其中，所述一个或多个第一数模转换器单元和所述一个或多个第二数模转换器单元能耦合到电源以汲取供电电流；以及
数据生成电路，被配置为基于所述第一数字数据生成所述第二数字数据。
2.根据权利要求1所述的数模转换器，其中，所述一个或多个第一数模转换器单元和所述一个或多个第二数模转换器单元是电容性数模转换器单元。
3.根据权利要求1所述的数模转换器，其中，所述一个或多个第一数模转换器单元和所述一个或多个第二数模转换器单元是电阻式数模转换器单元。
4.根据权利要求1所述的数模转换器，其中，所述数据生成电路被配置为生成所述第二数字数据，使得所述第二数字数据与所述第一数字数据相反。
5.根据权利要求1所述的数模转换器，其中，所述数据生成电路被配置为生成所述第二数字数据，使得由所述第二数字数据表示的信号值对应于恒定值减去由所述第一数字数据表示的绝对信号值。
6.根据权利要求1所述的数模转换器，其中，所述数据生成电路被配置为生成所述第二数字数据，使得由所述第二数字数据表示的绝对信号值与由所述第一数字数据表示的绝对信号值之和的时间演变是恒定的。
7.根据权利要求1所述的数模转换器，其中，所述一个或多个第二数模转换器单元能够驱动如下信号电流，该信号电流与能由所述一个或多个第一数模转换器单元驱动的信号电流相差小于50％。
8.根据权利要求1所述的数模转换器，其中，所述第二负载将所述第二输出节点耦合到地。
9.一种数据处理系统，包括：
根据权利要求1所述的数模转换器；
第一负载，所述第一负载被耦合到所述第一输出节点；以及
第二负载，所述第二负载被耦合到所述第二输出节点。
10.根据权利要求9所述的数据处理系统，其中，由所述第一负载和所述第二负载呈现给所述数模转换器的负载阻抗最大相差4倍。
11.根据权利要求9所述的数据处理系统，其中，所述数模转换器集成在半导体管芯中，并且其中，所述第一负载和所述第二负载中的至少一者被布置在所述半导体管芯之外。
12.根据权利要求9所述的数据处理系统，其中，所述数模转换器与所述第一负载和所述第二负载被集成在同一半导体管芯中。
13.根据权利要求9所述的数据处理系统，还包括电源，所述电源被耦合到所述一个或多个第一数模转换器单元和所述一个或多个第二数模转换器单元，以用于提供所述供电电流。
14.根据权利要求9所述的数据处理系统，其中，所述数据处理系统是发射器。
15.根据权利要求14所述的数据处理系统，其中，所述发射器还包括数字电路，所述数字电路被配置为将所述第一数字数据提供给所述数模转换器。
16.根据权利要求15所述的数据处理系统，其中，所述数字电路被配置为基于将被无线传输的数据来生成所述第一数字数据。
17.一种基站，包括：
根据权利要求9所述的数据处理系统；以及
至少一个天线元件，所述至少一个天线元件被耦合到所述数模转换器。
18.根据权利要求17所述的基站，还包括接收器，所述接收器被配置为从所述天线元件接收射频接收信号。
19.一种移动设备，包括：
根据权利要求9所述的数据处理系统；以及
至少一个天线元件，所述至少一个天线元件被耦合到所述数模转换器。
20.根据权利要求19所述的移动设备，还包括接收器，所述接收器被配置为从所述天线元件接收射频接收信号。
CN201980101028.5A 2019-12-23 2019-12-23 数模转换器、数据处理系统、基站和移动设备 Pending CN114503436A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2019/068225 WO2021133371A1 (en) 2019-12-23 2019-12-23 Digital-to-analog converter, data processing system, base station and mobile device

Publications (1)

Publication Number Publication Date
CN114503436A true CN114503436A (zh) 2022-05-13

Family

ID=76574956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980101028.5A Pending CN114503436A (zh) 2019-12-23 2019-12-23 数模转换器、数据处理系统、基站和移动设备

Country Status (4)

Country Link
US (1) US11901908B2 (zh)
EP (1) EP4082117A4 (zh)
CN (1) CN114503436A (zh)
WO (1) WO2021133371A1 (zh)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947169A (en) * 1989-10-24 1990-08-07 Burr-Brown Corporation Dummy/trim DAC for capacitor digital-to-analog converter
JP2004510381A (ja) 2000-09-27 2004-04-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電子回路においてデータ依存性のある電源電流を補償する手段
US6639534B2 (en) * 2002-02-14 2003-10-28 Silicon Laboratories, Inc. Digital-to-analog converter switching circuitry
US7372386B1 (en) * 2006-11-02 2008-05-13 National Semiconductor Corporation Parallel digital-to-analog-converter
US7994957B2 (en) * 2009-06-30 2011-08-09 Mediatek Singapore Pte. Ltd. Current steering digital-to-analog converter
US8494086B2 (en) 2011-01-14 2013-07-23 Broadcom Corporation Distortion and aliasing reduction for digital to analog conversion
US8441381B2 (en) 2011-09-27 2013-05-14 Broadcom Corporation Gate leakage compensation in a current mirror
US8653999B1 (en) * 2012-09-05 2014-02-18 Nxp B.V. Current steering DAC, a video adapter including a current steering DAC, and a video circuit including a current steering DAC
US8717213B1 (en) 2012-11-09 2014-05-06 Semtech Corporation Hybrid resistive digital-to-analog devices
US9124282B1 (en) * 2014-03-10 2015-09-01 Analog Devices Global Digital-to-analog converter with correction for parasitic routing resistance
WO2016028438A1 (en) 2014-08-19 2016-02-25 S9Estre, Llc Methods and devices for an energy efficient digital to analog conversion
US9413381B2 (en) * 2014-12-17 2016-08-09 Broadcom Corporation High-speed, low-power reconfigurable voltage-mode DAC-driver
US9716508B1 (en) 2016-03-28 2017-07-25 Analog Devices Global Dummy signal generation for reducing data dependent noise in digital-to-analog converters
US9900016B1 (en) 2017-05-05 2018-02-20 Intel IP Corporation Compensation of non-linearity at digital to analog converters
JP2019169908A (ja) * 2018-03-26 2019-10-03 三菱電機株式会社 基準電圧発生回路および集積回路
US10516412B1 (en) * 2018-09-21 2019-12-24 Qualcomm Incorporated Image calibration for time-interleaved digital-to-analog converter
US10749543B1 (en) * 2019-05-16 2020-08-18 Morse Micro Pty Ltd Programmable polar and cartesian radio frequency digital to analog converter
US10727853B1 (en) * 2019-06-06 2020-07-28 Analog Devices International Unlimited Company DAC calibration using VCO ADC
US10965302B1 (en) * 2019-10-12 2021-03-30 Analog Devices International Unlimited Company Background static error measurement and timing skew error measurement for RF DAC

Also Published As

Publication number Publication date
EP4082117A4 (en) 2023-09-27
WO2021133371A1 (en) 2021-07-01
US20220294462A1 (en) 2022-09-15
US11901908B2 (en) 2024-02-13
EP4082117A1 (en) 2022-11-02

Similar Documents

Publication Publication Date Title
EP3716299A1 (en) Digital-to-analog converter
US11183993B2 (en) Apparatus for generating a plurality of phase-shifted clock signals, electronic system, base station and mobile device
EP4020800A1 (en) Inverter circuit, digital-to-analog conversion cell, digital-to-analog converter, transmitter, base station and mobile device
US11677592B2 (en) Transmitters and methods for operating the same
US10938404B1 (en) Digital-to-analog converter, transmitter, base station and mobile device
EP3930195A1 (en) Digital-to-analog converter, data processing system, base station, mobile device and method for generating an analog signal
CN114503436A (zh) 数模转换器、数据处理系统、基站和移动设备
US12034450B2 (en) Apparatus for correcting a mismatch, digital-to-analog converter system, transmitter, base station, mobile device and method for correcting a mismatch
WO2021133372A1 (en) Semiconductor chip providing on-chip self-testing of an analog-to-digital converter implemented in the semiconductor chip
US11239866B2 (en) Digital-to-analog conversion system
US10855300B2 (en) Digital-to-analog converter
US11528182B2 (en) Analog-to-digital converter system, transceiver, base station and mobile device
US20220416806A1 (en) Circuitry for digital-to-analog conversion, differential systems and digital-to-analog converter
CN114514702A (zh) 数模转换器、数模转换系统、电子系统、基站和移动设备
CN112313879A (zh) 时间交织模数转换器系统
WO2019190512A1 (en) Concept of capacitor scaling
US20240213993A1 (en) Apparatus for analog-to-digital conversion, receiver, base station, mobile device and method for analog-to-digital conversion
US11378999B2 (en) Apparatus for generating synchronized clock signals, elec-tronic system, base station and mobile device
US20240214248A1 (en) Apparatus for controlling an equalizer, signal processing system, receiver, base station, mobile device, method for controlling an equalizer
CN114665874A (zh) 基准缓冲电路、adc系统、接收器、基站和移动设备
CN114586286A (zh) 模数转换器及校准模数转换器的方法、校准管线式模数转换器的方法、接收器、基站和移动设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination