CN114497313A - 一种倒装Micro-LED芯片及其制造方法 - Google Patents

一种倒装Micro-LED芯片及其制造方法 Download PDF

Info

Publication number
CN114497313A
CN114497313A CN202210015865.XA CN202210015865A CN114497313A CN 114497313 A CN114497313 A CN 114497313A CN 202210015865 A CN202210015865 A CN 202210015865A CN 114497313 A CN114497313 A CN 114497313A
Authority
CN
China
Prior art keywords
layer
chip
angle
dbr
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210015865.XA
Other languages
English (en)
Other versions
CN114497313B (zh
Inventor
周圣军
孙月昌
施浪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan University WHU
Original Assignee
Wuhan University WHU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan University WHU filed Critical Wuhan University WHU
Priority to CN202210015865.XA priority Critical patent/CN114497313B/zh
Publication of CN114497313A publication Critical patent/CN114497313A/zh
Application granted granted Critical
Publication of CN114497313B publication Critical patent/CN114497313B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明属于半导体发光器件技术领域,公开了一种倒装Micro‑LED芯片及其制造方法。芯片中的钝化层采用场效应钝化复合层,场效应钝化复合层包括位于外侧的第一材料层和位于内侧并与芯片侧壁接触的第二材料层,芯片侧壁为斜面。场效应钝化复合层用于在本征点缺陷处形成电荷中心,形成覆盖芯片侧壁的电场,通过形成的电场防止自由载流子在芯片侧壁发生非辐射复合;场效应钝化复合层用于降低芯片侧壁的点缺陷密度,减少芯片侧壁发生非辐射复合的几率。本发明能够降低反向漏电流,提高Micro‑LED的发光效率和稳定性。

Description

一种倒装Micro-LED芯片及其制造方法
技术领域
本发明属于半导体发光器件技术领域,更具体地,涉及一种倒装Micro-LED芯片及其制造方法。
背景技术
基于III族氮化物半导体的微型发光二极管(Micro-LED)因其高亮度、高对比度、高效、低功耗及长寿命等优势而被认为是下一代显示技术。倒装芯片是Micro-LED芯片所常用的一种芯片结构,相比于水平结构的Micro-LED芯片,倒装Micro-LED芯片具有更好的光提取效率、导热性及电流拓展性能。但是,反向漏电流会严重损害Micro-LED芯片的稳定性、降低发光效率,如何减小Micro-LED芯片中的反向漏电流是本领域技术人员需要解决的一个问题。此外,由高低折射率材料堆栈组成的分布式布拉格反射镜(DBR)常用作倒装Micro-LED芯片的底部反射镜,其具有高反射率的特点。但是,传统的DBR结构的角度依赖性强,对大角度入射的光子反射率低,如何克服传统DBR结构的缺点并进一步提高Micro-LED芯片的光提取效率是本领域技术人员需要解决的一个问题。
发明内容
本发明通过提供一种倒装Micro-LED芯片及其制造方法,解决现有技术中倒装Micro-LED芯片的反向漏电流较大,导致Micro-LED芯片的稳定性较差、发光效率较低的问题。
本发明提供一种倒装Micro-LED芯片,芯片中的钝化层采用场效应钝化复合层,所述场效应钝化复合层包括第一材料层和第二材料层,所述第一材料层位于外侧,所述第二材料层位于内侧并与芯片侧壁接触,芯片侧壁为斜面;
所述场效应钝化复合层用于在本征点缺陷处形成电荷中心,形成覆盖芯片侧壁的电场,通过形成的电场防止自由载流子在芯片侧壁发生非辐射复合;所述场效应钝化复合层用于降低芯片侧壁的点缺陷密度,减少芯片侧壁发生非辐射复合的几率。
优选的,所述第一材料层中存在本征点缺陷,所述第一材料层的材料采用Al2O3;所述第二材料层能够诱导额外的电荷中心,进一步减少芯片侧壁的非辐射复合,所述第二材料层的材料选用ZnO、TiO2、HfO2中的一种。
优选的,芯片中的DBR结构采用广角DBR层,所述广角DBR层由多堆栈结构组成,各堆栈均由两种材料组成,各堆栈针对的中心波长不同;其中,第一种材料具有高折射率,第二种材料具有低折射率。
优选的,高折射率材料采用TiO2,低折射率材料采用SiO2;所述广角DBR层的总堆栈数为9~13。
优选的,各堆栈中的两种材料的厚度由以下公式决定:
λ(x)/4=nL·tL(x)=nH·tH(x)
其中,λ(x)是广角DBR层中的第x个堆栈针对的中心波长,nH是高折射率材料的折射率,nL是低折射率材料的折射率,tH(x)是第x个堆栈中高折射率材料的厚度,tL(x)是第x个堆栈中低折射率材料的厚度;
广角DBR层中的第x个堆栈针对的中心波长λ(x)通过以下公式计算:
Figure BDA0003460717220000021
其中,λ0是广角DBR层中的第一个堆栈对应的中心波长,λf是广角DBR层中的最后一个堆栈对应的中心波长,x表示广角DBR层中的第x个堆栈,x0是广角DBR层总堆栈数的一半。
优选的,所述广角DBR层的总堆栈数为9时,各堆栈中的两种材料的厚度如下:SiO2(68.54nm)/TiO2(42.12nm),SiO2(80.53nm)/TiO2(49.49nm),SiO2(87.39nm)/TiO2(53.71nm),SiO2(94.24nm)/TiO2(57.92nm),SiO2(101.10nm)/TiO2(62.13nm),SiO2(107.95nm)/TiO2(66.34nm),SiO2(116.52nm)/TiO2(71.61nm),SiO2(125.09nm)/TiO2(76.87nm),SiO2(133.65nm)/TiO2(82.14nm)。
优选的,所述倒装Micro-LED芯片包括:衬底层,成形在所述衬底层上的外延结构,所述外延结构从下往上依次为n-GaN层、MQWs层、p-GaN层;所述p-GaN层上覆盖有SiO2电流阻挡层,在所述外延结构的上方形成有ITO导电层;上述结构的上方及侧壁覆盖有所述场效应钝化复合层,形成所述场效应钝化复合层后的结构的上方及侧面覆盖有广角DBR层;p电极贯穿所述广角DBR层和所述场效应钝化复合层,p焊盘与所述p电极连接;n电极形成于从所述广角DBR层到所述MQWs层的电极孔中,n焊盘和所述n电极连接,SiO2绝缘层位于所述n电极对应的电极孔的外侧。
优选的,所述场效应钝化复合层中的所述第一材料层的厚度为20~25nm,所述第二材料层的厚度为3~5nm。
优选的,所述倒装Micro-LED芯片的尺寸是:长度为40~60μm,宽度为40~60μm,厚度为6~8μm;
所述广角DBR层的厚度为2~3μm,所述n-GaN层的厚度为1.4~1.5μm,所述MQWs层的厚度为0.5~0.6μm,所述p-GaN层的厚度为0.4~0.5μm,所述ITO导电层的厚度为0.25μm~0.3μm;
所述n-GaN层的侧壁角度为20°~25°,所述n-GaN层之上的各层材料的侧壁角度为45°~50°。
另一方面,本发明提供一种倒装Micro-LED芯片的制造方法,包括如下步骤:
步骤1、在衬底上生长外延结构,所述外延结构从下往上依次为n-GaN层、MQWs层、p-GaN层;
步骤2、对所述n-GaN层的侧壁进行刻蚀形成的第一倾角,对所述n-GaN层之上的各层进行刻蚀,形成第二倾角;
步骤3、在所述p-GaN层上覆盖SiO2电流阻挡层,然后在所述外延结构的上方形成ITO导电层;
步骤4、在步骤3得到的结构的上方和侧壁覆盖场效应钝化复合层;
步骤5、在步骤4得到的结构的上方和侧壁覆盖广角DBR层;
步骤6、通过刻蚀得到p型电极孔和n型电极孔;
步骤7、在所述p型电极孔内沉淀金属形成p电极,在所述n型电极孔的外侧沉淀SiO2形成SiO2绝缘层,在所述n型电极孔的内侧沉淀金属形成n电极;
步骤8、形成p焊盘和n焊盘,使所述p焊盘与所述p电极连接,所述n焊盘与所述n电极连接;
所述倒装Micro-LED芯片的制造方法用于得到上述的倒装Micro-LED芯片。
本发明中提供的一个或多个技术方案,至少具有如下技术效果或优点:
在本发明中,在芯片的侧壁覆盖有场效应钝化复合层,一方面可以减小侧壁中的点缺陷密度,改善了侧壁表面态,从而减小Micro-LED芯片中的漏电流;另一方面场效应钝化复合层会在钝化层与GaN层的接触面上产生电场,电场会将自由电子限制在芯片内部,减少电子在外延层表面发生非辐射复合的机率,降低反向漏电流,从而提高Micro-LED的发光效率和稳定性。
附图说明
图1为本发明实施例1提供的一种倒装Micro-LED芯片的结构示意图;
图2为本发明实施例1提供的一种倒装Micro-LED芯片中场效应钝化复合层的工作原理图;
图3为本发明实施例2提供的一种倒装Micro-LED芯片的制造方法的流程图;
图4为通过TFCalc仿真软件,针对本发明所设计的DBR结构具体为双堆栈DBR、三堆栈DBR以及广角九堆栈DBR的情况下,分别在0°光入射下对于可见光波段的反射率进行仿真的结果图;
图5为通过TFCalc仿真软件,针对本发明所设计的DBR结构具体为双堆栈DBR、三堆栈DBR以及广角九堆栈DBR的情况下,分别在50°光入射下对于可见光波段的反射率进行仿真的结果图;
图6为通过TFCalc仿真软件,针对本发明所设计的DBR结构具体为双堆栈DBR、三堆栈DBR以及广角九堆栈DBR的情况下,分别在70°光入射下对于可见光波段的反射率进行仿真的结果图;
图7为通过simuLED仿真软件,针对不同电极结构对于Micro-LED芯片的电流扩展的影响进行仿真的结果图;其中,图7中的(a)为本发明设计的电极结构,图7中的(b)为传统的电极结构。
其中,1-衬底层、2-n-GaN层、3-MQWs层、4-p-GaN层、5-ITO导电层、6-SiO2电流阻挡层、7-场效应钝化复合层、8-广角DBR层、9-p焊盘、10-p电极、11-n焊盘、12-SiO2绝缘层、13-n电极。
具体实施方式
为了更好的理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
实施例1:
实施例1提供了一种倒装Micro-LED芯片,如图1所示,包括:衬底层1、n-GaN层2、MQWs层3、p-GaN层4、ITO导电层5、SiO2电流阻挡层6、场效应钝化复合层7、广角DBR层8、p焊盘9、p电极10、n焊盘11、SiO2绝缘层12和n电极13。
具体的,所述倒装Micro-LED芯片包括所述衬底层1(例如,蓝宝石衬底层),成形在所述衬底层1上的外延结构,所述外延结构从下往上依次为所述n-GaN层2、所述MQWs层3、所述p-GaN层4;所述p-GaN层4上覆盖有所述SiO2电流阻挡层6,在所述外延结构的上方形成有所述ITO导电层5;上述结构的上方及侧壁覆盖有所述场效应钝化复合层7,形成所述场效应钝化复合层7后的结构的上方及侧面覆盖有所述广角DBR层8;所述p电极10贯穿所述广角DBR层8和所述场效应钝化复合层7,所述p焊盘9与所述p电极10连接;所述n电极13形成于从所述广角DBR层8到所述MQWs层3的电极孔中,所述n焊盘11和所述n电极13连接,所述SiO2绝缘层12位于所述n电极13对应的电极孔的外侧。
其中,所述场效应钝化复合层7是由两层不同的材料所组成,即所述场效应钝化复合层7包括第一材料层和第二材料层。其中一种材料采用Al2O3,另一种材料采用ZnO、TiO2、HfO2等材料中的一种。Al2O3材料在外侧,另一种材料在内侧与GaN接触。即所述场效应钝化复合层7的结构具体是Al2O3/HfO2、Al2O3/TiO2、Al2O3/ZnO等中的一种。
所述场效应钝化复合层7的工作原理参见图2,其中一种材料选用Al2O3是因为其具有优异的绝缘性能、高k介电常数以及能在各种衬底材料上生长高质量薄膜的优点。Al2O3材料层的材料中存在本征点缺陷,如Al空位、Al填隙、O填隙等,可以通过俘获Micro-LED芯片侧壁的电子形成电荷中心,由于钝化层和有源半导体层界面处存在电荷不平衡导致耗尽区和电场的形成。电场的形成使自由负电荷载体远离半导体表面,并防止它们被困在那里,因此可以减少Micro-LED芯片侧壁的非辐射复合。即在所述场效应钝化复合层7的本征点缺陷处形成电荷中心,从而形成覆盖Micro-LED芯片侧壁的电场,电场防止自由载流子在芯片侧壁发生非辐射复合。同时,所述场效应钝化复合层7能够降低芯片侧壁的点缺陷密度,减少芯片侧壁发生非辐射复合的几率。因此可以减少Micro-LED芯片侧壁的反向漏电流,提高Micro-LED芯片器件的性能。另一种材料层(ZnO、TiO2或HfO2)的插入可以通过诱导额外的电荷中心,来进一步减少Micro-LED芯片侧壁的非辐射复合,提高Micro-LED芯片器件的性能。
所述倒装Micro-LED芯片的侧壁是倾斜的,所述广角DBR层8由多堆栈结构组成,组成各堆栈的材料由两种材料组成,一种是具有高折射率的材料,另一种是具有低折射率的材料,两种材料组成一个堆栈,且各堆栈DBR针对的中心波长不一样。所述广角DBR层8覆盖在整个LED芯片的上部以及侧壁。
具体的,所述广角DBR层8的总堆栈数为九至十三个堆栈。所述广角DBR层8中的高折射率材料采用TiO2,低折射率材料采用SiO2
各堆栈中的两种材料的厚度由以下公式决定:
λ(x)/4=nL·tL(x)=nH·tH(x)
其中,λ(x)是广角DBR层中的第x个堆栈针对的中心波长,nH是高折射率材料的折射率,nL是低折射率材料的折射率,tH(x)是第x个堆栈中高折射率材料的厚度,tL(x)是第x个堆栈中低折射率材料的厚度;
广角DBR层中的第x个堆栈针对的中心波长λ(x)通过以下公式计算:
Figure BDA0003460717220000051
其中,λ0是广角DBR层中的第一个堆栈对应的中心波长,λf是广角DBR层中的最后一个堆栈对应的中心波长,x表示广角DBR层中的第x个堆栈,x0是广角DBR层总堆栈数的一半。
由上式计算而来的中心波长在经过优化后就得到所需要的中心波长。
这里以九堆栈DBR为例,所设计的各堆栈DBR材料的厚度如下:SiO2(68.54nm)/TiO2(42.12nm),SiO2(80.53nm)/TiO2(49.49nm),SiO2(87.39nm)/TiO2(53.71nm),SiO2(94.24nm)/TiO2(57.92nm),SiO2(101.10nm)/TiO2(62.13nm),SiO2(107.95nm)/TiO2(66.34nm),SiO2(116.52nm)/TiO2(71.61nm),SiO2(125.09nm)/TiO2(76.87nm),SiO2(133.65nm)/TiO2(82.14nm)。
由于本发明采用的广角DBR层是多堆栈DBR,因此能够改善传统DBR结构在较大角度入射光入射的情况下反射带宽蓝移的问题,能够改善传统DBR结构在较大角度入射光入射的情况下反射率降低的现象。该DBR结构在可见光波段具有高反射率且角度依赖性小的特点。
所述倒装Micro-LED芯片的尺寸是:长度为40~60μm,宽度为40~60μm,厚度为6~8μm。整个所设计的所述广角DBR层8的厚度为2~3μm,所述n-GaN层2的厚度为1.4~1.5μm,所述MQWs层3的厚度为0.5~0.6μm、所述p-GaN层4的厚度为0.4~0.5μm、所述ITO导电层5的厚度为0.25μm~0.3μm。所述场效应钝化复合层7中的Al2O3材料的厚度为20~25nm,另一层材料(ZnO、TiO2或HfO2)的厚度为3~5nm。所述n-GaN层2的侧壁角度为20°~25°。所述n-GaN层2之上的各层材料的侧壁角度为45°~50°。通过采用刻蚀的方法来实现LED侧壁的倾斜。
下面给出具体如何得到如实施例1提供的倒装Micro-LED芯片的制造方法的一个具体实施例。
实施例2:
实施例2提供了一种倒装Micro-LED芯片的制造方法,包括如下步骤:
(1)在蓝宝石衬底上生长外延层蓝光LED芯片,其中该蓝光LED芯片的外延结构从下往上结构依次为n-GaN层、MQWs层、p-GaN层。
(2)清洗外延片,对外延片进行刻蚀。对外延片中的n-GaN层侧壁进行刻蚀形成的角度α约为20°~25°,对n-GaN层上面的各层进行刻蚀,之后形成的角度β约为45°~50°,如图3中的(a)所示。
(3)通过等离子体增强化学气相沉积(PECVD)在p-GaN层上沉积120nm~200nm厚的SiO2,然后通过光学光刻和缓冲氧化物蚀刻(BOE)湿法蚀刻工艺形成SiO2电流阻断层(CBL),如图3中的(b)所示。通过电子束蒸发技术在LED芯片外延层上方进行蒸镀形成一层ITO导电层,如图3中的(c)所示。
(4)在沉积场效应钝化复合层之前,首先在丙酮和甲醇中冲洗样品以去除有机污染物,然后使用清洁干燥空气和高纯度氮气吹干。随后将样品直接转移至ALD室,尽量减少交叉污染的可能性。在衬底温度200~250℃、基压45~50mTorr的条件下,在Micro-LED芯片的上方和侧壁表面沉积了场效应钝化复合层薄膜。采用高纯氮气作为载气,流速为40~50sccm。在ALD生长过程中,使用三甲基铝和二乙基锌作为金属有机物前体,同时使用去离子水作为氧化剂沉积场效应钝化复合层薄膜。
(5)在形成场效应钝化复合层之后将广角多堆栈DBR反射镜沉积在整个LED芯片的上方以及侧面,该DBR反射镜有两种材料,由针对多组中心波长的不同厚度的SiO2/TiO2所组成,如图3中的(d)所示。
(6)采用刻蚀技术对LED芯片进行刻蚀,刻蚀到ITO导电层之后形成Micro-LED芯片的p型电极孔。对LED芯片的另外部分进行刻蚀,刻蚀到n-GaN层之后形成Micro-LED芯片的n型电极孔。
(7)在p型电极孔里面沉淀Cr/Pt/Au以便形成p电极;在n型电极孔外侧沉淀SiO2形成绝缘层,在n型电极孔内侧沉淀Cr/Pt/Au以便形成n电极(即金属Cr、Pt、Au依次沉积起来作为电极),如图3中的(e)所示。
(8)形成p焊盘和n焊盘,使所述p焊盘与所述p电极连接,所述n焊盘与所述n电极连接,如图3中的(f)所示。
本发明的效果评价及性能检测如下:
图4为通过TFCalc仿真软件,针对本发明所设计的DBR结构具体为双堆栈DBR、三堆栈DBR以及广角九堆栈DBR的情况下,分别在入射光的角度是0°的时候在可见光波段对于光的反射率的情况。由图4可知,光在0°入射的情况下广角九堆栈DBR具有较大的反射带宽以及高反射率,其余两种(二堆栈、三堆栈)的都有缺陷。
图5为通过TFCalc仿真软件,针对本发明所设计的DBR结构具体为双堆栈DBR、三堆栈DBR以及广角九堆栈DBR的情况下,分别在入射光的角度是50°的时候在可见光波段对于光的反射率的情况。由图5可知,光在50°入射的情况下两堆栈DBR对于可见光波段的反射率已经急剧下降,而三堆栈也有较小程度的下降,广角九堆栈DBR仍具有较高的反射率。
图6为实通过TFCalc仿真软件,针对本发明所设计的DBR结构具体为双堆栈DBR、三堆栈DBR以及广角九堆栈DBR的情况下,分别在入射光的角度是70°的时候在可见光波段对于光的反射率的情况。由图6可知,光在70°入射的情况下双堆栈DBR对于可见光波段的反射率已经很低了。而此时广角九堆栈DBR反射镜的反射率虽有较小程度地下降,仍具有较高的反射率。
图7为通过SimuLED仿真软件,针对不同电极结构对于Micro-LED芯片的电流扩展的影响进行仿真的结果图。具体为在5mA的注入电流时的情况。图7(a)是本发明设计的电极结构,采用的电极结构是p电极和n电极交叉排列的形式,8个白色的同心圆最内圈的圆是n电极,8个深色点的圆代表的是p电极;图7(b)是传统的结构,采用的是一整块电极结构覆盖在ITO表面的电极结构。对比数据可以发现,图7(a)中的电流均方根值比图7(b)中的电流均方根值下降了约18.1%。这表明本发明所设计的电流结构对于该Micro-LED芯片的电流扩展性能有很大程度的提升。
基于上述性能检测结果可知,本发明所设计的一种具有场效应钝化复合层及广角分布式布拉格反射镜(DBR)的倒装Micro-LED芯片不仅保留了单堆栈和双堆栈DBR在小角度光入射情况下的高反射率优点,还具有在大角度光入射情况下的高反射率;同时也改善了Micro-LED芯片的电流拓展情况。
本发明实施例提供的一种倒装Micro-LED芯片及其制造方法至少包括如下技术效果:
(1)在本发明提供的一种倒装Micro-LED中采用了场效应钝化复合层,在该场效应钝化复合层的本征点缺陷处形成电荷中心,从而形成覆盖Micro-LED芯片侧壁的电场,电场防止自由载流子在芯片侧壁发生非辐射复合;同时场效应钝化复合层降低芯片侧壁的点缺陷密度,减少芯片侧壁发生非辐射复合的几率。通过场效应钝化复合层可以显著减少Micro-LED芯片的反向漏电流,提高其光电性能及稳定性。
(2)在本发明提供的一种倒装Micro-LED中采用了广角DBR层,该广角DBR层由不同厚度高折射率材料及低折射率材料堆栈组成,在可见光波段具有高反射率且角度依赖性小的特点,提高了Micro-LED芯片的光提取效率。具体为广角多堆栈DBR结构,采用了多对不同厚度的SiO2/TiO2堆栈,针对不同的中心波长。广角多堆栈DBR结构改善了传统单堆栈DBR和双堆栈DBR在大角度下的低反射率缺点,使得该反射镜对于光在大角度入射的情况下依然具有较高的反射率;此外,通过采用该广角多堆栈DBR结构,能够优化传统单堆栈DBR和双堆栈DBR的反射带宽问题,能够具备可见光波长范围内拥有高反射率以及角度依赖性小的优点。
最后所应说明的是,以上具体实施方式仅用以说明本发明的技术方案而非限制,尽管参照实例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围,其均应涵盖在本发明的权利要求范围当中。

Claims (10)

1.一种倒装Micro-LED芯片,其特征在于,芯片中的钝化层采用场效应钝化复合层,所述场效应钝化复合层包括第一材料层和第二材料层,所述第一材料层位于外侧,所述第二材料层位于内侧并与芯片侧壁接触,芯片侧壁为斜面;
所述场效应钝化复合层用于在本征点缺陷处形成电荷中心,形成覆盖芯片侧壁的电场,通过形成的电场防止自由载流子在芯片侧壁发生非辐射复合;所述场效应钝化复合层用于降低芯片侧壁的点缺陷密度,减少芯片侧壁发生非辐射复合的几率。
2.根据权利要求1所述的倒装Micro-LED芯片,其特征在于,所述第一材料层中存在本征点缺陷,所述第一材料层的材料采用Al2O3;所述第二材料层能够诱导额外的电荷中心,进一步减少芯片侧壁的非辐射复合,所述第二材料层的材料选用ZnO、TiO2、HfO2中的一种。
3.根据权利要求1所述的倒装Micro-LED芯片,其特征在于,芯片中的DBR结构采用广角DBR层,所述广角DBR层由多堆栈结构组成,各堆栈均由两种材料组成,各堆栈针对的中心波长不同;其中,第一种材料具有高折射率,第二种材料具有低折射率。
4.根据权利要求3所述的倒装Micro-LED芯片,其特征在于,高折射率材料采用TiO2,低折射率材料采用SiO2;所述广角DBR层的总堆栈数为9~13。
5.根据权利要求3所述的倒装Micro-LED芯片,其特征在于,各堆栈中的两种材料的厚度由以下公式决定:
λ(x)/4=nL·tL(x)=nH·tH(x)
其中,λ(x)是广角DBR层中的第x个堆栈针对的中心波长,nH是高折射率材料的折射率,nL是低折射率材料的折射率,tH(x)是第x个堆栈中高折射率材料的厚度,tL(x)是第x个堆栈中低折射率材料的厚度;
广角DBR层中的第x个堆栈针对的中心波长λ(x)通过以下公式计算:
Figure FDA0003460717210000011
其中,λ0是广角DBR层中的第一个堆栈对应的中心波长,λf是广角DBR层中的最后一个堆栈对应的中心波长,x表示广角DBR层中的第x个堆栈,x0是广角DBR层总堆栈数的一半。
6.根据权利要求3所述的倒装Micro-LED芯片,其特征在于,所述广角DBR层的总堆栈数为9时,各堆栈中的两种材料的厚度如下:SiO2(68.54nm)/TiO2(42.12nm),SiO2(80.53nm)/TiO2(49.49nm),SiO2(87.39nm)/TiO2(53.71nm),SiO2(94.24nm)/TiO2(57.92nm),SiO2(101.10nm)/TiO2(62.13nm),SiO2(107.95nm)/TiO2(66.34nm),SiO2(116.52nm)/TiO2(71.61nm),SiO2(125.09nm)/TiO2(76.87nm),SiO2(133.65nm)/TiO2(82.14nm)。
7.根据权利要求1所述的倒装Micro-LED芯片,其特征在于,包括:衬底层,成形在所述衬底层上的外延结构,所述外延结构从下往上依次为n-GaN层、MQWs层、p-GaN层;所述p-GaN层上覆盖有SiO2电流阻挡层,在所述外延结构的上方形成有ITO导电层;上述结构的上方及侧壁覆盖有所述场效应钝化复合层,形成所述场效应钝化复合层后的结构的上方及侧面覆盖有广角DBR层;p电极贯穿所述广角DBR层和所述场效应钝化复合层,p焊盘与所述p电极连接;n电极形成于从所述广角DBR层到所述MQWs层的电极孔中,n焊盘和所述n电极连接,SiO2绝缘层位于所述n电极对应的电极孔的外侧。
8.根据权利要求1所述的倒装Micro-LED芯片,其特征在于,所述场效应钝化复合层中的所述第一材料层的厚度为20~25nm,所述第二材料层的厚度为3~5nm。
9.根据权利要求7所述的倒装Micro-LED芯片,其特征在于,所述倒装Micro-LED芯片的尺寸是:长度为40~60μm,宽度为40~60μm,厚度为6~8μm;
所述广角DBR层的厚度为2~3μm,所述n-GaN层的厚度为1.4~1.5μm,所述MQWs层的厚度为0.5~0.6μm,所述p-GaN层的厚度为0.4~0.5μm,所述ITO导电层的厚度为0.25μm~0.3μm;
所述n-GaN层的侧壁角度为20°~25°,所述n-GaN层之上的各层材料的侧壁角度为45°~50°。
10.一种倒装Micro-LED芯片的制造方法,包括如下步骤:
步骤1、在衬底上生长外延结构,所述外延结构从下往上依次为n-GaN层、MQWs层、p-GaN层;
步骤2、对所述n-GaN层的侧壁进行刻蚀形成的第一倾角,对所述n-GaN层之上的各层进行刻蚀,形成第二倾角;
步骤3、在所述p-GaN层上覆盖SiO2电流阻挡层,然后在所述外延结构的上方形成ITO导电层;
步骤4、在步骤3得到的结构的上方和侧壁覆盖场效应钝化复合层;
步骤5、在步骤4得到的结构的上方和侧壁覆盖广角DBR层;
步骤6、通过刻蚀得到p型电极孔和n型电极孔;
步骤7、在所述p型电极孔内沉淀金属形成p电极,在所述n型电极孔的外侧沉淀SiO2形成SiO2绝缘层,在所述n型电极孔的内侧沉淀金属形成n电极;
步骤8、形成p焊盘和n焊盘,使所述p焊盘与所述p电极连接,所述n焊盘与所述n电极连接;
所述倒装Micro-LED芯片的制造方法用于得到如权利要求1-9中任一项所述的倒装Micro-LED芯片。
CN202210015865.XA 2022-01-07 2022-01-07 一种倒装Micro-LED芯片及其制造方法 Active CN114497313B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210015865.XA CN114497313B (zh) 2022-01-07 2022-01-07 一种倒装Micro-LED芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210015865.XA CN114497313B (zh) 2022-01-07 2022-01-07 一种倒装Micro-LED芯片及其制造方法

Publications (2)

Publication Number Publication Date
CN114497313A true CN114497313A (zh) 2022-05-13
CN114497313B CN114497313B (zh) 2023-08-18

Family

ID=81510076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210015865.XA Active CN114497313B (zh) 2022-01-07 2022-01-07 一种倒装Micro-LED芯片及其制造方法

Country Status (1)

Country Link
CN (1) CN114497313B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115832142A (zh) * 2022-11-25 2023-03-21 北京量子显示科技有限公司 Micro-LED芯片结构及Micro-LED芯片结构的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729282A (zh) * 2019-10-08 2020-01-24 武汉大学 一种Micro-LED显示芯片及其制备方法
CN110911536A (zh) * 2019-12-13 2020-03-24 深圳第三代半导体研究院 一种Micro-LED芯片及其制造方法
CN113285001A (zh) * 2021-06-23 2021-08-20 南方科技大学 一种Micro-LED显示器件及其制备方法
CN113555484A (zh) * 2021-07-06 2021-10-26 华南师范大学 高光萃取率的高光效倒装led芯片及其制备方法
CN214898481U (zh) * 2021-06-23 2021-11-26 南方科技大学 一种降低像素光学串扰的Micro-LED显示器件
US20210376195A1 (en) * 2020-05-22 2021-12-02 Chongqing Konka Photoelectric Technology Research Institute Co., Ltd. Spherical flip-chip micro-led, method for manufacturing the same, and display panel

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729282A (zh) * 2019-10-08 2020-01-24 武汉大学 一种Micro-LED显示芯片及其制备方法
CN110911536A (zh) * 2019-12-13 2020-03-24 深圳第三代半导体研究院 一种Micro-LED芯片及其制造方法
US20210376195A1 (en) * 2020-05-22 2021-12-02 Chongqing Konka Photoelectric Technology Research Institute Co., Ltd. Spherical flip-chip micro-led, method for manufacturing the same, and display panel
CN113285001A (zh) * 2021-06-23 2021-08-20 南方科技大学 一种Micro-LED显示器件及其制备方法
CN214898481U (zh) * 2021-06-23 2021-11-26 南方科技大学 一种降低像素光学串扰的Micro-LED显示器件
CN113555484A (zh) * 2021-07-06 2021-10-26 华南师范大学 高光萃取率的高光效倒装led芯片及其制备方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
SHUYU LAN 等: "Light Extraction Analysis of AlGaInP Based Red and GaN Based Blue/Green Flip-Chip Micro-LEDs Using the Monte Carlo Ray Tracing Method", 《MICROMACHINES 2019》 *
XIAOYU XIAO 等: "Thermodynamic simulation and analysis of metal bumps in flip-chip micro-LED packaging", 《2021 22ND INTERNATIONAL CONFERENCE ON ELECTRONIC PACKAGING TECHNOLOGY》 *
YU-MING HUANG 等: "High-Uniform and High-Efficient Color Conversion Nanoporous GaN-Based Micro-LED Display with Embedded Quantum Dots", 《NANOMATERIALS 2021》 *
李阳: "Micro-LED 阵列理论及显示技术研究", 《信息科技优秀博士毕业生论文集》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115832142A (zh) * 2022-11-25 2023-03-21 北京量子显示科技有限公司 Micro-LED芯片结构及Micro-LED芯片结构的制备方法

Also Published As

Publication number Publication date
CN114497313B (zh) 2023-08-18

Similar Documents

Publication Publication Date Title
US8362510B2 (en) Light emitting device and method of manufacturing the same
KR101041843B1 (ko) 질화물계 화합물 반도체 발광소자 및 그 제조방법
US8698181B2 (en) Light emitting device
US7973325B2 (en) Reflective electrode and compound semiconductor light emitting device including the same
US8664682B2 (en) Semiconductor light emitting device and method of fabricating the same
KR102519668B1 (ko) 반도체 발광 소자 및 그 제조 방법
CN100364119C (zh) 氮化物基化合物半导体发光器件及其制造方法
CN101084583A (zh) 氮化镓化合物半导体发光元件及其制造方法
JP2009505415A (ja) 伝導性ナノロッドを透明電極として含む発光素子
KR20140000818A (ko) 유전체 리플렉터를 구비한 발광소자 및 그 제조방법
US20230024651A1 (en) Light-emitting diode
TW202015254A (zh) 具有光提取強化之利用內部色彩轉換之發光二極體
KR100571816B1 (ko) 질화물계 발광소자 및 그 제조방법
TWI399871B (zh) 光電元件及其形成方法
CN114497313B (zh) 一种倒装Micro-LED芯片及其制造方法
CN114141925B (zh) 发光二极管
KR102634330B1 (ko) 발광 다이오드 디바이스
US8945958B2 (en) Methods for manufacturing light emitting diode and light emitting device
CN110246934B (zh) 发光二极管芯片的制作方法及发光二极管芯片
KR101039948B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
CN111463329A (zh) 一种led芯片及其制作方法
CN101840975A (zh) 光电元件及其形成方法
Wang et al. Improving AlGaInP Micro-LEDs Characteristics via Varied Dielectric Passivation Layers
US20120181570A1 (en) Semiconductor light emitting device and fabrication method thereof
TWI773419B (zh) 背發光垂直共振腔面射雷射陣列及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant