CN114497080A - 阵列基板及其制造方法、电子纸显示装置 - Google Patents

阵列基板及其制造方法、电子纸显示装置 Download PDF

Info

Publication number
CN114497080A
CN114497080A CN202111630858.2A CN202111630858A CN114497080A CN 114497080 A CN114497080 A CN 114497080A CN 202111630858 A CN202111630858 A CN 202111630858A CN 114497080 A CN114497080 A CN 114497080A
Authority
CN
China
Prior art keywords
layer
pixel electrode
array substrate
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111630858.2A
Other languages
English (en)
Inventor
颜金成
王凯
赵约瑟
乔传兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Laibao Hi Tech Co Ltd
Original Assignee
Shenzhen Laibao Hi Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Laibao Hi Tech Co Ltd filed Critical Shenzhen Laibao Hi Tech Co Ltd
Priority to CN202111630858.2A priority Critical patent/CN114497080A/zh
Publication of CN114497080A publication Critical patent/CN114497080A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请适用于显示装置领域，提出一种阵列基板，包括：衬底基板；第一遮光层，设于所述衬底基板上；薄膜晶体管，设于所述第一遮光层上，所述薄膜晶体管包括栅极、半导体层、以及设于所述半导体层两侧的源极和漏极；像素电极，与相应的所述薄膜晶体管的漏极电连接。上述阵列基板的第一遮光层能够遮挡照射至薄膜晶体管的外界光线，提升了显示效果。本申请还提出一种阵列基板的制造方法及一种电子纸显示装置。

Description

阵列基板及其制造方法、电子纸显示装置
技术领域
本申请涉及显示装置领域，尤其涉及一种阵列基板及其制造方法、电子纸显示装置。
背景技术
点阵式电子纸产品能够依靠外界光反射来实现显示，不需要背光源，人眼看上去比较舒服，已成为新一代显示器。然而，在外界自然强光环境下使用时，部分外界光会从侧边经过透明的玻璃进入电子纸产品中，照射到晶体管上，造成晶体管漏电流变大，像素电容漏电，电压变低，致使电子墨水出现串扰、对比度降低、显示效果变差，甚至显示错乱的问题。
发明内容
有鉴于此，本申请提供了一种阵列基板及其制造方法、电子纸显示装置，以解决外界光从阵列基板的侧边照射到晶体管上造成的电子墨水串扰和显示异常的问题。
本申请第一方面的实施例提出一种阵列基板，包括：
衬底基板；
第一遮光层，设于所述衬底基板上；
薄膜晶体管，设于所述第一遮光层上，所述薄膜晶体管包括栅极、半导体层、以及设于所述半导体层两侧的源极和漏极；
像素电极，与相应的所述薄膜晶体管的漏极电连接。
在一些实施例中，所述像素电极与所述漏极同层设置；所述阵列基板还包括第二遮光层，所述第二遮光层设于所述半导体层背离所述衬底基板的一侧，所述第二遮光层为绝缘遮光材料且覆盖所述半导体层。
在一些实施例中，所述阵列基板还包括设于所述像素电极和所述薄膜晶体管之间的第一绝缘层，所述像素电极覆盖所述薄膜晶体管且所述像素电极为导电遮光材料；
所述阵列基板还包括加厚绝缘层，所述加厚绝缘层设于所述半导体层的上方且位于所述像素电极朝向所述薄膜晶体管的一侧。
在一些实施例中，所述阵列基板还包括设于所述像素电极和所述薄膜晶体管之间的第一绝缘层，所述像素电极为导电遮光材料；
所述阵列基板还包括第二遮光层，所述第二遮光层设于所述半导体层上，所述第二遮光层与所述像素电极同层且间隔设置。
本申请第二方面的实施例提出一种阵列基板的制作方法，包括：
在衬底基板上制作第一遮光层；
在所述第一遮光层上制作薄膜晶体管和像素电极，所述薄膜晶体管包括栅极、半导体层、以及设于所述半导体层两侧的源极和漏极；所述像素电极与所述漏极电连接。
在一些实施例中，所述像素电极与所述漏极同层设置，在制作像素电极之后，所述制作方法还包括：
在所述薄膜晶体管的上方制作第二遮光层，所述第二遮光层为绝缘遮光材料且覆盖所述半导体层。
在一些实施例中，在所述第一遮光层制作薄膜晶体管后，所述制作方法还包括：
在所述薄膜晶体管的上方制作第一绝缘层，并在所述第一绝缘层中制作开孔；
在制作像素电极的步骤中，所述像素电极为导电遮光材料，所述像素电极设于所述第一绝缘层上且通过所述开孔与所述漏极电连接。
在一些实施例中，在制作像素电极之前，所述制作方法还包括：
在所述第一绝缘层的上方制作加厚绝缘层，所述加厚绝缘层与所述半导体层重叠设置。
在一些实施例中，制作像素电极，包括以下子步骤：
在所述第一绝缘层上制作导电遮光材料层；
通过蚀刻的方式将所述导电遮光材料层图案化，以形成像素电极和第二遮光层，所述第二遮光层与所述半导体层相对应，且所述第二遮光层与所述像素电极间隔设置。
本申请的第三方面提出一种电子纸显示装置，包括：
如第一方面任一项所述的阵列基板；以及
与所述阵列基板相对设置的对向基板。
本申请提供的阵列基板包括衬底基板、设于衬底基板上第一遮光层、设于第一遮光层上的薄膜晶体管和像素电极，第一遮光层为不透光的膜层，能够遮挡经由衬底基板或阵列基板的侧边照射至薄膜晶体管的外界光线，避免外界光线因照射沟道区而引起薄膜晶体管的漏电流变大，进而避免电子墨水显示出现串扰、对比度降低、显示效果变差、甚至显示错乱等显示不良的问题。上述阵列基板结构简单，实现了抗光干扰的效果，即使在强光下也能获得较好的显示效果，稳定性较好。本申请提供的电子纸显示装置同样具有上述优点，显示效果较好。
本申请提供的阵列基板的制作方法，先在衬底基板上制作第一遮光层，然后制作薄膜晶体管和像素电极，第一遮光层能够防止外界光线照射至薄膜晶体管，因此，上述制作方法能够制作出抗光干扰的阵列基板，制作流程简单，无需增加光罩步骤，成本较低。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例一提供的阵列基板的结构示意图；
图2是本申请实施例一提供的阵列基板的平面示意图；
图3是本申请实施例二提供的阵列基板的结构示意图；
图4是本申请实施例二提供的阵列基板的平面示意图；
图5是本申请实施例三提供的阵列基板的结构示意图；
图6是本申请实施例三提供的阵列基板的平面示意图；
图7是本申请实施例四提供的阵列基板的制造方法的流程图；
图8是本申请实施例四提供的阵列基板的制作方法的示意图；
图9是本申请实施例五提供的阵列基板的制作方法的示意图；
图10是本申请实施例六提供的阵列基板的制作方法的示意图；
图11本申请一实施例提供的电子纸显示装置的结构示意图。
图中标记的含义为：
100、阵列基板；200、对向基板；500、电子纸显示装置；GL：扫描线；DL：数据线；10、衬底基板；20、第一遮光层；30、薄膜晶体管；31、栅极；32、半导体层；33、源极；34、漏极；35、第二绝缘层；351、引线电极过孔；40、像素电极；50、第二遮光层；60、公共电极；90、引线电极；70、第一绝缘层；71、开孔；80、加厚绝缘层。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图即实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
需说明的是，当部件被称为“固定于”或“设置于”另一个部件，它可以是直接或者间接在该另一个部件上。当一个部件被称为是“连接于”另一个部件，它可以是直接或者间接连接至该另一个部件上。术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对专利的限制。术语“第一”、“第二”仅用于便于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。“多个”的含义是两个或两个以上，除非另有明确具体的限定。
为了说明本申请所述的技术方案，下面结合具体附图及实施例来进行说明。
实施例一
请参照图1和图2，本申请第一方面的实施例一提出一种阵列基板100，适用于点阵式电子纸显示装置(Electronic Paper Display，EPD)中。阵列基板100包括衬底基板10、第一遮光层20、薄膜晶体管30及像素电极40。
衬底基板10可为透明基板，例如透明的玻璃基板；在其它实施例中，衬底基板10也可为柔性类基板。
第一遮光层20设于衬底基板10上，第一遮光层20不透光，能够防止外界光线从衬底基板10的侧面射入并照射到薄膜晶体管30上。
薄膜晶体管30设于第一遮光层20上，即薄膜晶体管30设于第一遮光层20背离衬底基板10的一侧。薄膜晶体管30包括栅极31、半导体层32、以及设于半导体层32两侧的源极33和漏极34，其中，半导体层32的中部区域为沟道区。可选的，半导体层32为非晶硅(a-si)层，也可为IGZO或LTPS层。栅极31、源极33和漏极34为导电金属层，可包括MO，ITO，AL，Au，TI，Nb中的至少一者，但不限于此，也可为其他能导电的金属或合金材质。栅极31与半导体层32之间设有第二绝缘层35，作为栅极绝缘层，可以为有机绝缘层或无机绝缘层。
如图1所示，在实施例一中，薄膜晶体管30可为底栅型，即栅极31位于底部，源极33和漏极34位于栅极31背离衬底基板10的一侧。可以理解，薄膜晶体管30也可为顶栅型，此时源极33和漏极34位于栅极31朝向衬底基板10的一侧。
可选的，薄膜晶体管30还可为工字形或马蹄形，本申请对薄膜晶体管30的类型不作限制；可以理解，衬底基板10上还设有多条扫描线GL和多条数据线DL，扫描线GL与数据线DL相互交叉，以形成多个像素区域，每个像素区域中设有至少一个薄膜晶体管30，栅极31连接于相应的扫描线GL，源极33连接于相应的数据线DL。
像素电极40分别与相应的薄膜晶体管30的漏极34电连接，用于驱动电子墨水。
上述阵列基板100包括衬底基板10、设于衬底基板10上第一遮光层20、设于第一遮光层20上的薄膜晶体管30和像素电极40，第一遮光层20为不透光的膜层，能够遮挡经由衬底基板10或阵列基板100的侧边照射至薄膜晶体管30的外界光线，避免外界光线因照射沟道区而引起薄膜晶体管30的漏电流变大，进而避免电子墨水显示出现串扰、对比度降低、显示效果变差、甚至显示错乱等显示不良的问题。上述阵列基板结构简单，实现了抗光干扰的效果，即使在强光下也能获得较好的显示效果，稳定性较好。
在一些实施例中，第一遮光层20完全覆盖衬底基板10朝向薄膜晶体管30的表面，因此第一遮光层20无需蚀刻，成本较低；由于电子纸显示装置为反射式的显示器，无需设备背光，第一遮光层20完全覆盖衬底基板10的表面，不会影响电子纸显示装置的使用。
在一些实施例中，第一遮光层20为不透光的绝缘层，例如，第一遮光层20为黑胶或不透明的无机材料；在其他实施例中，第一遮光层20可包括导电遮光层和设于导电遮光层背离衬底基板10一侧的绝缘层，此时绝缘层可为透光材料或不透光材料，例如，第一遮光层20包括不透明的金属层和透明光刻胶层。
通过采用上述技术方案，第一遮光层20能够遮挡从衬底基板10侧自下方射入薄膜晶体管30的光线，且第一遮光层20的设置较为灵活。
在实施例一中，像素电极40与漏极34同层设置、材质相同，像素电极40与漏极34直接接触并电连接；阵列基板100还包括第二遮光层50，第二遮光层50设于半导体层32背离衬底基板10的一侧，第二遮光层50为绝缘遮光材料且覆盖半导体层32，可选的，第二遮光层50还同时覆盖源极33和漏极34，以提升遮光效果。
第二遮光层50为不透光绝缘材料，比如黑胶或不透明的无机材料。第一遮光层20和第二遮光层50分别设于薄膜晶体管30的上下两侧，能够同时防止从上方和下方进入电子纸显示装置中的光线照射至薄膜晶体管30，遮光效果更好，进一步解决了光干扰的问题。
可选的，第二遮光层50与源极33、漏极34之间设有第一绝缘层70，防止源极33和漏极34发生电连接。
在实施例一中，阵列基板100还包括公共电极60，公共电极60与栅极31位于同一层，可通过同一道光刻工艺形成，能够节省一道光罩，成本较低。可选的，公共电极60也可与源极33、漏极34位于同一层。图1还示意出了引线电极90，引线电极90位于显示区域之外。
实施例二
请参照图3和图4，本申请第一方面的实施例二提出一种阵列基板100，包括衬底基板10、设于衬底基板10上的第一遮光层20、设于第一遮光层20上的薄膜晶体管30及像素电极40。
实施例二所提供的阵列基板100还包括第一绝缘层70，与实施例一不同的是：第一绝缘层70和像素电极40依次叠设于薄膜晶体管30上，第一绝缘层70上设有开孔71；像素电极40为导电遮光材料，且通过开孔71电连接于漏极34。第一绝缘层70起到绝缘和平坦化的作用。
可选的，像素电极40为金属或合金材质，例如：AL(铝)、ALCu(铜铝合金)、ALNd(铝钕合金)、Ag(银)、Mo(钼)等。像素电极40采用不透光的导电金属材质，具有反光能力，能够反射光线。像素电极40覆盖薄膜晶体管30的半导体层32，即半导体层32在衬底基板10上的投影与像素电极40在衬底基板10的投影重叠，如此，像素电极40对薄膜晶体管30起到了遮光的效果。
为了保证像素电极40的反光能力，可选的，像素电极40所采用的材质的反射率可大于85％。
在实施例二中，像素电极40本身为导电遮光材料，既能够驱动电子墨水，还能够遮蔽薄膜晶体管30上方的光线，从而像素电极40和第一遮光层20配合，可阻挡薄膜晶体管30上方和下方的光线照射至沟道区，抗光干扰的效果更好。同时，像素电极40能够覆盖较多的像素区域，例如覆盖整个像素区域，像素电极40的面积较大，极大的增大了开口率，即增大了有效的显示区百分比。
如图3所示，在一些实施例中，阵列基板100还包括加厚绝缘层80，加厚绝缘层80设于半导体层32的上方且位于像素电极40朝向薄膜晶体管30的一侧。加厚绝缘层80的厚度范围可为1-3um。
可选的，加厚绝缘层80为不导电的光刻胶，加厚绝缘层80可为透明的光刻胶或者为黑胶。由于像素电极40不透光，加厚绝缘层80既可为透光材质，也可为遮光材质。
可选的，加厚绝缘层80设于像素电极40和第一绝缘层70之间，可以理解，加厚绝缘层80还可设于第一绝缘层70朝向衬底基板10的一侧。
本实施例通过在半导体层32上方设置加厚绝缘层80，能够降低电荷对薄膜晶体管30的影响，增强薄膜晶体管30工作的可靠性。
在其他实施例中，若第一绝缘层70的厚度足够厚，则可以省略加厚绝缘层80。
实施例三
请参照图5和图6，实施例三与实施例二相似，阵列基板100包括衬底基板10、设于衬底基板10上的第一遮光层20、设于第一遮光层20上的薄膜晶体管30、设于薄膜晶体管30上的第一绝缘层70、及设于第一绝缘层70上的像素电极40，像素电极40为导电遮光材料，且通过第一绝缘层70中的开孔71电连接于漏极34，阵列基板100具有较大的开口率。
与实施例二不同的是，阵列基板100还包括第二遮光层50，第二遮光层50设于半导体层32上，第二遮光层50与像素电极40同层且间隔设置。
第二遮光层50与像素电极40通过同一道光罩工艺制作而成，因此，第二遮光层50与像素电极40的材料相同，也为导电遮光材料。例如，第二遮光层50的材料为Mo、AL、Cu等。
第二遮光层50与像素电极40之间设有缝隙101，该缝隙101可位于第二遮光层50的一侧或多侧，只要能避免第二遮光层50与像素电极40电连接即可。
通过采用上述技术方案，第二遮光层50不具有电性，仅起到遮光作用，从而第二遮光层50不会产生电容，避免增加像素区域的电容而影响驱动和显示效果。
在一些实施例中，阵列基板100的边缘设有框胶(图未示)，框胶为不透明的胶层，也能起到遮光效果，结合上述任一实施例提供的阵列基板100，进一步提升了阵列基板100的抗光干扰的效果。
实施例四
本申请第二方面的实施例四提出一种阵列基板的制作方法。
请参照图1、图2和7，实施例四中提供的阵列基板的制作方法，包括以下步骤。
步骤S10：在衬底基板10上制作第一遮光层20。
可选的，第一遮光层20为不透光的绝缘层，例如，第一遮光层20为黑胶，或不透明的无机材料；在其他实施例中，第一遮光层20可包括导电遮光层和设于导电遮光层背离衬底基板10一侧的绝缘层，此时绝缘层可为透光材料或不透光材料。例如，第一遮光层20包括不透明的金属层和透明光刻胶层。
第一遮光层20可直接形成于衬底基板10上，覆盖衬底基板10的整个表面。
步骤S20：在第一遮光层20上制作薄膜晶体管30和像素电极30。
薄膜晶体管30包括栅极31、半导体层32、以及设于半导体层32两侧的源极33和漏极34。
像素电极40分别与相应的薄膜晶体管30的漏极34电连接，用于驱动电子墨水。像素电极40可与漏极34同时制作，也可先制作漏极34后，再制作像素电极40。
上述阵列基板100的制作方法，先在衬底基板10上制作第一遮光层20，然后制作薄膜晶体管30和像素电极40，第一遮光层20为不透光的膜层，能够防止外界光线经由衬底基板10或阵列基板100的侧边照射至薄膜晶体管30，避免外界光线因照射沟道区而引起薄膜晶体管30的漏电流变大，进而避免电子墨水显示出现串扰、对比度降低、显示效果变差、甚至显示错乱等显示不良的问题。上述阵列基板100的制造方法简单，成本较低，实现了抗光干扰的效果，即使在强光下也能获得较好的显示效果，稳定性较好。
在本实施例中，像素电极40与漏极34同层设置，像素电极40与漏极34通过同一道光罩制程进行制作。在制作像素电极40之后，制作方法还包括：在薄膜晶体管30的上方制作第二遮光层50，第二遮光层50为绝缘遮光材料且覆盖半导体层32，为了增强遮光效果，第二遮光层50还可同时覆盖源极33和漏极34。
第二遮光层50为不透光绝缘材料，比如黑胶，或不透明的无机材料。第一遮光层20和第二遮光层50分别设于薄膜晶体管30的上下两侧，能够同时防止从上方和下方进入电子纸显示装置中的光线照射至薄膜晶体管30，遮光效果更好，进一步解决了光干扰的问题。
具体的，请参照图1、图2和图8，采用5mask法来制作实施例一中的阵列基板100，具体包括以下步骤。
如图8中的(a)所示，先在衬底基板10的上表面制作第一遮光层20。
请继续参照图8中的(a)，通过溅射方式在第一遮光层20上做出电极层，然后通过光刻、蚀刻制作出栅极31、公共电极60、引线电极90。
请参照图8中的(b)，通过溅射或化学沉积方式制作第二绝缘层35和半导体层32，然后通过光刻、干刻作出半导体层32的图形。在本实施例中，第二绝缘层35为栅极绝缘层。
请参照图8中的(c)，通过光刻、蚀刻作出第二绝缘层35的引线电极过孔351，暴露出引线电极90，此处的引线电极过孔351为引线和绑定区的开孔，非像素内的开孔。
请参照图8中的(d)，通过溅射方式做出电极层，然后通过光刻、蚀刻作出源极33、漏极34、像素电极40、引线电极图形。
请参照图2，通过溅射或化学沉积方式做出第一绝缘层70，比如SIO2、SINx、SINxO等绝缘膜层，再用涂布等方式做出不导电不透光的第二遮光层50，比如黑胶等绝缘膜层，用干刻的方式，将第二遮光层50未覆盖的第一绝缘层70去掉。
实施例五
请参照图3、图4、图7和图9，实施例五的制造方法也包括上述步骤S10～S20，其中，在第一遮光层20上制作薄膜晶体管30后，制作方法还包括在薄膜晶体管30的上方制作第一绝缘层70，并在第一绝缘层70中制作开孔71；在制作像素电极40的步骤中，像素电极40设于第一绝缘层70上，像素电极40为导电遮光材料且通过开孔71电连接于漏极34。在本实施例中，像素电极40能够遮挡薄膜晶体管30上方的光线，提升抗光干扰的效果。
可选的，像素电极40覆盖薄膜晶体管30；在制作像素电极40之前，制作方法还包括：在第一绝缘层70的上方制作加厚绝缘层80，加厚绝缘层80与半导体层32重叠设置。如此，加厚绝缘层80位于像素电极40和薄膜晶体管30之间，能够降低电荷对薄膜晶体管30的影响，增强薄膜晶体管30工作的可靠性。
可选的，采用6mask法来制作实施例二中的阵列基板100，包括以下步骤。
请参照图9中的(a)，首先在衬底基板10上表面制作第一遮光层20，第一遮光层20绝缘或通过绝缘层隔离，再通过溅射方式做出电极层，然后通过光刻、蚀刻制作出栅极31、公共电极60。
请参照图9中的(b)，通过溅射或化学沉积方式作出第二绝缘层35和半导体层32，然后通过光刻、干刻作出半导体层32的图形。
请参照图9中的(c)，通过溅射方式作出电极层，然后通过光刻、蚀刻作出源极33和漏极34的图形。
请参照图9中的(d)，在源极33和漏极34上方制作第一绝缘层70，通过光刻、蚀刻作出第一绝缘层70的开孔71。
请参照图3，用涂布等方式作出不导电的加厚绝缘层80，比如黑胶等绝缘膜层；然后，
通过溅射方式作出像素电极层，然后通过光刻、蚀刻作出像素电极40的图形。
实施例六
请参照图5至图7和图10，实施例六的制造方法也包括上述步骤S10～S20。与实施例五相似，在第一遮光层20制作薄膜晶体管30后，制作方法还包括在薄膜晶体管30的上方制作第一绝缘层70，并在第一绝缘层70中制作开孔71；在制作像素电极40的步骤中，像素电极40设于第一绝缘层70上，像素电极40为导电遮光材料且通过开孔71电连接于漏极34。
可选的，制作像素电极40，包括以下子步骤：
首先，在第一绝缘层70上制作导电遮光材料层；
其次，通过蚀刻的方式将导电遮光材料层图案化，以形成像素电极40和第二遮光层50，第二遮光层50与半导体层32相对应，且第二遮光层50与像素电极40间隔设置。如此，第二遮光层50与像素电极40同步制作，生产成本更低，也有足够的市场竞争力。
具体的，采用5mask法来制作实施例三中的阵列基板100，具体包括以下步骤。
请参照图10中的(a)，首先在衬底基板10的上表面制作第一遮光层20，第一遮光层20绝缘或通过绝缘层隔离，再通过溅射方式作出电极层，然后通过光刻、蚀刻，作出栅极31、公共电极60。
请参照图10中的(b)，通过溅射或化学沉积方式作出第二绝缘层35和半导体层32，然后通过光刻工艺作出半导体层32的图形。
请参照图10中的(c)，通过溅射方式作出电极层，然后通过光刻、蚀刻作出源极33和漏极34。
请参照图10中的(d)，通过沉积方式作出第一绝缘层70，通过光刻工艺作出第一绝缘层70的开孔71。
请参照图6，通过沉积方式的第一绝缘层70制作导电遮光材料层；通过蚀刻的方式将导电遮光材料层图案化，以形成像素电极40和第二遮光层50，第二遮光层50与半导体层32相对应，且第二遮光层50与像素电极40间隔设置。
由于像素电极40采用不透光的导电层，且像素电极40覆盖半导体层32，像素电极40既能够驱动电子墨水，也可能遮盖薄膜晶体管30的沟道区，起到遮光的作用，避免外界光照射沟道区而引起薄膜体管的漏电流变大，进而避免电子墨水显示出现串扰、对比度降低、显示效果变差、甚至显示错乱等显示异常问题。上述制造方法可采用五道光罩，不增加步骤，避免增加成本。因此，上述阵列基板100的制造方法流程简单，成本较低。可以理解，依据需要，上述制造方法也可采用六道光罩制程。
请参照图11，本申请的第三方面提出一种电子纸显示装置500，包括第一方面的阵列基板100，以及与阵列基板100相对设置的对向基板200。阵列基板100与对向基板200之间设置有电子墨水或其他显示介质，电子墨水中设有带电粒子，能够在电场的作用下移动。
对向基板200可为彩色滤光基板，包括阵列的彩色滤光片、黑色矩阵，设于彩色滤光片和黑色矩阵上方的透明材料层，以及设于透明材料层上的公共电极60。彩色滤光片可以采用红色彩膜层(R)、绿色彩膜层(G)、蓝色彩膜层(B)，分设在三个像素区域内，以实现多种颜色的显色。可以理解，若电子纸显示装置500仅需要黑白显示，则彩色滤光片可以省略。
上述电子纸显示装置500为反射式工作方式，外界光从对向基板200射入电子墨水中，经像素电极40反射后，从对向基板200射出，以呈现图像。由于衬底基板10上设有第一遮光层20，能够遮挡经由透明的衬底基板10照射至薄膜晶体管30上的外界光线，避免外界光线因照射沟道区而引起薄膜晶体管30的漏电流变大，进而避免电子墨水显示出现串扰、对比度降低、显示效果变差、甚至显示错乱等显示不良的问题。因此，上述电子纸显示装置500的显示效果较好，在强光下也能正常工作，增强了产品的市场竞争力。
以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种阵列基板，其特征在于，包括：
衬底基板；
第一遮光层，设于所述衬底基板上；
薄膜晶体管，设于所述第一遮光层上，所述薄膜晶体管包括栅极、半导体层、以及设于所述半导体层两侧的源极和漏极；
像素电极，与相应的所述薄膜晶体管的漏极电连接。
2.如权利要求1所述的阵列基板，其特征在于，所述像素电极与所述漏极同层设置；
所述阵列基板还包括第二遮光层，所述第二遮光层设于所述半导体层背离所述衬底基板的一侧，所述第二遮光层为绝缘遮光材料且覆盖所述半导体层。
3.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括设于所述像素电极和所述薄膜晶体管之间的第一绝缘层，所述像素电极覆盖所述薄膜晶体管且所述像素电极为导电遮光材料；
所述阵列基板还包括加厚绝缘层，所述加厚绝缘层设于所述半导体层的上方且位于所述像素电极朝向所述薄膜晶体管的一侧。
4.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括设于所述像素电极和所述薄膜晶体管之间的第一绝缘层，所述像素电极为导电遮光材料；
所述阵列基板还包括第二遮光层，所述第二遮光层设于所述半导体层上，所述第二遮光层与所述像素电极同层且间隔设置。
5.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上制作第一遮光层；
在所述第一遮光层上制作薄膜晶体管和像素电极，所述薄膜晶体管包括栅极、半导体层、以及设于所述半导体层两侧的源极和漏极；所述像素电极与所述漏极电连接。
6.如权利要求5所述的阵列基板的制作方法，其特征在于，所述像素电极与所述漏极同层设置，在制作像素电极之后，所述制作方法还包括：
在所述薄膜晶体管的上方制作第二遮光层，所述第二遮光层为绝缘遮光材料且覆盖所述半导体层。
7.如权利要求5所述的阵列基板的制作方法，其特征在于，在所述第一遮光层上制作薄膜晶体管后，所述制作方法还包括：
在所述薄膜晶体管的上方制作第一绝缘层，并在所述第一绝缘层中制作开孔；
在制作像素电极的步骤中，所述像素电极为导电遮光材料，所述像素电极设于所述第一绝缘层上且通过所述开孔与所述漏极电连接。
8.如权利要求7所述的阵列基板的制作方法，其特征在于，在制作像素电极之前，所述制作方法还包括：
在所述第一绝缘层的上方制作加厚绝缘层，所述加厚绝缘层与所述半导体层重叠设置。
9.如权利要求7所述的阵列基板的制作方法，其特征在于，制作像素电极，包括以下子步骤：
在所述第一绝缘层上制作导电遮光材料层；
通过蚀刻的方式将所述导电遮光材料层图案化，以形成像素电极和第二遮光层，所述第二遮光层与所述半导体层相对应，且所述第二遮光层与所述像素电极间隔设置。
10.一种电子纸显示装置，其特征在于，包括：
如权利要求1-4中任一项所述的阵列基板；以及
与所述阵列基板相对设置的对向基板。
CN202111630858.2A 2021-12-28 2021-12-28 阵列基板及其制造方法、电子纸显示装置 Pending CN114497080A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111630858.2A CN114497080A (zh) 2021-12-28 2021-12-28 阵列基板及其制造方法、电子纸显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111630858.2A CN114497080A (zh) 2021-12-28 2021-12-28 阵列基板及其制造方法、电子纸显示装置

Publications (1)

Publication Number Publication Date
CN114497080A true CN114497080A (zh) 2022-05-13

Family

ID=81495906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111630858.2A Pending CN114497080A (zh) 2021-12-28 2021-12-28 阵列基板及其制造方法、电子纸显示装置

Country Status (1)

Country Link
CN (1) CN114497080A (zh)

Similar Documents

Publication Publication Date Title
US7133104B2 (en) Transflective liquid crystal display device having color filter-on-thin film transistor (COT) structure and method of fabricating the same
CN100428037C (zh) 液晶显示器件及其制造方法
US11233070B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display panel
US7009206B2 (en) Thin film transistor array panel and liquid crystal display including the panel
KR102012854B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
JP4342217B2 (ja) 表示装置用アレイ基板及びその製造方法
KR20120014749A (ko) 표시 기판, 표시 장치 및 이의 제조 방법
US20120138972A1 (en) Array substrate and a method for fabricating the same and an electronic paper display
US7995182B2 (en) Array substrate for a liquid crystal display device and method of manufacturing the same
KR20010046652A (ko) 컬러필터를 포함한 액정표시장치와 제조방법
CN114089578A (zh) 电子纸阵列基板及其制造方法、电子纸显示装置
KR20080002186A (ko) 액정표시장치용 어레이 기판
CN113394166A (zh) 阵列基板的制作方法、阵列基板及显示面板
CN103534643A (zh) 液晶显示装置以及其制造方法
KR100309209B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR20040055688A (ko) 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치
JP2777545B2 (ja) アクティブマトリクス液晶表示素子
KR102596074B1 (ko) 표시 기판 및 이의 제조 방법
US20190081076A1 (en) Thin film transistor substrate and display panel
CN114497080A (zh) 阵列基板及其制造方法、电子纸显示装置
CN113867053B (zh) 显示面板及其制备方法
KR101333594B1 (ko) 액정표시장치 및 그 제조방법
KR20090053612A (ko) 액정표시소자 및 그 제조방법
JP2005134904A (ja) 薄膜ダイオード表示板及びその製造方法
KR100951359B1 (ko) 박막 다이오드 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination